JPH0470809B2 - - Google Patents

Info

Publication number
JPH0470809B2
JPH0470809B2 JP61040771A JP4077186A JPH0470809B2 JP H0470809 B2 JPH0470809 B2 JP H0470809B2 JP 61040771 A JP61040771 A JP 61040771A JP 4077186 A JP4077186 A JP 4077186A JP H0470809 B2 JPH0470809 B2 JP H0470809B2
Authority
JP
Japan
Prior art keywords
converter
clock
generator
pattern data
pattern generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61040771A
Other languages
Japanese (ja)
Other versions
JPS62198224A (en
Inventor
Kenji Uda
Toshiaki Tsukada
Eiki Arasawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP4077186A priority Critical patent/JPS62198224A/en
Publication of JPS62198224A publication Critical patent/JPS62198224A/en
Publication of JPH0470809B2 publication Critical patent/JPH0470809B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、D/A変換器評価装置に関するもの
であり、詳しくは、高速型のD/A変換器のダイ
ナミツク動作の評価に好適な装置に関するもので
ある。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a D/A converter evaluation device, and more specifically, a device suitable for evaluating the dynamic operation of a high-speed D/A converter. It is related to.

(従来の技術) 第4図は、従来の高速型D/A変換器のダイナ
ミツク特性を評価する装置の一例を示すブロツク
図である。第4図において、1はデジタルパター
ンデータDTを発生するパターン発生器であり、
被評価D/A変換器(以下D/A変換器という)
2に加えることにより正弦波を変換出力すること
が期待できるデジタルパターンデータDTを発生
する。3はD/A変換器2から変換出力されるア
ナログ正弦波信号ASの周波数成分の分類を行う
スペクトルアナライザである。
(Prior Art) FIG. 4 is a block diagram showing an example of a device for evaluating the dynamic characteristics of a conventional high-speed D/A converter. In FIG. 4, 1 is a pattern generator that generates digital pattern data DT;
D/A converter to be evaluated (hereinafter referred to as D/A converter)
2 to generate digital pattern data DT that can be expected to convert and output a sine wave. 3 is a spectrum analyzer that classifies the frequency components of the analog sine wave signal AS converted and output from the D/A converter 2;

このように構成することにより、スペクトルア
ナライザから得られる周波数成分の分類結果(周
波数スペクトラム)に基づいて、グリツチ、ジツ
タ、リニアリテイなどのD/A変換器2のダイナ
ミツク特性を測定することができる。
With this configuration, dynamic characteristics of the D/A converter 2 such as glitch, jitter, and linearity can be measured based on the frequency component classification results (frequency spectrum) obtained from the spectrum analyzer.

ところで、このような従来の構成によれば、パ
ターン発生器1として出力パターンがD/A変換
器2の最高変換速度よりも高速で変化するものを
用いる必要がある。
However, according to such a conventional configuration, it is necessary to use a pattern generator 1 whose output pattern changes faster than the maximum conversion speed of the D/A converter 2.

(発明が解決しようとする問題点) しかし、変換速度が1MHz程度と比較的遅い
D/A変換器の場合には比較的容易にパターン発
生器が実現できるものの、変換速度が100MHz以
上のように比較的高速の場合にはそれ以上の高速
でパターンを発生させなければならず極めて困難
である。
(Problem to be solved by the invention) However, although a pattern generator can be realized relatively easily in the case of a D/A converter with a relatively slow conversion speed of about 1MHz, If the speed is relatively high, patterns must be generated at an even higher speed, which is extremely difficult.

本発明は、このような点に着目してなされたも
のであつて、その目的は、比較的簡単な構成で、
高速変換を行うD/A変換器のダイナミツク特性
を評価できる装置を提供することにある。
The present invention has been made with attention to such points, and its purpose is to have a relatively simple configuration,
An object of the present invention is to provide a device that can evaluate the dynamic characteristics of a D/A converter that performs high-speed conversion.

(問題点を解決するための手段) このような目的を達成する本発明は、動作のタ
イミングを設定するための基本クロツクを出力す
るクロツク発生器と、 零レベルに固定された固定パターンデータを発
生する固定パターン発生器と、 基本クロツクに同期して変化する正弦波関数パ
ターンデータを発生する可変パターン発生器と、 基本クロツクに同期して駆動され固定パターン
発生器のパターンデータと可変パターン発生器の
パターンデータを相補的に評価すべきD/A変換
器に加えるデータセレクタと、 評価すべきD/A変換器から変換出力されるア
ナログ信号の周波数成分の分類を行うスペクトル
アナライザとで構成されたことを特徴とする。
(Means for Solving the Problems) The present invention, which achieves the above object, includes a clock generator that outputs a basic clock for setting operation timing, and a clock generator that generates fixed pattern data fixed at a zero level. a fixed pattern generator that generates sine wave function pattern data that changes in synchronization with the basic clock; and a variable pattern generator that generates sine wave function pattern data that changes in synchronization with the basic clock; It consists of a data selector that adds pattern data complementary to the D/A converter to be evaluated, and a spectrum analyzer to classify the frequency components of the analog signal converted and output from the D/A converter to be evaluated. It is characterized by

(実施例) 以下、図面を用いて本発明の実施例を詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail using the drawings.

第1図は、本発明の一実施例を示すブロツク図
である。第1図において、4は動作のタイミング
を設定するための基本クロツクCK0を出力する
クロツク発生器である。このクロツク発生器4か
ら出力される基本クロツクCK0はタイミング制
御回路5に加えられている。6は所定の固定パタ
ーンデータDT2を発生する固定パターン発生器
であり、その出力端子はデータセレクタ7の一方
の入力端子Bに接続されている。8はタイミング
制御回路5から加えられる基本クロツクCK0に
同期したクロツクCK2に従つて変化するパター
ンデータDT1を発生する可変パターン発生器で
あり、その出力端子はデータセレクタ7の他方の
入力端子Aに接続されている。データセレクタ7
はタイミング制御回路5から加えられる基本クロ
ツクCK0に同期したクロツクCK1に従つて駆動
され、固定パターン発生器6のパターンデータ
DT2と可変パターン発生器8のパターンデータ
DT1をラツチ9を介して相補的に評価すべき
D/A変換器2に加えるものである。なお、ラツ
チ9には、タイミング制御回路5から基本クロツ
クCK0に同期したクロツクCK3が加えられてい
る。
FIG. 1 is a block diagram showing one embodiment of the present invention. In FIG. 1, reference numeral 4 denotes a clock generator that outputs a basic clock CK0 for setting operation timing. A basic clock CK0 output from this clock generator 4 is applied to a timing control circuit 5. A fixed pattern generator 6 generates predetermined fixed pattern data DT2, and its output terminal is connected to one input terminal B of the data selector 7. Reference numeral 8 denotes a variable pattern generator that generates pattern data DT1 that changes according to the clock CK2 synchronized with the basic clock CK0 applied from the timing control circuit 5, and its output terminal is connected to the other input terminal A of the data selector 7. has been done. Data selector 7
is driven according to the clock CK1 synchronized with the basic clock CK0 applied from the timing control circuit 5, and the pattern data of the fixed pattern generator 6 is
Pattern data of DT2 and variable pattern generator 8
DT1 is applied via latch 9 to the D/A converter 2 to be evaluated complementary. Note that a clock CK3 synchronized with the basic clock CK0 is applied to the latch 9 from the timing control circuit 5.

このように構成された装置の動作について説明
する。
The operation of the device configured in this way will be explained.

第2図は、タイミング制御回路5から出力され
るクロツクの関係を示すタイミングチヤートであ
り、aはクロツク発生器4からタイミング制御回
路5に加えられる基準クロツクCK0を示し、b
はタイミング制御回路5から可変パターン発生器
8に加えられるクロツクCK2を示し、cはタイ
ミング制御回路5からデータセレクタ7に加えら
れるクロツクCK1を示し、dはタイミング制御
回路5からラツチ9に加えられるクロツクCK3
を示している。
FIG. 2 is a timing chart showing the relationship between the clocks output from the timing control circuit 5, where a indicates the reference clock CK0 applied from the clock generator 4 to the timing control circuit 5, and b
indicates the clock CK2 applied from the timing control circuit 5 to the variable pattern generator 8, c indicates the clock CK1 applied from the timing control circuit 5 to the data selector 7, and d indicates the clock applied from the timing control circuit 5 to the latch 9. CK3
It shows.

固定パターン発生器6は、零レベルに固定され
た固定パターンデータDT2をデータセレクタ7
の入力端子Bに出力する。可変パターン発生器8
は、クロツクCK2の立ち上がりに同期して逐次
変化する可変パターンデータDT1として正弦波
関数パターンデータをデータセレクタ7の入力端
子Bに出力する。データセレクタ7は、クロツク
CK1がHレベルの間は可変パターン発生器8か
ら加えられる可変パターンデータDT1を選択的
にラツチ9に出力し、Lレベルの間は固定パータ
ン発生器6から加えられる固定パターンデータ
DT2を選択的にラツチ9に出力する。ラツチ9
は、クロツクCK3に従つてラツチ9に加えられ
るデータDT1またはDT2が安定した状態でそ
れらのデータをラツチし、ラツチしたデータを
D/A変換器2に加える。すなわち、クロツク
CK1のデユーテイレシオに応じてD/A変換器
2に加えられる可変パターンデータDT1の時間
幅が調整されることになる。
The fixed pattern generator 6 outputs the fixed pattern data DT2 fixed at zero level to the data selector 7.
Output to input terminal B of. Variable pattern generator 8
outputs the sine wave function pattern data to the input terminal B of the data selector 7 as variable pattern data DT1 that changes sequentially in synchronization with the rising edge of the clock CK2. Data selector 7 is a clock
While CK1 is at H level, variable pattern data DT1 applied from variable pattern generator 8 is selectively output to latch 9, and while CK1 is at L level, fixed pattern data applied from fixed pattern generator 6 is output.
DT2 is selectively output to latch 9. Latch 9
latches the data DT1 or DT2 applied to the latch 9 in a stable state according to the clock CK3, and applies the latched data to the D/A converter 2. That is, clock
The time width of variable pattern data DT1 applied to D/A converter 2 is adjusted according to the duty ratio of CK1.

従つて、クロツクCK1のHレベルのパルス幅
Tを例えばD/A変換器2の最高変換速度に対応
した値に設定しておくことにより、D/A変換器
2の応答特性を評価することができる。そして、
可変パターンデータDT1を正弦波データとし、
固定パターンデータDT2を零レベルにしている
ので、D/A変換器2からスペクトルアナライザ
3には例えば第3図に示すようなアナログ信号
ASが加えられることになり、スペクトルアナラ
イザ3からはこのようなアナログ信号ASの周波
数成分を分類した出力を得ることができる。この
ようにして得られる周波数スペクトラムに基づい
て、前述のように、グリツチ、ジツタ、リニアリ
テイなどのD/A変換器2のダイナミツク特性を
測定することができる。
Therefore, by setting the H level pulse width T of the clock CK1 to a value corresponding to the maximum conversion speed of the D/A converter 2, the response characteristics of the D/A converter 2 can be evaluated. can. and,
Let variable pattern data DT1 be sine wave data,
Since the fixed pattern data DT2 is set to zero level, an analog signal as shown in FIG. 3 is sent from the D/A converter 2 to the spectrum analyzer 3.
AS is added, and the spectrum analyzer 3 can obtain an output in which the frequency components of such an analog signal AS are classified. Based on the frequency spectrum obtained in this manner, dynamic characteristics of the D/A converter 2 such as glitch, jitter, and linearity can be measured as described above.

このような構成によれば、基本クロツクCK0
としては高速性が要求されるものの、可変パター
ン発生器8の速度は比較的低速のものであつても
よく、装置全体を比較的安価に構成することがで
きる。
According to such a configuration, the basic clock CK0
Although high speed is required, the speed of the variable pattern generator 8 may be relatively low, and the entire device can be constructed at relatively low cost.

(発明と効果) 以上説明したように、本発明によれば、比較的
簡単な構成で、高速型D/A変換器のダイナミツ
ク特性を評価できるD/A変換器評価装置が実現
でき、実用上の効果は大きい。
(Invention and Effects) As explained above, according to the present invention, it is possible to realize a D/A converter evaluation device that can evaluate the dynamic characteristics of a high-speed D/A converter with a relatively simple configuration. The effect is large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図は第1図のタイミング制御回路5から出力
されるクロツクの関係を示すタイミングチヤー
ト、第3図は第1図のD/A変換器から出力され
るアナログ信号の波形例図、駆動回路の具体例を
示す回路図、第4図は従来の高速型D/A変換器
のダイナミツク特性を評価する装置の一例を示す
ブロツク図である。 2……被評価D/A変換器、3……スペクトル
アナライザ、4……クロツク発生器、5……タイ
ミング制御回路、6……固定パターン発生器、7
……データセレクタ、8……可変パターン発生
器、9……ラツチ。
FIG. 1 is a block diagram showing one embodiment of the present invention;
2 is a timing chart showing the relationship between the clocks output from the timing control circuit 5 of FIG. 1, and FIG. 3 is a waveform example diagram of an analog signal output from the D/A converter of FIG. 1, and a drive circuit. FIG. 4 is a block diagram showing an example of a device for evaluating the dynamic characteristics of a conventional high-speed D/A converter. 2... D/A converter to be evaluated, 3... Spectrum analyzer, 4... Clock generator, 5... Timing control circuit, 6... Fixed pattern generator, 7
...Data selector, 8...Variable pattern generator, 9...Latch.

Claims (1)

【特許請求の範囲】 1 動作のタイミングを設定するための基本クロ
ツクを出力するクロツク発生器と、 零レベルに固定された固定パターンデータを発
生する固定パターン発生器と、 基本クロツクに同期して変化する正弦波関数パ
ターンデータを発生する可変パターン発生器と、 基本クロツクに同期して駆動され固定パターン
発生器のパターンデータと可変パターン発生器の
パターンデータを相補的に評価すべきD/A変換
器に加えるデータセレクタと、 評価すべきD/A変換器から変換出力されるア
ナログ信号の周波数成分の分類を行うスペクトル
アナライザとで構成されたことを特徴とするD/
A変換器評価装置。
[Scope of Claims] 1. A clock generator that outputs a basic clock for setting operation timing, a fixed pattern generator that generates fixed pattern data fixed at zero level, and a clock that changes in synchronization with the basic clock. a variable pattern generator that generates sine wave function pattern data, and a D/A converter that is driven in synchronization with a basic clock and that complementarily evaluates the pattern data of the fixed pattern generator and the pattern data of the variable pattern generator. and a spectrum analyzer that classifies the frequency components of the analog signal converted and output from the D/A converter to be evaluated.
A converter evaluation device.
JP4077186A 1986-02-26 1986-02-26 Evaluator for digital-analog converter Granted JPS62198224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4077186A JPS62198224A (en) 1986-02-26 1986-02-26 Evaluator for digital-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4077186A JPS62198224A (en) 1986-02-26 1986-02-26 Evaluator for digital-analog converter

Publications (2)

Publication Number Publication Date
JPS62198224A JPS62198224A (en) 1987-09-01
JPH0470809B2 true JPH0470809B2 (en) 1992-11-12

Family

ID=12589891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4077186A Granted JPS62198224A (en) 1986-02-26 1986-02-26 Evaluator for digital-analog converter

Country Status (1)

Country Link
JP (1) JPS62198224A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142658A (en) * 1982-02-17 1983-08-24 Nec Corp Supervisory signal generating circuit
JPS61103320A (en) * 1984-10-26 1986-05-21 Matsushita Electric Ind Co Ltd Test method of analog-digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142658A (en) * 1982-02-17 1983-08-24 Nec Corp Supervisory signal generating circuit
JPS61103320A (en) * 1984-10-26 1986-05-21 Matsushita Electric Ind Co Ltd Test method of analog-digital converter

Also Published As

Publication number Publication date
JPS62198224A (en) 1987-09-01

Similar Documents

Publication Publication Date Title
KR100272119B1 (en) Pulse width modulation circuit apparatus
JPH0470809B2 (en)
SU1702328A1 (en) Radio signal simulator
KR950002296B1 (en) Pwm signal apparatus of motor controll system
KR930006069Y1 (en) Sound data output device of electronic musical instrument
JPH06224708A (en) Pulse width modulation circuit
JPS62126717A (en) Serial parallel conversion circuit
KR910006325Y1 (en) Clock - cycle selection circuits for dynamic processor
SU1196940A1 (en) Simulator of radio signals
JP2552403B2 (en) Driving device for crossed coil type instrument
JP2949349B2 (en) Pulse width modulation circuit
JPS61116994A (en) Switching pulse generator of dc motor
JPH0537237A (en) Optional waveform generator
JP2797034B2 (en) Sine wave generation circuit
KR910008455B1 (en) Periodic interval integration circuit for digital signal
WO2003041274A1 (en) Method and apparatus for generating pulse width modulated waveforms
JP2634092B2 (en) Circuit evaluation method and evaluation device
SU656091A1 (en) Shaft angular position-to-code converter
JPS6213118A (en) Generating circuit for double frequency signal
JPS59192984A (en) Radar transmitter
JPH02223866A (en) Frequency-voltage converter
JPH01269121A (en) Sampling signal generator
JP2004007082A (en) Phase comparison circuit and transceiver circuit
JPH0325796B2 (en)
JPH05175847A (en) Parallel a/d converter