JPH0469991A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0469991A JPH0469991A JP18329490A JP18329490A JPH0469991A JP H0469991 A JPH0469991 A JP H0469991A JP 18329490 A JP18329490 A JP 18329490A JP 18329490 A JP18329490 A JP 18329490A JP H0469991 A JPH0469991 A JP H0469991A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- conductive paste
- conductive
- board
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002861 polymer material Substances 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 abstract description 5
- 239000011230 binding agent Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 238000001035 drying Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- -1 aromatic diazo compound Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産−業−に−Φ利■分野−
本発明は1、混成集積回路等に用いられ、導電ペースト
を基板上にパターン印刷し5てなる回路基板の製造方法
に関j〜る。
を基板上にパターン印刷し5てなる回路基板の製造方法
に関j〜る。
長−米−Q且尻−
例えば、混成集積回路は、IC素子、抵抗、コンダンサ
等の部品を回路基板に取付けで7ml定の回路を構成し
たものである。従って2、回路基板には、。
等の部品を回路基板に取付けで7ml定の回路を構成し
たものである。従って2、回路基板には、。
これら各電j′1部品を接続するための所定の導電パタ
ーンを形成する必要がある。ごのよ°うな導電パターン
の形成は、従来、第5図C1:小ずよ・)に基板上トに
スクリーン2をスギージ4にてト側から押し゛つ′−)
、スクリーン2の」−に載・せた導電べ〜ヘス[・]3
を1、スクリーン2に所定のパターンご形成し。
ーンを形成する必要がある。ごのよ°うな導電パターン
の形成は、従来、第5図C1:小ずよ・)に基板上トに
スクリーン2をスギージ4にてト側から押し゛つ′−)
、スクリーン2の」−に載・せた導電べ〜ヘス[・]3
を1、スクリーン2に所定のパターンご形成し。
こある開11部2aより基板IにイーJ着さセ、ごれに
より第6図の状態としたものを、乾燥したの21゜成す
ることによりセ〕っている。
より第6図の状態としたものを、乾燥したの21゜成す
ることによりセ〕っている。
が”’ Lよ゛と る
ところで、従来の方法(、こよる場合、印刷してから乾
燥さセるまでの間に、導電ペースト13が、。
燥さセるまでの間に、導電ペースト13が、。
第7図の破線茫示ず印刷直後の状態から実線の状態へG
コじんで変形するという問題がある。この場合、隣合う
導電ペースト・13同」の間隔Wを狭く形成すると、隣
合う導電べ・〜ス)・13同j−:がVがって・レヨー
トする虞があった。
コじんで変形するという問題がある。この場合、隣合う
導電ペースト・13同」の間隔Wを狭く形成すると、隣
合う導電べ・〜ス)・13同j−:がVがって・レヨー
トする虞があった。
本発明はこのような課題を解決すべくなされたものであ
り、隣合・う導電ペーストの間隔が狭くても隣合う導電
ペースト・同士がシぢ−卜することのない回路基板の製
造方法を提供することを目的とする。
り、隣合・う導電ペーストの間隔が狭くても隣合う導電
ペースト・同士がシぢ−卜することのない回路基板の製
造方法を提供することを目的とする。
1 ゛ るための
本発明は、導電ペーストを基板上にパターン印刷してな
る回路基板の製造方法において、前記導電ペーストとし
て感光性高分子材料を混入させたものを使用して基板に
パターン印刷を行い、印刷後、光を照射して導電ペース
ト表面を固化することを特徴とする。
る回路基板の製造方法において、前記導電ペーストとし
て感光性高分子材料を混入させたものを使用して基板に
パターン印刷を行い、印刷後、光を照射して導電ペース
ト表面を固化することを特徴とする。
務−一一旦
本発明にあっては、導電ペーストに感光性高分子材料を
混入させであるので、これに光を照射すると、光の当た
った表層部が固化する。従って、印刷した導電ペースト
かにじんでショートするよりも以前に、光を照射すれば
よい。
混入させであるので、これに光を照射すると、光の当た
った表層部が固化する。従って、印刷した導電ペースト
かにじんでショートするよりも以前に、光を照射すれば
よい。
夫−旌一班
本発明方法を図面に基づいて具体的に説明する。
第2図は本発明に使用する印刷装置を示す正面図である
。図中2は、印刷に使用するスクリーンであり、この下
には、アルミナ等の絶縁性を有する基板上が配置される
ようになっており、配置された基板上への印刷は、ス′
クリーン2の上に載せた導電ペースト3をスキージ4に
て移動して行われるようになっている。
。図中2は、印刷に使用するスクリーンであり、この下
には、アルミナ等の絶縁性を有する基板上が配置される
ようになっており、配置された基板上への印刷は、ス′
クリーン2の上に載せた導電ペースト3をスキージ4に
て移動して行われるようになっている。
このような構成の印刷装置を用いた本発明に係る基板の
製造方法を、以下に説明する。
製造方法を、以下に説明する。
先ず、導電ペースト3の作成を行う。この導電ペースl
−3は、例えばAg−Pd系などの導電性金属と、有機
バインダーなどからなるペースト状のものに、例えば芳
香族ジアゾ化合物、芳香族アシド化合物等からなる紫外
線硬化型の感光性高分子材料を混合して作成する。その
混合比については、例えば重量比で1〜10−t%程度
が好ましい。
−3は、例えばAg−Pd系などの導電性金属と、有機
バインダーなどからなるペースト状のものに、例えば芳
香族ジアゾ化合物、芳香族アシド化合物等からなる紫外
線硬化型の感光性高分子材料を混合して作成する。その
混合比については、例えば重量比で1〜10−t%程度
が好ましい。
なお、既に上記の導電ペースト3が作成しである場合に
は、それを準備する。
は、それを準備する。
かかる準備が終了すると、スクリーン2の下の所定位置
に基板上を配置し、その後スクリーン2上に所望量導電
ペースト3を載置して、この導電ペースト3をスキージ
4にて移動させていく。この移動の際、基板上に接触す
るようにスクリーン2をスキージ4で押さえる。これに
より、スクリーン2に予め所望のパターンで形成しであ
る開口部2aを通って、導電ペースト3が基板上の表面
にパターン印刷される。なお、導電ペースト3をスクリ
ーン2上に載置するタイミングは、基板上をスクリーン
2の下の所定位置に配置するよりも前であってもよい。
に基板上を配置し、その後スクリーン2上に所望量導電
ペースト3を載置して、この導電ペースト3をスキージ
4にて移動させていく。この移動の際、基板上に接触す
るようにスクリーン2をスキージ4で押さえる。これに
より、スクリーン2に予め所望のパターンで形成しであ
る開口部2aを通って、導電ペースト3が基板上の表面
にパターン印刷される。なお、導電ペースト3をスクリ
ーン2上に載置するタイミングは、基板上をスクリーン
2の下の所定位置に配置するよりも前であってもよい。
次いで、印刷装置から基板上を横に移動させ、図示しな
い紫外線発生装置の下に配置し、第1図に示すように、
この紫外線発生装置にて基板上に紫外線を照射させる。
い紫外線発生装置の下に配置し、第1図に示すように、
この紫外線発生装置にて基板上に紫外線を照射させる。
この照射により、第3図に示すように、基板上上に印刷
された導電ペースト3は、紫外線硬化型の感光性高分子
材料を含んでいるので、紫外線の照射された表層部3a
が固化して印刷されたままの状態を保持する。なお、紫
外線発生装置をスクリーン2と一体的に移動できる構成
としておき、基板上を移動させず、紫外線発生装置側を
移動させて光を照射するようにしてもよい。
された導電ペースト3は、紫外線硬化型の感光性高分子
材料を含んでいるので、紫外線の照射された表層部3a
が固化して印刷されたままの状態を保持する。なお、紫
外線発生装置をスクリーン2と一体的に移動できる構成
としておき、基板上を移動させず、紫外線発生装置側を
移動させて光を照射するようにしてもよい。
その後、導電ペースト3の表層部3aが固化した基板上
を乾燥させ、更に焼成する。これにより、第4図に示す
如く導電ペースト3が全体的に固化して導電膜となり、
回路基板が製造される。
を乾燥させ、更に焼成する。これにより、第4図に示す
如く導電ペースト3が全体的に固化して導電膜となり、
回路基板が製造される。
本発明方法は、このようにして回路基板を製造するので
、製造された回路基板上の導電膜を、印刷された形のま
まにすることができ、にじんで変形するのを防止できる
。
、製造された回路基板上の導電膜を、印刷された形のま
まにすることができ、にじんで変形するのを防止できる
。
なお、上記実施例では印刷ののち紫外線を照射させる時
期については明記していないが、隣合う導電ペースト部
分の離隔距離によって異なるものの、遅くともショート
が発生するより以前に行えばよい。
期については明記していないが、隣合う導電ペースト部
分の離隔距離によって異なるものの、遅くともショート
が発生するより以前に行えばよい。
また、上記実施例では紫外線硬化型の感光性高分子材料
を混合した導電ペーストを使用し、これに紫外線にて照
射するようにしているが、本発明はこれに限らず、他の
種類の光により硬化する感光性高分子材料を混合した導
電ペーストを用いても実施できる。
を混合した導電ペーストを使用し、これに紫外線にて照
射するようにしているが、本発明はこれに限らず、他の
種類の光により硬化する感光性高分子材料を混合した導
電ペーストを用いても実施できる。
111B立果
以上詳述した如く本発明による場合には、導電4゜
ペーストに感光性品分イー材$+1を混入、\・せこあ
るので、これ!、”光を照射する己、九の当たった表層
部を固化ごき、よ・、でシアー・ド郁る以前こ2光4照
引するこく!l−Cごより’:、/ M ・〜 1・4
′未然に防11でき、史C1″□。
るので、これ!、”光を照射する己、九の当たった表層
部を固化ごき、よ・、でシアー・ド郁る以前こ2光4照
引するこく!l−Cごより’:、/ M ・〜 1・4
′未然に防11でき、史C1″□。
は光夕照射1、たのち乾燥4′行・)までの期間、th
、くとれ、回路基板が成る程度の数乙、2十と#’jh
””’、”、1てから乾燥や焼成を行い得、作業効率
の向−1−も図れる(lいう優れた効ψ4奏4.る。
、くとれ、回路基板が成る程度の数乙、2十と#’jh
””’、”、1てから乾燥や焼成を行い得、作業効率
の向−1−も図れる(lいう優れた効ψ4奏4.る。
第1図:、、t、本発明C1−よt)紫り)線を基板に
照射(ハパいる状態k *< −t’ 、il−面図、
第2図は本発明じ使用づ゛る印刷装置を丞嘴止面図、第
3図は紫外線を照射された導電ペーストの内部をポす断
面図、第4図は本発明4.7より製造された回路基板を
示す正面図、第5図は従来方法により回路基板を製造し
2でいる状態を丞す1丁面図、第6図は従来方法により
製造された回路基板を小すj1面図、第7図は従来の問
題点を説明4るための図Cある。 第 図 ′巌7トtとやj iA□j 第 図 第3 図 1・・・基板、 :2・・・スクリ・ ン1 、′3・・・導電べ・〜スト。 特約出願人 株式会ネ1村[1]製作所 第4 第6
照射(ハパいる状態k *< −t’ 、il−面図、
第2図は本発明じ使用づ゛る印刷装置を丞嘴止面図、第
3図は紫外線を照射された導電ペーストの内部をポす断
面図、第4図は本発明4.7より製造された回路基板を
示す正面図、第5図は従来方法により回路基板を製造し
2でいる状態を丞す1丁面図、第6図は従来方法により
製造された回路基板を小すj1面図、第7図は従来の問
題点を説明4るための図Cある。 第 図 ′巌7トtとやj iA□j 第 図 第3 図 1・・・基板、 :2・・・スクリ・ ン1 、′3・・・導電べ・〜スト。 特約出願人 株式会ネ1村[1]製作所 第4 第6
Claims (1)
- (1)導電ペーストを基板上にパターン印刷してなる回
路基板の製造方法において、 前記導電ペーストとして感光性高分子材料を混入させた
ものを使用して基板にパターン印刷を行い、 印刷後、光を照射して導電ペースト表面を固化すること
を特徴とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18329490A JPH0469991A (ja) | 1990-07-10 | 1990-07-10 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18329490A JPH0469991A (ja) | 1990-07-10 | 1990-07-10 | 回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0469991A true JPH0469991A (ja) | 1992-03-05 |
Family
ID=16133147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18329490A Pending JPH0469991A (ja) | 1990-07-10 | 1990-07-10 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0469991A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1130617A1 (en) * | 1998-10-14 | 2001-09-05 | Canon Kabushiki Kaisha | Imaging device and method of manufacture thereof |
JP2001313452A (ja) * | 2000-02-21 | 2001-11-09 | Toray Eng Co Ltd | 厚膜導体回路基板の製造方法及びその装置 |
EP1316116B1 (de) * | 2000-09-01 | 2009-07-22 | PolyIC GmbH & Co. KG | Verfahren zur strukturierung eines organischen feldeffekttransistors |
-
1990
- 1990-07-10 JP JP18329490A patent/JPH0469991A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1130617A1 (en) * | 1998-10-14 | 2001-09-05 | Canon Kabushiki Kaisha | Imaging device and method of manufacture thereof |
EP1130617A4 (en) * | 1998-10-14 | 2004-06-16 | Canon Kk | IMAGE GENERATING DEVICE AND MANUFACTURING METHOD THEREOF |
US6986692B1 (en) | 1998-10-14 | 2006-01-17 | Canon Kabushiki Kaisha | Production method of image-forming apparatus, and image-forming apparatus produced by the production method |
JP2001313452A (ja) * | 2000-02-21 | 2001-11-09 | Toray Eng Co Ltd | 厚膜導体回路基板の製造方法及びその装置 |
EP1316116B1 (de) * | 2000-09-01 | 2009-07-22 | PolyIC GmbH & Co. KG | Verfahren zur strukturierung eines organischen feldeffekttransistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2597453B2 (ja) | 有機高分子膜にパタンを作成する方法 | |
WO1988004797A1 (en) | Method of patterning resist for printed wiring board | |
JPS5915394B2 (ja) | 厚膜微細パタ−ン生成方法 | |
KR100527805B1 (ko) | 후막 회로 패턴화 방법 | |
DE602004003904T2 (de) | Strukturierung einer schicht einer dickfilmpaste durch bindemitteldiffusion | |
JPH03252384A (ja) | セラミック基板のレーザースクライブ方法 | |
DE3605160C2 (de) | Verfahren zur Herstellung einer keramischen Leiterplatte | |
JPH0469991A (ja) | 回路基板の製造方法 | |
JP2001216839A (ja) | 導電性ペースト及び多層基板の製法 | |
DE4113483C2 (de) | Verfahren zur Erzeugung feiner Leiterbahnen auf einem keramischen Träger | |
JPWO2017056793A1 (ja) | 感光性ガラスペースト及び電子部品 | |
JPH10107439A (ja) | 積層セラミック基板の製造方法 | |
DE2231614C3 (de) | Verfahren zur Herstellung gedruckter Schaltungen unter Verwendung eines Photopolymers als Maske sowie einer leitfähigen Paste als Stromleiter und Vorrichtungen zur Durchführung des Verfahrens | |
DE19625386A1 (de) | Verfahren zur Herstellung einer Leiterplatte | |
JP3231918B2 (ja) | 積層型セラミック回路基板の製造方法 | |
JPH0794848A (ja) | 導体層パターンの形成方法 | |
DE1915756C3 (de) | Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten | |
AU612563B2 (en) | Method of patterning resist for printed wiring board | |
JP3322961B2 (ja) | 半導体モジュールの製造方法 | |
JP2000147758A (ja) | 感光性導電ペースト | |
DE3830636C1 (en) | Baseplate for producing metallised holes in printed circuit boards or substrates, and a method for producing the baseplate | |
EP0415085A2 (de) | Verfahren zum Herstellen von Strukturen auf einem Substrat | |
JP3630459B2 (ja) | 多層配線基板用ペースト | |
KR830000139B1 (ko) | 인쇄기판 회로를 제작하기 위한 방법 | |
DE2011628A1 (de) | Mehrschichtige keramische Schaltkreisplatte und Verfahren zur Herstellung derselben |