JPH0467395A - プリセットデータ書込制御装置 - Google Patents
プリセットデータ書込制御装置Info
- Publication number
- JPH0467395A JPH0467395A JP2172804A JP17280490A JPH0467395A JP H0467395 A JPH0467395 A JP H0467395A JP 2172804 A JP2172804 A JP 2172804A JP 17280490 A JP17280490 A JP 17280490A JP H0467395 A JPH0467395 A JP H0467395A
- Authority
- JP
- Japan
- Prior art keywords
- preset data
- recorded
- data
- memory
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、例えばテレビジョン受像機等の電子機器にお
いて不揮発性メモリにプリセットデータを記録していく
場合の書込動作を制御する書込制御装置に関するもので
ある。
いて不揮発性メモリにプリセットデータを記録していく
場合の書込動作を制御する書込制御装置に関するもので
ある。
［発明の概要］
本発明のプリセットデータ書込制御装置は、各種調整前
及び工場からの出荷直前と２回、プリセットデータの不
揮発性メモリへの記録が実行される場合において、２回
目の書込動作時には、最終的に記録されているべきプリ
セットデータの値がその時点で記録されているプリセッ
トデータの値と異なっているときのみ、プリセットデー
タを書き換えるように制御することができるように構成
するものである。
及び工場からの出荷直前と２回、プリセットデータの不
揮発性メモリへの記録が実行される場合において、２回
目の書込動作時には、最終的に記録されているべきプリ
セットデータの値がその時点で記録されているプリセッ
トデータの値と異なっているときのみ、プリセットデー
タを書き換えるように制御することができるように構成
するものである。
【従来の技術１
テレビジョン受像機、チューナ、ＶＴＲ等の電子機器に
おいては、内部に不揮発性メモリ（特にＥＥＰ−ＲＯＭ
とよばれる電気的に書換可能な不揮発性ＲＯＭ）が備え
られ、この不揮発性メモリに各種動作制御用のデータが
プリセットされて工場から出荷される。例えば選局デー
タ、映像・音声の入力ソースの切換操作用データ、ユー
ザー操作に対応する制御データや、さらに映像処理制御
に供される水平・垂直同期信号の周波数、サイズ、位置
データ等が予め記録されている（これらの各種制御用デ
ータを説明上−括してプリセットデータという）。
おいては、内部に不揮発性メモリ（特にＥＥＰ−ＲＯＭ
とよばれる電気的に書換可能な不揮発性ＲＯＭ）が備え
られ、この不揮発性メモリに各種動作制御用のデータが
プリセットされて工場から出荷される。例えば選局デー
タ、映像・音声の入力ソースの切換操作用データ、ユー
ザー操作に対応する制御データや、さらに映像処理制御
に供される水平・垂直同期信号の周波数、サイズ、位置
データ等が予め記録されている（これらの各種制御用デ
ータを説明上−括してプリセットデータという）。
これらのプリセットデータはその電子機器の動作に必要
な制御データであるため、製造工程中の所定段階で不揮
発性メモリに記録され、その後に当該電子機器の各種調
整、テスト等が行なわれる。
な制御データであるため、製造工程中の所定段階で不揮
発性メモリに記録され、その後に当該電子機器の各種調
整、テスト等が行なわれる。
ところが、調整作業においてデータの書換が行なわれる
場合もあり、また人手によって行なうため、調整作業終
了後には必ずしも適正なプリセットデータが保持されて
いるとはいえない。そこで通常は、工場出荷前の最終工
程において、再度全てのプリセットデータを記録し直し
ている。
場合もあり、また人手によって行なうため、調整作業終
了後には必ずしも適正なプリセットデータが保持されて
いるとはいえない。そこで通常は、工場出荷前の最終工
程において、再度全てのプリセットデータを記録し直し
ている。
［発明が解決しようとする問題点１
しかしながら、不揮発性メモリは一般に、データ書込時
間どして、データの読出時間のｔｏ−ｔｏｏ。
間どして、データの読出時間のｔｏ−ｔｏｏ。
倍の時間を要するため、製造工程中に２度もプリセット
データの書込動作を行なうことはそ、の電子機器の製造
時間に影響を与え、特に大量生産ラインにおいてはかな
りの時間的損失になるという問題がある。
データの書込動作を行なうことはそ、の電子機器の製造
時間に影響を与え、特に大量生産ラインにおいてはかな
りの時間的損失になるという問題がある。
本発明はこのような問題点にかんがみてなされたもので
、内部の不揮発性メモリへの記録動作を制御するプリセ
ットデータ書込制御装置として、プリセットデータの最
終書込工程時には、書込むべきプリセットデータと既に
記録されているプリセットデータを比較して、データ値
が異なる場合にのみプリセットデータの書換をする装置
を提供する。
、内部の不揮発性メモリへの記録動作を制御するプリセ
ットデータ書込制御装置として、プリセットデータの最
終書込工程時には、書込むべきプリセットデータと既に
記録されているプリセットデータを比較して、データ値
が異なる場合にのみプリセットデータの書換をする装置
を提供する。
すなわちプリセットデータ書込制御装置として、記録し
ようとする各プリセットデータ毎に、その記録しようと
するプリセットデータに相当して内部メモリに既に記録
されているプリセットデータを読み出す読出手段と１両
ブリセーットデータの値が同値であるかを否かを判定す
る判定手段と、両プリセットデータの値の不一致が判定
されたときのみ記録しようとするプリセットデータによ
り記録内容を書き換える書換手段とを備えるようにする
。
ようとする各プリセットデータ毎に、その記録しようと
するプリセットデータに相当して内部メモリに既に記録
されているプリセットデータを読み出す読出手段と１両
ブリセーットデータの値が同値であるかを否かを判定す
る判定手段と、両プリセットデータの値の不一致が判定
されたときのみ記録しようとするプリセットデータによ
り記録内容を書き換える書換手段とを備えるようにする
。
［作用］
例えば内部の不揮発性メモリを直接制御するＣＰＵにお
いてソフトウェア手段により上記のプリセットデータ書
込制御装置が構成されていれば、プリセットデータの最
終書込工程におけるデータ書換は必要最小限ですむ。
いてソフトウェア手段により上記のプリセットデータ書
込制御装置が構成されていれば、プリセットデータの最
終書込工程におけるデータ書換は必要最小限ですむ。
［実施例Ｊ
第１図は本発明のブリセットデニタ書込制御装置の一実
施例を示すものであり、ｌはプリセットデータ書込制御
装置、１０はプリセットデータが記録される例えばテレ
ビジョン受像機内部に備えられる不揮発性メモリであ−
る。
施例を示すものであり、ｌはプリセットデータ書込制御
装置、１０はプリセットデータが記録される例えばテレ
ビジョン受像機内部に備えられる不揮発性メモリであ−
る。
プリセットデータ書込漬り御装置１において、２は不揮
発性メモリｌＯに記録すべき全プリセットデータを保持
するプリセットデータメモリ、３は不揮発性メモリ１０
に記憶されているプリセットデータをアドレス順に読出
していく不揮発性メモリ読出制御手段である。
発性メモリｌＯに記録すべき全プリセットデータを保持
するプリセットデータメモリ、３は不揮発性メモリ１０
に記憶されているプリセットデータをアドレス順に読出
していく不揮発性メモリ読出制御手段である。
４は、不揮発性メモリ読出制御手段３によって不揮発性
メモリ１０から読出された当該アドレスのプリセットデ
ータと、そのアドレスに保持されるべきプリセットデー
タをプリセットデータメモリ２から読出して、各データ
値を比較して一致するか否かを判定する判定手段、５は
判定手段４から不一致であることの判定信号が供給され
たら、当該アドレスにおいて不揮発性メモリ１０に保持
されるべきプリセットデータを出力し、不揮発性メモリ
１０においてデータ書換を実行させる不揮発性メモリ書
換制御手段である。なお、６は入出力インターフェース
部を示す。
メモリ１０から読出された当該アドレスのプリセットデ
ータと、そのアドレスに保持されるべきプリセットデー
タをプリセットデータメモリ２から読出して、各データ
値を比較して一致するか否かを判定する判定手段、５は
判定手段４から不一致であることの判定信号が供給され
たら、当該アドレスにおいて不揮発性メモリ１０に保持
されるべきプリセットデータを出力し、不揮発性メモリ
１０においてデータ書換を実行させる不揮発性メモリ書
換制御手段である。なお、６は入出力インターフェース
部を示す。
このプリセットデータ書込制御装置ｌは１例えば第２図
に示すようなテレビジョン受像機２０のシステムコント
ローラ（ＣＰＵ）２１内における、ソフトウェアによる
デバイスとして形成されるものであり、不揮発性メモリ
１０に対しては制御バスＢを介して、読出／書込制御信
号、アドレス信号、及び記録データを供給し、その読出
／書込動作を制御する。
に示すようなテレビジョン受像機２０のシステムコント
ローラ（ＣＰＵ）２１内における、ソフトウェアによる
デバイスとして形成されるものであり、不揮発性メモリ
１０に対しては制御バスＢを介して、読出／書込制御信
号、アドレス信号、及び記録データを供給し、その読出
／書込動作を制御する。
なお２２は、チューナ、中間周波増幅部、映像信号復調
増幅部、音声信号復調増幅部等から成る信号処理回路系
であり、各部における各種動作は不揮発性メモリ１０に
記録されたプリセットデータに基づいてＣＰＵ２１によ
って制御される。また２３はＣＲＴ、２４．２５はスピ
ーカである。
増幅部、音声信号復調増幅部等から成る信号処理回路系
であり、各部における各種動作は不揮発性メモリ１０に
記録されたプリセットデータに基づいてＣＰＵ２１によ
って制御される。また２３はＣＲＴ、２４．２５はスピ
ーカである。
例えばこのようなテレビジョン受像機２０のＣＰＵ２１
内において構成されたプリセットデータ書込制御装置ｌ
は、プリセットデータの最終書込工程において第３図に
示す制御動作を行なう。
内において構成されたプリセットデータ書込制御装置ｌ
は、プリセットデータの最終書込工程において第３図に
示す制御動作を行なう。
テレビジョン受像機の製造工程及び調整工程が終了し、
工場出荷前において再度不揮発性メモリＩＯへのプリセ
ットデータの書込みが開始されると（Ｆｌｏｏ）、まず
不揮発性メモリ読出制御手段３はアドレスを不揮発性メ
モリｌＯにおいてプリセットデータが記録されている最
初の番地にリセットし、そのデータを読出す（ＦＩＯＩ
、Ｆ２Ｏ３）。次に判定手段４は不揮発性メモリｌＯか
ら読出されたブリセッ′トデータと、そのアドレスに記
憶されるべきデータとしてプリセットデータメモリ２に
保持されているプリセットデータとを比較し、データ値
が一致しているか否かを判定する（Ｆ１Ｏ３１゜そして
、一致していればあらためてプリセットデータの書込み
動作は行なわず、不揮発性メモリ読出制御手段３はアド
レスをインクリメントして不揮発性メモリ１０の次のア
ドレスをアクセスし、記録されているプリセットデータ
を読出す （Ｆ１０４→Ｆ１０６− Ｆ１０７→Ｆ１０
２） 。
工場出荷前において再度不揮発性メモリＩＯへのプリセ
ットデータの書込みが開始されると（Ｆｌｏｏ）、まず
不揮発性メモリ読出制御手段３はアドレスを不揮発性メ
モリｌＯにおいてプリセットデータが記録されている最
初の番地にリセットし、そのデータを読出す（ＦＩＯＩ
、Ｆ２Ｏ３）。次に判定手段４は不揮発性メモリｌＯか
ら読出されたブリセッ′トデータと、そのアドレスに記
憶されるべきデータとしてプリセットデータメモリ２に
保持されているプリセットデータとを比較し、データ値
が一致しているか否かを判定する（Ｆ１Ｏ３１゜そして
、一致していればあらためてプリセットデータの書込み
動作は行なわず、不揮発性メモリ読出制御手段３はアド
レスをインクリメントして不揮発性メモリ１０の次のア
ドレスをアクセスし、記録されているプリセットデータ
を読出す （Ｆ１０４→Ｆ１０６− Ｆ１０７→Ｆ１０
２） 。
読出されたプリセットデータは、さらにプリセットデー
タメモリ２に保持されているデータと判定手段４によっ
て比較される、そして、データ値の不一致が検出された
ら、不揮発性メモリ書換制御手段５によってそのアドレ
スのプリセットデータが、プリセットデータメモリ２に
保持されているデータに書き換えられる。そして書換終
了後、アドレスがインクリメントされ、さらに次のプリ
セットデータが読出されて比較される （Ｆ２Ｏ３−Ｆ
１０５→Ｆ１０６→Ｆ１０７→Ｆ１０２） 。
タメモリ２に保持されているデータと判定手段４によっ
て比較される、そして、データ値の不一致が検出された
ら、不揮発性メモリ書換制御手段５によってそのアドレ
スのプリセットデータが、プリセットデータメモリ２に
保持されているデータに書き換えられる。そして書換終
了後、アドレスがインクリメントされ、さらに次のプリ
セットデータが読出されて比較される （Ｆ２Ｏ３−Ｆ
１０５→Ｆ１０６→Ｆ１０７→Ｆ１０２） 。
以上の動作を不揮発性メモリｌＯの全プリセットデータ
に対して実行した段階で動作を終了する（Ｆ１０７→Ｆ
１０８） 。
に対して実行した段階で動作を終了する（Ｆ１０７→Ｆ
１０８） 。
このように、ＣＰＵ２１内にプリセットデータ書込制御
装置ｌが形成されることにより、プリセットデータの最
終書込工程においては不揮発性メモリ１０に対して必要
最小限のデータ書換を行なえばよく、従って長時間を要
する不揮発性メモリ１０への記録動作は最小限におさえ
られる。特に通常、書換が必要なプリセットデータは多
くても全体の１／３以下であることからも、当該工程に
おける所要作業時間は大幅に短縮され、大量生産ライン
におけるテレビジョン受像機の製造所要時間の短縮化に
大きく寄与することができる。
装置ｌが形成されることにより、プリセットデータの最
終書込工程においては不揮発性メモリ１０に対して必要
最小限のデータ書換を行なえばよく、従って長時間を要
する不揮発性メモリ１０への記録動作は最小限におさえ
られる。特に通常、書換が必要なプリセットデータは多
くても全体の１／３以下であることからも、当該工程に
おける所要作業時間は大幅に短縮され、大量生産ライン
におけるテレビジョン受像機の製造所要時間の短縮化に
大きく寄与することができる。
なお、プリセットデータ書込制御装置１はテレビジョン
受像機２０内のＣＰＵ２１において構成されるようにし
たが、例えば第４図に示すように、制御バスＢが外部機
器に対しても開放されているシステムの場合は、プリセ
ットデータ書込制御装置ｌを外部コンンビュータ内に形
成されたメモリ制御ソフトウェアとして構成し、プリセ
ットデータの最終書込工程時にのみこれを接続して使用
するようにしてもよい。
受像機２０内のＣＰＵ２１において構成されるようにし
たが、例えば第４図に示すように、制御バスＢが外部機
器に対しても開放されているシステムの場合は、プリセ
ットデータ書込制御装置ｌを外部コンンビュータ内に形
成されたメモリ制御ソフトウェアとして構成し、プリセ
ットデータの最終書込工程時にのみこれを接続して使用
するようにしてもよい。
なお、実施例としてテレビジョン受像機内の場合で説明
したが、ＶＴＲ，チューナ等、他の機器であっても同様
に適用できることはいうまでもない。
したが、ＶＴＲ，チューナ等、他の機器であっても同様
に適用できることはいうまでもない。
［発明の効果］
以上説明したように、本発明のブリセットデ−夕書込制
御装置は不揮発性メモリ内に記憶されているプリセット
データを確認し、そのプリセットデータが書換が必要な
ときのみ不揮発性メモリにおける書換動作が行なわれる
ように制御するため、書込動作に長時間を要する不揮発
性メモリに対して無駄なデータ書込動作をなくし、プリ
セットデータの最終書込工程を短時間で行なうことがで
きるようになるという効果がある。
御装置は不揮発性メモリ内に記憶されているプリセット
データを確認し、そのプリセットデータが書換が必要な
ときのみ不揮発性メモリにおける書換動作が行なわれる
ように制御するため、書込動作に長時間を要する不揮発
性メモリに対して無駄なデータ書込動作をなくし、プリ
セットデータの最終書込工程を短時間で行なうことがで
きるようになるという効果がある。
■はプリセットデータ書込制御装置、３は不揮発性メモ
リ読出制御手段、４は判定手段、５は不揮発性メモリ書
込制御手段・、ｌＯは不揮発性メモリ、２１はＣＰＵを
示す。
リ読出制御手段、４は判定手段、５は不揮発性メモリ書
込制御手段・、ｌＯは不揮発性メモリ、２１はＣＰＵを
示す。
第１図は本発明のプリセットデータ書込制御装置の一実
施例を示すブロック図、 第２図は本実施例のプリセットデータ書込制御装置をテ
レビジョン受像機内に形成した場合のブロック図、 第３図は本実施例のプリセットデータ書込制御装置の動
作を示すフローチャート、 第４図は本実施例のプリセットデータ書込制御装置を外
部機器で形成した場合のブロック図である。
施例を示すブロック図、 第２図は本実施例のプリセットデータ書込制御装置をテ
レビジョン受像機内に形成した場合のブロック図、 第３図は本実施例のプリセットデータ書込制御装置の動
作を示すフローチャート、 第４図は本実施例のプリセットデータ書込制御装置を外
部機器で形成した場合のブロック図である。
Claims (1)
- 【特許請求の範囲】 電子機器の動作に必要な各種プリセットデータを該電子
機器の内部メモリに記録する動作を制御するプリセット
データ書込制御装置として、前記内部メモリに記録しよ
うとする各プリセットデータ毎に、そのプリセットデー
タを記録すべき前記内部メモリのアドレスに既に記録さ
れているプリセットデータを読み出す読出手段と、記録
しようとするプリセットデータの値と、前記読出手段に
よって読出されたプリセットデータの値が同値であるか
を否かを判定する判定手段と、 前記判定手段によって両プリセットデータの値の不一致
が判定されたときのみ前記記録しようとするプリセット
データにより記録内容を書き換える書換手段とを有する
ことを特徴とするプリセットデータ書込制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172804A JPH0467395A (ja) | 1990-07-02 | 1990-07-02 | プリセットデータ書込制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172804A JPH0467395A (ja) | 1990-07-02 | 1990-07-02 | プリセットデータ書込制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467395A true JPH0467395A (ja) | 1992-03-03 |
Family
ID=15948682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172804A Pending JPH0467395A (ja) | 1990-07-02 | 1990-07-02 | プリセットデータ書込制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003006050A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1990
- 1990-07-02 JP JP2172804A patent/JPH0467395A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003006050A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4663162B2 (ja) * | 2001-06-25 | 2011-03-30 | パナソニック株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093723B2 (ja) | 半導体集積回路 | |
| JPH0467395A (ja) | プリセットデータ書込制御装置 | |
| JP3134285B2 (ja) | 不揮発性メモリの容量確認装置 | |
| JP2637018B2 (ja) | プログラマブルロジックデバイス | |
| US20150177992A1 (en) | Electronic device | |
| JP3229685B2 (ja) | 記憶装置及びテレビジョン受像機 | |
| US7233734B2 (en) | Audio visual data recording/reproducing apparatus | |
| KR0139085B1 (ko) | 전원on시 컬러텔레비전의 자기진단방법(self-diagnosting method of television) | |
| JP5435647B2 (ja) | コンピュータシステム、メモリ初期化方法、及びプログラム | |
| KR100440534B1 (ko) | 모니터의 직접 디지털 제어 오류보정 방법 | |
| JP3033449U (ja) | 不揮発性メモリのデータ確認装置 | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JP3127630U (ja) | チューナ判別機能を有するレコーダ | |
| JP3009885B2 (ja) | 再記録メモリの自動設定方法及びテレビジョンの機能ブロック制御方法 | |
| JP3500100B2 (ja) | 表示装置のプログラム書き換え方法 | |
| KR100620604B1 (ko) | 텔레비젼 및 그 제어방법 | |
| JPH0471222B2 (ja) | ||
| KR950013381B1 (ko) | 브이씨알(VCR)의 지-코드(G-Code)채널 설정방법 및 장치 | |
| JP3153927B2 (ja) | 編集装置 | |
| JP3077824U (ja) | 不揮発性メモリの初期化機能を持つテレビジョン受像機及び電子機器 | |
| KR920005173B1 (ko) | 텔레비젼의 영상 및 음성제어 값의 기억, 재생에 의한 영상 및 음성제어방법 | |
| JPH09200636A (ja) | 記録制御装置 | |
| JP3089058B2 (ja) | 記憶調光装置 | |
| JPH0846885A (ja) | テレビジョン受像機 | |
| KR20000065688A (ko) | 디지탈 콘버젼스 조정방법 |