JPH0467365B2 - - Google Patents
Info
- Publication number
- JPH0467365B2 JPH0467365B2 JP59117949A JP11794984A JPH0467365B2 JP H0467365 B2 JPH0467365 B2 JP H0467365B2 JP 59117949 A JP59117949 A JP 59117949A JP 11794984 A JP11794984 A JP 11794984A JP H0467365 B2 JPH0467365 B2 JP H0467365B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、増幅器の電源投入時の過渡音の発
生を防止するミユーテイング回路に関する。
生を防止するミユーテイング回路に関する。
第４図は従来のミユーテイング回路を設置した
増幅回路を示している。
増幅回路を示している。
電源供給端子２には、抵抗４およびコンデンサ
６からなるリツプルフイルタ８を介して電源が供
給され、Vccはその電圧である。
６からなるリツプルフイルタ８を介して電源が供
給され、Vccはその電圧である。
ミユーテイング回路１０は、トランジスタ１
２，１４，１８，２０，２２，２４、抵抗２６お
よび外部端子３０，３２の間に接続されたコンデ
ンサ３４で構成されている。すなわち、コンデン
サ３４は電源の供給開始から抵抗２６を介して充
電され、その充電電圧が一定の電圧に到達するま
での一定時間、トランジスタ１２を導通状態にす
る。このトランジスタ１２に流れる電流は、トラ
ンジスタ１４，１８からなるカレントミラー回路
を介して増幅器３６の動作開始を遅延させるとと
もに、トランジスタ１４，２０からなるカレント
ミラー回路によつてトランジスタ２０に流れる電
流をトランジスタ２２，２４からなるカレントミ
ラー回路を介して反転させることにより、増幅器
３６の反転入力端子（−）側に形成された帰還回
路のコンデンサ３８に充電電流として供給し、コ
ンデンサ３８を増幅器３６の動作開始前に所定の
電位に急速に充電するようにしている。
２，１４，１８，２０，２２，２４、抵抗２６お
よび外部端子３０，３２の間に接続されたコンデ
ンサ３４で構成されている。すなわち、コンデン
サ３４は電源の供給開始から抵抗２６を介して充
電され、その充電電圧が一定の電圧に到達するま
での一定時間、トランジスタ１２を導通状態にす
る。このトランジスタ１２に流れる電流は、トラ
ンジスタ１４，１８からなるカレントミラー回路
を介して増幅器３６の動作開始を遅延させるとと
もに、トランジスタ１４，２０からなるカレント
ミラー回路によつてトランジスタ２０に流れる電
流をトランジスタ２２，２４からなるカレントミ
ラー回路を介して反転させることにより、増幅器
３６の反転入力端子（−）側に形成された帰還回
路のコンデンサ３８に充電電流として供給し、コ
ンデンサ３８を増幅器３６の動作開始前に所定の
電位に急速に充電するようにしている。
なお、増幅器３６の非反転入力端子（＋）に形
成された入力端子４０には、増幅すべき信号が加
えられる。
成された入力端子４０には、増幅すべき信号が加
えられる。
このようなミユーテイング回路によれば、電源
の供給開始から一定時間において、増幅器３６の
動作を停止させ、その帰還回路におけるコンデン
サ３８を急速に充電するので、電源投入による過
渡音の発生を防止することができる。
の供給開始から一定時間において、増幅器３６の
動作を停止させ、その帰還回路におけるコンデン
サ３８を急速に充電するので、電源投入による過
渡音の発生を防止することができる。
しかしながら、増幅器３６の動作停止時間およ
びコンデンサ３８の充電時間の設定は、外付けさ
れたコンデンサ３４によつて成されており、この
回路を半導体集積回路で構成しようとすれば、外
付けのコンデンサ３４およびその外部接続用端子
３０（ピン）を必要とするなどの欠点がある。
びコンデンサ３８の充電時間の設定は、外付けさ
れたコンデンサ３４によつて成されており、この
回路を半導体集積回路で構成しようとすれば、外
付けのコンデンサ３４およびその外部接続用端子
３０（ピン）を必要とするなどの欠点がある。
そこで、この発明は、外付けのコンデンサを除
いて回路構成を簡略化して半導体集積回路化に適
するミユーテイング回路の提供を目的とする。
いて回路構成を簡略化して半導体集積回路化に適
するミユーテイング回路の提供を目的とする。
すなわち、この発明のミユーテイング回路は、
正相入力側に入力信号を受けるとともに、逆相入
力側に出力を帰還すべき帰還回路のコンデンサ３
８が接続され、ミユーテイング制御を施すべき増
幅器３６と、この増幅器に供給すべき電源に第１
の抵抗４を介してコンデンサ６が接続されたリツ
プルフイルタ８と、このリツプルフイルタを通し
て前記電源が供給される電源供給端子２と、エミ
ツタを共通に接続した第１および第２のトランジ
スタ４６，４８からなる差動対に第１のカレント
ミラー回路からなる能動負荷を接続するととも
に、定電流源５４によつて動作電流が与えられる
電圧比較器を設置し、前記電源供給端子と基準電
位点との間に第２の抵抗５６、第１のダイオード
６０および第３の抵抗５８から成る直列回路を接
続して前記第１のダイオードのカソード側電圧が
前記第１のトランジスタのベースに加えられ、か
つ、前記電源供給端子に接続した第４の抵抗６２
および第２のダイオード６４，６６，６８，７０
のアノード側電圧が前記第２のトランジスタのベ
ースに加えられ、前記第１および第２のトランズ
ジスのベースに加えられた前記電圧の比較によ
り、前記電源供給端子に生じる電位変動を検出す
る電位検出回路４２と、この電位検出回路の出力
電流が前記第１のトランジスタのコレクタ側から
ベースに供給される第３のトランジスタ７２を設
置し、前記出力電流に対応した電流を第５の抵抗
９０を通して前記第３のトランジスタに流すとと
もに、その電流を取り出す第４、第５および第６
のトランジスタ７４，７６，８０を備えた第２の
カレントミラー回路を設置し、前記第５のトラン
ジスタに第３のダイオード８２，８４，８６，８
８を直列に接続し、この第３のダイオードに発生
した電圧がベースに加えられるとともに前記第５
のトランジスタからベース電流が与えられる第７
のトランジスタ７８を設置し、この第７のトラン
ジスタに発生した電流で前記帰還回路の前記コン
デンサを充電し、前記第２のカレントミラー回路
の前記第６のトランジスタを通して前記増幅器に
ミユーテイング電流を供給する電流出力回路４４
とを備えたことを特徴とする。
正相入力側に入力信号を受けるとともに、逆相入
力側に出力を帰還すべき帰還回路のコンデンサ３
８が接続され、ミユーテイング制御を施すべき増
幅器３６と、この増幅器に供給すべき電源に第１
の抵抗４を介してコンデンサ６が接続されたリツ
プルフイルタ８と、このリツプルフイルタを通し
て前記電源が供給される電源供給端子２と、エミ
ツタを共通に接続した第１および第２のトランジ
スタ４６，４８からなる差動対に第１のカレント
ミラー回路からなる能動負荷を接続するととも
に、定電流源５４によつて動作電流が与えられる
電圧比較器を設置し、前記電源供給端子と基準電
位点との間に第２の抵抗５６、第１のダイオード
６０および第３の抵抗５８から成る直列回路を接
続して前記第１のダイオードのカソード側電圧が
前記第１のトランジスタのベースに加えられ、か
つ、前記電源供給端子に接続した第４の抵抗６２
および第２のダイオード６４，６６，６８，７０
のアノード側電圧が前記第２のトランジスタのベ
ースに加えられ、前記第１および第２のトランズ
ジスのベースに加えられた前記電圧の比較によ
り、前記電源供給端子に生じる電位変動を検出す
る電位検出回路４２と、この電位検出回路の出力
電流が前記第１のトランジスタのコレクタ側から
ベースに供給される第３のトランジスタ７２を設
置し、前記出力電流に対応した電流を第５の抵抗
９０を通して前記第３のトランジスタに流すとと
もに、その電流を取り出す第４、第５および第６
のトランジスタ７４，７６，８０を備えた第２の
カレントミラー回路を設置し、前記第５のトラン
ジスタに第３のダイオード８２，８４，８６，８
８を直列に接続し、この第３のダイオードに発生
した電圧がベースに加えられるとともに前記第５
のトランジスタからベース電流が与えられる第７
のトランジスタ７８を設置し、この第７のトラン
ジスタに発生した電流で前記帰還回路の前記コン
デンサを充電し、前記第２のカレントミラー回路
の前記第６のトランジスタを通して前記増幅器に
ミユーテイング電流を供給する電流出力回路４４
とを備えたことを特徴とする。
リツプルフイルタのコンデンサ電位の立ち上が
りを検出し、その電位が所定電位に到達するまで
の期間、増幅器の動作開始を遅延させるととも
に、その帰還回路のコンデンサを急速に充電させ
る。
りを検出し、その電位が所定電位に到達するまで
の期間、増幅器の動作開始を遅延させるととも
に、その帰還回路のコンデンサを急速に充電させ
る。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図は、この発明のミユーテイング回路の実
施例を示し、第２図の回路と同一部分には同一符
号を付してある。
施例を示し、第２図の回路と同一部分には同一符
号を付してある。
第１図において、このミユーテイング回路に
は、第１の抵抗４および第１のコンデンサ６から
成るリツプルフイルタ８を通して電源が供給され
る電源供給端子２の電位を検出する電位検出回路
４２が設置され、この電位検出回路４２の出力側
には、電位検出出力に応動してミユーテイング電
流および第２のコンデンサ３８の充電電流を発生
する電流出力回路４４が設置されている。
は、第１の抵抗４および第１のコンデンサ６から
成るリツプルフイルタ８を通して電源が供給され
る電源供給端子２の電位を検出する電位検出回路
４２が設置され、この電位検出回路４２の出力側
には、電位検出出力に応動してミユーテイング電
流および第２のコンデンサ３８の充電電流を発生
する電流出力回路４４が設置されている。
電位検出回路４２には、差動対を成す第１およ
び第２のトランジスタ４６，４８が設置され、各
トランジスタ４６，４８にはコレクタ側に能動負
荷として第１のカレントミラー回路を構成するト
ランジスタ５０，５２が設置され、また、エミツ
タ側に動作電流を流す定電流源５４が設置されて
電圧比較器が構成されている。トランジスタ４６
のベースには、電源供給端子２に加えられた電
圧、すなわち、その立ち上がり第２および第３の
抵抗５６，５８および第１のダイオード６０で分
圧して加えられ、また、トランジスタ４８のベー
スには、同様の電圧の印加により第４の抵抗６２
を介して第２のダイオード６４，６６，６８，７
０で発生させた基準電圧VSHが加えられている。
び第２のトランジスタ４６，４８が設置され、各
トランジスタ４６，４８にはコレクタ側に能動負
荷として第１のカレントミラー回路を構成するト
ランジスタ５０，５２が設置され、また、エミツ
タ側に動作電流を流す定電流源５４が設置されて
電圧比較器が構成されている。トランジスタ４６
のベースには、電源供給端子２に加えられた電
圧、すなわち、その立ち上がり第２および第３の
抵抗５６，５８および第１のダイオード６０で分
圧して加えられ、また、トランジスタ４８のベー
スには、同様の電圧の印加により第４の抵抗６２
を介して第２のダイオード６４，６６，６８，７
０で発生させた基準電圧VSHが加えられている。
また、電流出力回路４４は、第３のトランジス
タ７２、第４のトランジスタ７４、第５のトラン
ジスタ７６、第６のトランジスタ８０、第７のト
ランジスタ７８、第３のダイオード８２，８４，
８６，８８、第５の抵抗９０および抵抗９２で構
成されている。すなわち、トランジスタ７４，７
６，８０は第２のカレントミラー回路を構成し、
ダイオード８２，８４，８６，８８はトランジス
タ７６に流れる電流を受けてトランジスタ７８に
対するバイアス電圧を発生する電圧源を構成して
いる。そして、トランジスタ７８はコンデンサ３
８に対して充電電流を供給し、トランジスタ８０
は増幅器３６の動作を停止させるミユーテイング
電流を供給する。
タ７２、第４のトランジスタ７４、第５のトラン
ジスタ７６、第６のトランジスタ８０、第７のト
ランジスタ７８、第３のダイオード８２，８４，
８６，８８、第５の抵抗９０および抵抗９２で構
成されている。すなわち、トランジスタ７４，７
６，８０は第２のカレントミラー回路を構成し、
ダイオード８２，８４，８６，８８はトランジス
タ７６に流れる電流を受けてトランジスタ７８に
対するバイアス電圧を発生する電圧源を構成して
いる。そして、トランジスタ７８はコンデンサ３
８に対して充電電流を供給し、トランジスタ８０
は増幅器３６の動作を停止させるミユーテイング
電流を供給する。
以上の構成に基づき、その動作を第２図を参照
して詳細に説明する。
して詳細に説明する。
第２図に示す曲線は、電源の供給開始からリツ
プルフイルタ８のコンデンサ６の充電に伴う電源
供給端子２の電圧の立ち上がりを示し、比較基準
電圧VSHはトランジスタ４８のベースに設定され
ている比較基準電圧、すなわち、スレシユホール
ドレベルである。
プルフイルタ８のコンデンサ６の充電に伴う電源
供給端子２の電圧の立ち上がりを示し、比較基準
電圧VSHはトランジスタ４８のベースに設定され
ている比較基準電圧、すなわち、スレシユホール
ドレベルである。
電源の供給開始から電源供給端子２の電圧が、
比較基準電圧VSHより低い場合には、トランジス
タ４６が導通し、トランジスタ４８は非導通状態
となるので、定電流源５４の定電流はトランジス
タ４６に全面的に流れる。この電圧比較による電
流はトランジスタ７２のベースに流れ、トランジ
スタ７２を導通状態にする。
比較基準電圧VSHより低い場合には、トランジス
タ４６が導通し、トランジスタ４８は非導通状態
となるので、定電流源５４の定電流はトランジス
タ４６に全面的に流れる。この電圧比較による電
流はトランジスタ７２のベースに流れ、トランジ
スタ７２を導通状態にする。
トランジスタ７２に流れる電流は、トランジス
タ７４，７６の電流反転作用によつてダイオード
８２，８４，８６，８８に流れるとともに、トラ
ンジスタ７８のベースに流れる。
タ７４，７６の電流反転作用によつてダイオード
８２，８４，８６，８８に流れるとともに、トラ
ンジスタ７８のベースに流れる。
この結果、トランジスタ７８を介してコンデン
サ３８に充電電流が流れ込むため、コンデンサ３
８は急速に充電される。この場合、コンデンサ３
８の充電電位は、ダイオード８２，８４，８６，
８８のそれぞれの順方向降下電圧VFの和の電圧
4VFからトランジスタ７８のベース・エミツタ間
電圧VFを減じた3VFの値に充電される。
サ３８に充電電流が流れ込むため、コンデンサ３
８は急速に充電される。この場合、コンデンサ３
８の充電電位は、ダイオード８２，８４，８６，
８８のそれぞれの順方向降下電圧VFの和の電圧
4VFからトランジスタ７８のベース・エミツタ間
電圧VFを減じた3VFの値に充電される。
また、トランジスタ７４，８０の電流反転作用
により、トランジスタ８０から増幅器３６にその
動作を停止させるミユーテイング電流が供給さ
れ、電源供給端子２の電圧が比較基準電圧VSHに
到達するまでの時間、増幅器３６の動作開始が遅
延され、ミユーテイング状態に置かれる。
により、トランジスタ８０から増幅器３６にその
動作を停止させるミユーテイング電流が供給さ
れ、電源供給端子２の電圧が比較基準電圧VSHに
到達するまでの時間、増幅器３６の動作開始が遅
延され、ミユーテイング状態に置かれる。
すなわち、電源供給端子２の電圧が比較基準電
圧VSHに到達すると、トランジスタ４６，４８の
導通状態が反転し、トランジスタ４８が導通状態
になるので、電流出力回路４４の電流出力が解除
され、コンデンサ３８の充電は停止されるととも
に、増幅器３６は通常の動作状態となる。
圧VSHに到達すると、トランジスタ４６，４８の
導通状態が反転し、トランジスタ４８が導通状態
になるので、電流出力回路４４の電流出力が解除
され、コンデンサ３８の充電は停止されるととも
に、増幅器３６は通常の動作状態となる。
したがつて、第４図に示す回路のように、コン
デンサ３４を外部接続してなる時定数回路を用い
ることなく、同様のミユーテイング動作を実現で
きる。
デンサ３４を外部接続してなる時定数回路を用い
ることなく、同様のミユーテイング動作を実現で
きる。
第３図はこの発明の他の実施例を示し、この実
施例は第１図に示す回路に対してその動作の安定
化を図るためにヒステリシス回路を付加したもの
である。
施例は第１図に示す回路に対してその動作の安定
化を図るためにヒステリシス回路を付加したもの
である。
すなわち、トランジスタ４６のベース側に、第
８のトランジスタ９４、第６の抵抗９６、第７の
抵抗９８および抵抗１００からなるヒステリシス
回路を設置し、トランジスタ４６が導通状態にあ
るとき、トランジスタ９４も導通状態になり、抵
抗９８を短絡する。
８のトランジスタ９４、第６の抵抗９６、第７の
抵抗９８および抵抗１００からなるヒステリシス
回路を設置し、トランジスタ４６が導通状態にあ
るとき、トランジスタ９４も導通状態になり、抵
抗９８を短絡する。
したがつて、ヒステリシス回路は、トランジス
タ４６が一旦非導通状態に移行すると、電源電圧
がある程度変動しても、トランジスタ４６の非導
通状態によつてトランジスタ９４が非導通状態を
維持するように機能する。すなわち、トランジス
タ９４が導通から非導通状態になると、トランジ
スタ４６のベースに加えられる電圧が、トランジ
スタ９４の導通時の抵抗９６のみで発生する電圧
から、抵抗９６，９８の合成抵抗値で発生する電
圧に移行し、この場合、前者の電圧より後者の電
圧の方が高くなるので、一旦トランジスタ４６が
非導通に移行すると、トランジスタ４６に加えら
れる電圧が相当高くならない限り、導通状態へ移
行が困難になる。
タ４６が一旦非導通状態に移行すると、電源電圧
がある程度変動しても、トランジスタ４６の非導
通状態によつてトランジスタ９４が非導通状態を
維持するように機能する。すなわち、トランジス
タ９４が導通から非導通状態になると、トランジ
スタ４６のベースに加えられる電圧が、トランジ
スタ９４の導通時の抵抗９６のみで発生する電圧
から、抵抗９６，９８の合成抵抗値で発生する電
圧に移行し、この場合、前者の電圧より後者の電
圧の方が高くなるので、一旦トランジスタ４６が
非導通に移行すると、トランジスタ４６に加えら
れる電圧が相当高くならない限り、導通状態へ移
行が困難になる。
このように構成すれば、電源電圧の変動に起因
する誤動作を防止できる。
する誤動作を防止できる。
以上説明したように、この発明によれば、ミユ
ーテイングを施すべき増幅器の電源がリツプルフ
イルタを介して供給される電源供給端子に生じる
電位変化を利用してミユーテイング動作を実現し
たので、従来のようにミユーテイング用の時定数
回路を構成するためのコンデンサおよびその接続
のための端子を削減して回路構成の簡略化を図る
ことができ、半導体集積回路化に適する回路とし
て構成できるとともに、電源供給端子の電位変化
を利用しているため信頼性の高いミユーテイング
動作を得ることができる。
ーテイングを施すべき増幅器の電源がリツプルフ
イルタを介して供給される電源供給端子に生じる
電位変化を利用してミユーテイング動作を実現し
たので、従来のようにミユーテイング用の時定数
回路を構成するためのコンデンサおよびその接続
のための端子を削減して回路構成の簡略化を図る
ことができ、半導体集積回路化に適する回路とし
て構成できるとともに、電源供給端子の電位変化
を利用しているため信頼性の高いミユーテイング
動作を得ることができる。
第１図はこの発明のミユーテイング回路の実施
例を示す回路図、第２図は第１図に示すミユーテ
イング回路の動作を示す図、第３図はこの発明の
ミユーテイング回路の他の実施例を示す回路図、
第４図は従来のミユーテイング回路を示す回路図
である。 ２……電源供給端子、４……第１の抵抗、６…
…第１のコンデンサ、８……リツプルフイルタ、
３６……増幅器、３８……第２のコンデンサ、４
２……電位検出回路、４６……第１のトランジス
タ、４８……第２のトランジスタ、５０，５２…
…トランジスタ（第１のカレントミラー回路）、
５４……定電流源、５６……第２の抵抗、５８…
…第３の抵抗、６０……第１のダイオード、６２
……第４の抵抗、６４，６６，６８，７０……第
２のダイオード、７２……第３のトランジスタ、
７４……第４のトランジスタ、７６……第５のト
ランジスタ（第２のカレントミラー回路）、７８
……第７のトランジスタ、８０……第６のトラン
ジスタ（第２のカレントミラー回路）、８２，８
４，８６，８８……第３のダイオード、９０……
第５の抵抗、９４……第８のトランジスタ、９６
……第６の抵抗、９８……第７の抵抗。
例を示す回路図、第２図は第１図に示すミユーテ
イング回路の動作を示す図、第３図はこの発明の
ミユーテイング回路の他の実施例を示す回路図、
第４図は従来のミユーテイング回路を示す回路図
である。 ２……電源供給端子、４……第１の抵抗、６…
…第１のコンデンサ、８……リツプルフイルタ、
３６……増幅器、３８……第２のコンデンサ、４
２……電位検出回路、４６……第１のトランジス
タ、４８……第２のトランジスタ、５０，５２…
…トランジスタ（第１のカレントミラー回路）、
５４……定電流源、５６……第２の抵抗、５８…
…第３の抵抗、６０……第１のダイオード、６２
……第４の抵抗、６４，６６，６８，７０……第
２のダイオード、７２……第３のトランジスタ、
７４……第４のトランジスタ、７６……第５のト
ランジスタ（第２のカレントミラー回路）、７８
……第７のトランジスタ、８０……第６のトラン
ジスタ（第２のカレントミラー回路）、８２，８
４，８６，８８……第３のダイオード、９０……
第５の抵抗、９４……第８のトランジスタ、９６
……第６の抵抗、９８……第７の抵抗。
Claims (1)
- 【特許請求の範囲】 １ 正相入力側に入力信号を受けるとともに、逆
相入力側に出力を帰還すべき帰還回路のコンデン
サが接続され、ミユーテイング制御を施すべき増
幅器と、 この増幅器に供給すべき電源に第１の抵抗を介
してコンデンサが接続されたリツプルフイルタ
と、 このリツプルフイルタを通して前記電源が供給
される電源供給端子と、 エミツタを共通に接続した第１および第２のト
ランジスタからなる差動対に第１のカレントミラ
ー回路からなる能動負荷を接続するとともに、定
電流源によつて動作電流が与えられる電圧比較器
を設置し、前記電源供給端子と基準電位点との間
に第２の抵抗、第１のダイオードおよび第３の抵
抗から成る直列回路を接続して前記第１のダイオ
ードのカソード側電圧が前記第１のトランジスタ
のベースに加えられ、かつ、前記電源供給端子に
接続した第４の抵抗および第２のダイオードのア
ノード側電圧が前記第２のトランジスタのベース
に加えられ、前記第１および第２のトランジスタ
のベースに加えられた前記電圧の比較により、前
記電源供給端子に生じる電位変動を検出する電位
検出回路と、 この電位検出回路の出力電流が前記第１のトラ
ンジスタのコレクタ側からベースに供給される第
３のトランジスタを設置し、前記出力電流に対応
した電流を第５の抵抗を通して前記第３のトラン
ジスタに流すとともに、その電流を取り出す第
４、第５および第６のトランジスタを備えた第２
のカレントミラー回路を設置し、前記第５のトラ
ンジスタに第３のダイオードを直列に接続し、こ
の第３のダイオードに発生した電圧がベースに加
えられるとともに前記第５のトランジスタからベ
ース電流が与えられる第７のトランジスタを設置
し、この第７のトランジスタに発生した電流で前
記帰還回路の前記コンデンサを充電し、前記第２
のカレントミラー回路の前記第６のトランジスタ
を通して前記増幅器にミユーテイング電流を供給
する電流出力回路と、 を備えたことを特徴とするミユーテイング回路。 ２ 前記電位検出回路は、前記第１のトランジス
タの出力をベースに受けて導通する第８のトラン
ジスタを、前記電源供給端子と前記基準電位点と
の間に接続された前記第２の抵抗、前記第１のダ
イオードおよび第６の抵抗からなる直列回路に直
列に挿入するとともに、前記第８のトランジスタ
のエミツタ・コレクタ間に第７の抵抗を並列に接
続したヒステリシス回路を設置し、前記電源の供
給によつて前記電源供給端子が一旦所定電位に到
達した場合、その出力の反転の検出レベルを高く
することを特徴とする特許請求の範囲第１項に記
載のミユーテイング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117949A JPS60261206A (ja) | 1984-06-07 | 1984-06-07 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117949A JPS60261206A (ja) | 1984-06-07 | 1984-06-07 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261206A JPS60261206A (ja) | 1985-12-24 |
| JPH0467365B2 true JPH0467365B2 (ja) | 1992-10-28 |
Family
ID=14724218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117949A Granted JPS60261206A (ja) | 1984-06-07 | 1984-06-07 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261206A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513046Y2 (ja) * | 1986-11-17 | 1993-04-06 | ||
| JP3680784B2 (ja) | 2001-11-12 | 2005-08-10 | 株式会社デンソー | 電源回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5367333A (en) * | 1976-11-27 | 1978-06-15 | Nec Corp | Shock noise reduction circuit for amplifier |
| JPS5531324A (en) * | 1978-08-29 | 1980-03-05 | Fujitsu Ltd | Transient noise preventing circuit |
-
1984
- 1984-06-07 JP JP59117949A patent/JPS60261206A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5367333A (en) * | 1976-11-27 | 1978-06-15 | Nec Corp | Shock noise reduction circuit for amplifier |
| JPS5531324A (en) * | 1978-08-29 | 1980-03-05 | Fujitsu Ltd | Transient noise preventing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60261206A (ja) | 1985-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327072A (en) | Regulating circuit for a substrate bias voltage generator | |
| US4931718A (en) | CMOS voltage reference | |
| US6204646B1 (en) | Power supply device | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| TW201643588A (zh) | 電壓調節器 | |
| JPH0830994B2 (ja) | パワー・ブースト・システムを備えた電圧レギュレータ装置 | |
| JPH03119812A (ja) | 電流検出回路 | |
| US4503339A (en) | Semiconductor integrated circuit device having a substrate voltage generating circuit | |
| JPH0467365B2 (ja) | ||
| JP3833440B2 (ja) | 電圧発生回路、ボルテージレギュレータ、及びそれらを用いた携帯端末機器 | |
| CN112558680B (zh) | 线性调整器及其控制电路 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| US20230384813A1 (en) | Low-dropout regulator circuit and control method thereof | |
| JPH0413692Y2 (ja) | ||
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JPH0562842B2 (ja) | ||
| JPH0421365B2 (ja) | ||
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP2900684B2 (ja) | 定電圧発生回路 | |
| JP2936277B2 (ja) | コンパレータ回路 | |
| JPS5813924B2 (ja) | テイデンゲンカイロ | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JPH0518287B2 (ja) | ||
| JPH046281B2 (ja) |