JPH0466418B2 - - Google Patents
Info
- Publication number
- JPH0466418B2 JPH0466418B2 JP18041085A JP18041085A JPH0466418B2 JP H0466418 B2 JPH0466418 B2 JP H0466418B2 JP 18041085 A JP18041085 A JP 18041085A JP 18041085 A JP18041085 A JP 18041085A JP H0466418 B2 JPH0466418 B2 JP H0466418B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- frame
- read
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 66
- 230000015654 memory Effects 0.000 claims description 64
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔概要〕
バツフアメモリに対するデータの書込み／読出
しを制御するバツフアメモリ制御装置において、
すべてのバツフアメモリ内のデータ量が、バツフ
アメモリへの書込み時間の２倍以上の読出し時間
必要であるときは、データの書込みを禁止し、そ
れによりバツフアメモリを経由するデータの遅延
時間の短縮を図つたもの。
しを制御するバツフアメモリ制御装置において、
すべてのバツフアメモリ内のデータ量が、バツフ
アメモリへの書込み時間の２倍以上の読出し時間
必要であるときは、データの書込みを禁止し、そ
れによりバツフアメモリを経由するデータの遅延
時間の短縮を図つたもの。
本発明は複数のバツフアメモリからのデータ読
出し時間の遅延を短縮したバツフアメモリの制御
装置に関する。
出し時間の遅延を短縮したバツフアメモリの制御
装置に関する。
一般に、画像データを伝送路に送出する場合、
データ発生装置からの画像データを複数のバツフ
アメモリに順次格納した後に読出すようにしてい
る。従来のデータ書込方式の例を第４図に示す。
第４図において、バツフアメモリの初期化時に
は、BM１へのＦ＃１フレームのデータの書込み
後直ちに、BM２にＦ＃２フレームのデータを書
込み、BM２へのデータの書込み後直ちにＦ＃３
フレームのデータをBM３に書込んでいた。ま
た、各々のバツフアメモリからデータを読出した
直後に、直ちに書込みを行つていた。このため、
第４図に示すように、フレーム番号Ｆ＃１、２、
３、５、８、11、……のフレームのデータが受信
側に表示される迄に、遅延時間がそれぞれ４フレ
ーム分、６フレーム分、８フレーム分、９フレー
ム分、……となり、定常状態では９フレーム分の
遅延時間となる。
データ発生装置からの画像データを複数のバツフ
アメモリに順次格納した後に読出すようにしてい
る。従来のデータ書込方式の例を第４図に示す。
第４図において、バツフアメモリの初期化時に
は、BM１へのＦ＃１フレームのデータの書込み
後直ちに、BM２にＦ＃２フレームのデータを書
込み、BM２へのデータの書込み後直ちにＦ＃３
フレームのデータをBM３に書込んでいた。ま
た、各々のバツフアメモリからデータを読出した
直後に、直ちに書込みを行つていた。このため、
第４図に示すように、フレーム番号Ｆ＃１、２、
３、５、８、11、……のフレームのデータが受信
側に表示される迄に、遅延時間がそれぞれ４フレ
ーム分、６フレーム分、８フレーム分、９フレー
ム分、……となり、定常状態では９フレーム分の
遅延時間となる。
この様に従来技術においては、伝送路を介して
データを受信する受信側ではデータ発生装置から
のデータの出力時からかなり遅れてそのデータを
受信することになり、テレビ会議に不都合である
という問題点がある。
データを受信する受信側ではデータ発生装置から
のデータの出力時からかなり遅れてそのデータを
受信することになり、テレビ会議に不都合である
という問題点がある。
上記の問題点を解決するために、本発明により
提供されるものは、複数のバツフアメモリと、該
バツフアメモリの１つにデータを書込み中は、残
りのバツフアメモリの１つからデータを読出すよ
うに該バツフアメモリへのデータの書込みおよび
該バツフアメモリからのデータの読出しを制御す
る制御手段とを具備し、この制御手段は、次に書
込もうとするバツフアメモリ以外のすべてのバツ
フアメモリ内に残つているデータ量の読出しに要
する時間が、次に書込もうとするバツフアメモリ
の書込み時間の２倍以上であるとき、該書込もう
とするバツフアメモリへのデータの書込みを禁止
する手段を備えていることを特徴とするバツフア
メモリの制御装置である。
提供されるものは、複数のバツフアメモリと、該
バツフアメモリの１つにデータを書込み中は、残
りのバツフアメモリの１つからデータを読出すよ
うに該バツフアメモリへのデータの書込みおよび
該バツフアメモリからのデータの読出しを制御す
る制御手段とを具備し、この制御手段は、次に書
込もうとするバツフアメモリ以外のすべてのバツ
フアメモリ内に残つているデータ量の読出しに要
する時間が、次に書込もうとするバツフアメモリ
の書込み時間の２倍以上であるとき、該書込もう
とするバツフアメモリへのデータの書込みを禁止
する手段を備えていることを特徴とするバツフア
メモリの制御装置である。
第１図は本発明の原理を説明するためのタイム
チヤートである。第１図において、右上りの直線
Ｗはバツフアメモリにデータを書込み中、右下が
りの直線Ｒはバツフアメモリからデータを読出し
中、水平線Ｓはバツフアメモリは待機中をそれぞ
れ示している。Ｆ＃１、２、３、……はデータ発
生部DG（第２部）が処理しようとする（画像）
データのフレーム番号をそれぞれ示している。図
においては、１つのバツフアメモリからデータを
読出すのに要する時間TRが、同じ量のデータを
そのバツフアメモリに書込むのに要する時間TW
の３倍となつている例を示している。例えば、伝
送路Ｌ上のデータ転送速度が30メガビツト／秒で
ある場合、読出し速度が30メガビツト／秒とな
る。
チヤートである。第１図において、右上りの直線
Ｗはバツフアメモリにデータを書込み中、右下が
りの直線Ｒはバツフアメモリからデータを読出し
中、水平線Ｓはバツフアメモリは待機中をそれぞ
れ示している。Ｆ＃１、２、３、……はデータ発
生部DG（第２部）が処理しようとする（画像）
データのフレーム番号をそれぞれ示している。図
においては、１つのバツフアメモリからデータを
読出すのに要する時間TRが、同じ量のデータを
そのバツフアメモリに書込むのに要する時間TW
の３倍となつている例を示している。例えば、伝
送路Ｌ上のデータ転送速度が30メガビツト／秒で
ある場合、読出し速度が30メガビツト／秒とな
る。
各バツフアメモリには、読出したとき読出し時
間が３フレーム分かかる、つまり3/30秒かかるデ
ータ（すなわち３メガビツト）1/30秒すなわち１
フレームの間に書込まれる。
間が３フレーム分かかる、つまり3/30秒かかるデ
ータ（すなわち３メガビツト）1/30秒すなわち１
フレームの間に書込まれる。
Ｆ＃１フレームのデータを符号化し終わると、
バツフアメモリBM１に読出しが３フレーム時間
分かかる量のデータが書込まれている、BM１へ
の書込みが終了しても、本実施例ではバツフアメ
モリBM２またはBM３に対する書込みを直ちに
は行わず、各フレームの開始時点で、読み出すべ
きデータ量を検出し、バツフアメモリBM１内の
読出されるべきデータ量が読出し時間で２フレー
ム時間分以上存在している間はBM２またはBM
３へのデータの書込みは禁止している。そして、
BM１内の読出されるべきデータ量が、読出し時
間で２フレーム分より少なくなつたとき、はじめ
てバツフアメモリBM２に対してデータの書込み
を行なう。こうして、Ｆ＃１フレームのデータが
伝送路Ｌ上に読出されると共に、次に送出される
べきＦ＃４フレームのデータがBM２に書込まれ
る。すなわち、Ｆ＃２フレームの開始時には３フ
レーム分のデータが、Ｆ＃３フレームの開始時で
は２フレーム分のデータが残つているので書込ま
れず、Ｆ＃４フレームの開始時に始めて書込まれ
る。以下、同様に、Ｆ＃４のデータがBM２から
伝送路Ｌに読出されていて、Ｆ＃７フレームの時
間帯において次に送出されるべきＦ＃７フレーム
のデータがBM３に書込まれ、Ｆ＃７フレームの
データがBM３から読出されている中で、Ｆ＃10
フレームにおいて次に送るべきＦ＃10フレームの
データがBM１に書込まれる。こうして、受信側
（図示せず）に表示されるデータは、Ｆ＃１フレ
ームのデータ読出し中にBM２に書込まれたＦ
＃４フレームのデータがＦ＃５、６、７フレーム
においてBM２からの読出し中にＦ＃１フレーム
のデータが表示され、Ｆ＃４フレームのデータ読
出中にBM３に書込まれたＦ＃７フレームのデー
タをＦ＃８、９、10フレームにおいてBM３から
の読出中にＦ＃４フレームのデータが表示され、
同様に、Ｆ＃７フレームのデータはＦ＃11、12、
13フレームにおいてＦ＃10フレームのデータ読出
中に表示され、Ｆ＃10フレームのデータはＦ
＃14、15、16フレームにおいて、Ｆ＃13フレーム
のデータの読出中に表示される。この様に各表示
データの表示開始時は、対応する書込みデータの
書込み開始時から、４フレーム分の読出し時間だ
け遅延している。この遅延時間は従来方式に比べ
て大幅に短縮されている。
バツフアメモリBM１に読出しが３フレーム時間
分かかる量のデータが書込まれている、BM１へ
の書込みが終了しても、本実施例ではバツフアメ
モリBM２またはBM３に対する書込みを直ちに
は行わず、各フレームの開始時点で、読み出すべ
きデータ量を検出し、バツフアメモリBM１内の
読出されるべきデータ量が読出し時間で２フレー
ム時間分以上存在している間はBM２またはBM
３へのデータの書込みは禁止している。そして、
BM１内の読出されるべきデータ量が、読出し時
間で２フレーム分より少なくなつたとき、はじめ
てバツフアメモリBM２に対してデータの書込み
を行なう。こうして、Ｆ＃１フレームのデータが
伝送路Ｌ上に読出されると共に、次に送出される
べきＦ＃４フレームのデータがBM２に書込まれ
る。すなわち、Ｆ＃２フレームの開始時には３フ
レーム分のデータが、Ｆ＃３フレームの開始時で
は２フレーム分のデータが残つているので書込ま
れず、Ｆ＃４フレームの開始時に始めて書込まれ
る。以下、同様に、Ｆ＃４のデータがBM２から
伝送路Ｌに読出されていて、Ｆ＃７フレームの時
間帯において次に送出されるべきＦ＃７フレーム
のデータがBM３に書込まれ、Ｆ＃７フレームの
データがBM３から読出されている中で、Ｆ＃10
フレームにおいて次に送るべきＦ＃10フレームの
データがBM１に書込まれる。こうして、受信側
（図示せず）に表示されるデータは、Ｆ＃１フレ
ームのデータ読出し中にBM２に書込まれたＦ
＃４フレームのデータがＦ＃５、６、７フレーム
においてBM２からの読出し中にＦ＃１フレーム
のデータが表示され、Ｆ＃４フレームのデータ読
出中にBM３に書込まれたＦ＃７フレームのデー
タをＦ＃８、９、10フレームにおいてBM３から
の読出中にＦ＃４フレームのデータが表示され、
同様に、Ｆ＃７フレームのデータはＦ＃11、12、
13フレームにおいてＦ＃10フレームのデータ読出
中に表示され、Ｆ＃10フレームのデータはＦ
＃14、15、16フレームにおいて、Ｆ＃13フレーム
のデータの読出中に表示される。この様に各表示
データの表示開始時は、対応する書込みデータの
書込み開始時から、４フレーム分の読出し時間だ
け遅延している。この遅延時間は従来方式に比べ
て大幅に短縮されている。
これを一般化すると、１つのバツフアを読み出
す時間がTRフレーム時間、バツフア数がNBのと
き、従来方式の遅延時間はNB×TRフレーム時間
であるのに対し、本発明方式ではTR＋TW＝（TR
＋１）フレーム時間でしかない。
す時間がTRフレーム時間、バツフア数がNBのと
き、従来方式の遅延時間はNB×TRフレーム時間
であるのに対し、本発明方式ではTR＋TW＝（TR
＋１）フレーム時間でしかない。
ここで、２点鎖線で示す如く、データ量が２フ
レーム分残つている段階で書き込みを開始する
と、例えばバツフアメモリBM2にはＦ＃３フレ
ームのデータが書込まれるが、バツフアメモリ
BM1の読み出しが完了していないので、１フレ
ーム待たされてから読出されることになる。
レーム分残つている段階で書き込みを開始する
と、例えばバツフアメモリBM2にはＦ＃３フレ
ームのデータが書込まれるが、バツフアメモリ
BM1の読み出しが完了していないので、１フレ
ーム待たされてから読出されることになる。
従つて、読出しの開始及び終了時刻は、本発明
と同一となるが本発明より１フレーム分前のデー
タをバツフアメモリBM2へ書込んでいるので、
遅延時間は５フレームとなり、本発明より大き
い。
と同一となるが本発明より１フレーム分前のデー
タをバツフアメモリBM2へ書込んでいるので、
遅延時間は５フレームとなり、本発明より大き
い。
第２図は本発明の実施例であるデータ送信部の
マルチバツフアメモリ構成を示すブロツク図であ
る。同図において、データ発生部（DG）１から
は、例えば可変長符号化データが、スイツチ
（SW１）２に与えられる。制御回路（CC）３は、
データ発生部（DG）１との間で符号化禁止信号
FC１および１フレームの最終データが出力され
たことを示す信号FC２をやり取りして、第１の
スイツチ（SW１）２を制御してバツフアメモリ
（BM１）４，（BM２）５、および（BM３）６
のいずれにデータを書込むかを決定する。制御回
路（CC）３はまた、第２のスイツチ（SW２）７
を制御して、いずれのバツフアメモリからデータ
を読出すかを決定する。バツフアメモリ（BM
１）４，（BM２）５、および（BM３）６から
制御回路（CC）３へは、読出しが完了したこと
を通知するエンプテイ信号EP１，EP２，EP３
が与えられる。第２のスイツチ（SW２）７を介
して読出されたデータは伝送路Ｌを介して受信側
（図示せず）に送出される。
マルチバツフアメモリ構成を示すブロツク図であ
る。同図において、データ発生部（DG）１から
は、例えば可変長符号化データが、スイツチ
（SW１）２に与えられる。制御回路（CC）３は、
データ発生部（DG）１との間で符号化禁止信号
FC１および１フレームの最終データが出力され
たことを示す信号FC２をやり取りして、第１の
スイツチ（SW１）２を制御してバツフアメモリ
（BM１）４，（BM２）５、および（BM３）６
のいずれにデータを書込むかを決定する。制御回
路（CC）３はまた、第２のスイツチ（SW２）７
を制御して、いずれのバツフアメモリからデータ
を読出すかを決定する。バツフアメモリ（BM
１）４，（BM２）５、および（BM３）６から
制御回路（CC）３へは、読出しが完了したこと
を通知するエンプテイ信号EP１，EP２，EP３
が与えられる。第２のスイツチ（SW２）７を介
して読出されたデータは伝送路Ｌを介して受信側
（図示せず）に送出される。
第３図は第２図の実施例における制御回路
（CC）３に含まれる未伝送データ量の検出部を示
すブロツク図である。
（CC）３に含まれる未伝送データ量の検出部を示
すブロツク図である。
第２図及び第３図によつて制御回路（CC）３
の動作を更に詳細に説明する。
の動作を更に詳細に説明する。
データ発生部（DG）１は１フレーム単位で符
号化を行なう。
号化を行なう。
各フレームの最終データが出力されるとFC２
を制御回路（CC）３へ送出する。
を制御回路（CC）３へ送出する。
これにより制御回路（CC）３は切替信号SC１
によりスイツチ２を切り換える。
によりスイツチ２を切り換える。
一方制御回路（CC）３は、第３図に示す回路
によりバツフアメモリ内の未伝送データ量を検出
しており、前述したデータ量になるまで、符号化
禁止信号FC１をデータ発生部（DG）１へ送る。
によりバツフアメモリ内の未伝送データ量を検出
しており、前述したデータ量になるまで、符号化
禁止信号FC１をデータ発生部（DG）１へ送る。
すなわち、アツプダウンカウンタ８はバツフア
メモリへの書込クロツクWCによりアツプカウン
トし、バツフアメモリからの読出しクロツクRC
によりダウンカウントする。
メモリへの書込クロツクWCによりアツプカウン
トし、バツフアメモリからの読出しクロツクRC
によりダウンカウントする。
従つて、アツプダウンカウンタ８の出力はバツ
フアメモリの未伝送データ量を示している。
フアメモリの未伝送データ量を示している。
この出力は伝送速度によつて決まる定数（読出
し時間が書込みの２倍かかるデータ量）と比較器
９において比較され、カウンタの出力が定数より
小さくなるまで符号化停止信号FC１が出力され
る。
し時間が書込みの２倍かかるデータ量）と比較器
９において比較され、カウンタの出力が定数より
小さくなるまで符号化停止信号FC１が出力され
る。
定数ROM１０は伝送速度に応じた定数を設定
するために用いる。
するために用いる。
又バツフアメモリ４，５，６からは、読出し終
了を示すエンプテイ信号EP１，EP２，EP３が
制御回路３へ出力され、これにより、切替信号
SC２を第２スイツチ７へ出力し、伝送路Ｌに対
し、バツフアメモリを切替えて接続する。
了を示すエンプテイ信号EP１，EP２，EP３が
制御回路３へ出力され、これにより、切替信号
SC２を第２スイツチ７へ出力し、伝送路Ｌに対
し、バツフアメモリを切替えて接続する。
以上の実施例では、バツフアメモリの個数を３
個としたが、本発明はこれに限らず、すべてのバ
ツフアメモリ内に残つている読出されるべきデー
タ量の読出しに要する時間が、１バツフアメモリ
の書込み時間の２倍以上であるとき、この書込も
うとするバツフアメモリへのデータの書込みを禁
止するようにすれば、任意の数のバツフアメモリ
からなるマルチバツフアメモリ構成にも適用可能
である。また、伝送路Ｌ上のデータ転送速度も上
述の実施例に限定されない。さらに、書込み速度
と読出し速度の比も３：１に限らず任意の比であ
つてもよい。
個としたが、本発明はこれに限らず、すべてのバ
ツフアメモリ内に残つている読出されるべきデー
タ量の読出しに要する時間が、１バツフアメモリ
の書込み時間の２倍以上であるとき、この書込も
うとするバツフアメモリへのデータの書込みを禁
止するようにすれば、任意の数のバツフアメモリ
からなるマルチバツフアメモリ構成にも適用可能
である。また、伝送路Ｌ上のデータ転送速度も上
述の実施例に限定されない。さらに、書込み速度
と読出し速度の比も３：１に限らず任意の比であ
つてもよい。
以上の説明から明らかなように、本発明によれ
ば、すべてのバツフアメモリ内のデータ量が、１
つのバツフアメモリへの書込み時間の２倍以上の
読出し時間を要する間は、データの書込みを禁止
したことにより、データの書込み開始時から受信
側にデータが得られる迄の遅延時間が大幅に短縮
されるので、画像データの伝送に特に好都合であ
る。
ば、すべてのバツフアメモリ内のデータ量が、１
つのバツフアメモリへの書込み時間の２倍以上の
読出し時間を要する間は、データの書込みを禁止
したことにより、データの書込み開始時から受信
側にデータが得られる迄の遅延時間が大幅に短縮
されるので、画像データの伝送に特に好都合であ
る。
第１図は本発明の原理を示す図、第２図は本発
明の実施例を示すブロツク図、第３図は未伝送デ
ータ量検出部を示す図、第４図は従来のデータ書
込み方式を示すタイムチヤートである。 BM１〜BM３……バツフアメモリ、CC……制
御回路。
明の実施例を示すブロツク図、第３図は未伝送デ
ータ量検出部を示す図、第４図は従来のデータ書
込み方式を示すタイムチヤートである。 BM１〜BM３……バツフアメモリ、CC……制
御回路。
Claims (1)
- 【特許請求の範囲】 １ 複数のバツフアメモリと、該バツフアメモリ
の１つにデータを書込み中は、残りのバツフアメ
モリの１つからデータを読出すように該バツフア
メモリへのデータの書込みおよび該バツフアメモ
リからのデータの読み出しを制御する制御手段と
を具備し、 該制御手段は、次に書込もうとするバツフアメ
モリ以外のすべてのバツフアメモリ内に残つてい
るデータ量の読出しに要する時間が、次に書込も
うとするバツフアメモリへの書込み時間の２倍以
上であるとき、該書込もうとするバツフアメモリ
へのデータの書込みを禁止する手段を備えている
ことを特徴とするバツフアメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180410A JPS6240889A (ja) | 1985-08-19 | 1985-08-19 | バッファメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60180410A JPS6240889A (ja) | 1985-08-19 | 1985-08-19 | バッファメモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6240889A JPS6240889A (ja) | 1987-02-21 |
| JPH0466418B2 true JPH0466418B2 (ja) | 1992-10-23 |
Family
ID=16082761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60180410A Granted JPS6240889A (ja) | 1985-08-19 | 1985-08-19 | バッファメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240889A (ja) |
-
1985
- 1985-08-19 JP JP60180410A patent/JPS6240889A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240889A (ja) | 1987-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11187367A (ja) | 映像送信装置，映像受信装置及びこれらを用いた映像伝送システム | |
| US5999654A (en) | Image processor capable of transferring image data from an input buffer to memory at a high rate of speed | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH0466418B2 (ja) | ||
| US4675868A (en) | Error correction system for difference set cyclic code in a teletext system | |
| JPS6158063B2 (ja) | ||
| JP2570847B2 (ja) | データ転送方式 | |
| JPH08314851A (ja) | データ処理システム | |
| CN113986798B (zh) | 一种基于usb总线透明传输的同步串口卡及频率自适应方法 | |
| KR100243230B1 (ko) | 디지털비디오카메라에서컴퓨터로의화상전송을위한직렬통신방법 | |
| KR100296683B1 (ko) | 동시 수신 동작을 실행가능한 데이터 수신 장치 | |
| JP2898988B2 (ja) | データ通信装置 | |
| JPH0335865B2 (ja) | ||
| JPH0410261B2 (ja) | ||
| JPH0746991Y2 (ja) | 通信コントローラ | |
| JPS5894264A (ja) | フアクシミリ装置の交信方式 | |
| JPS6313628B2 (ja) | ||
| JP2000049836A (ja) | リング状ネットワークのデータ伝送システム | |
| JPH06252979A (ja) | 非同期シリアルデータ伝送方法 | |
| JP2933039B2 (ja) | 通信用コントローラ | |
| JPS58219868A (ja) | フアクシミリ伝送装置 | |
| JPH0152955B2 (ja) | ||
| JPH0556024A (ja) | 時分割方向制御伝送方式 | |
| JPH11177654A (ja) | データ送受信方法 | |
| JPH02130066A (ja) | 通信回線切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |