JPH0466150B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は一垂直走査期間内の映像信号を複数の
ヘツドで切換えて記録再生する磁気記録再生装置
に係り、特に水平ブランキング期間の短い信号を
記録再生する場合に好適なスキユー歪除去装置に
関する。

〔発明の背景〕

輝度信号と色度信号を時分割多重重して伝送す
る信号方式にはいくつかの方式がある。例えばテ
レビジヨン学会技術報告、Vcl.7，No.44（1984年３
月）における二宮、大塚、和泉による“高品位テ
レビの衛星１チヤンネル伝送方式（MUSE）”と
題する文献で論じられているMUSE信号方式や、
IEEE Trans.on Consumer Electronics，Vol.
cE−29、No.３、pp.403−413（1983年８月）にお
けるStallardおよびCourtによる“Ｃ−MAC−Ａ
High Quality Television Service for DBS”
と題する文献において論じられているＣ−MAC
信号方式がある。

しかし、VTRなどの磁気記録再生装置に上記
MUSE信号、、Ｃ−MAC信号などの映像信号を
適確に記録再生する技術については開示されてい
ない。

いずれの方式においても、高品位な映像情報を
伝送するために信号帯域は従来のテテレビ映像信
号帯域の２倍以上である。MUSE信号、Ｃ−
MAC信号などの信号を従来のVTRなどで記録す
るためには、テープ・ヘツドの相対速度を２倍以
上に高める必要がある。このため、映像信号を１
フイールド内で２つ以上に分割して複数トラツク
に記録するいわゆるセグメント記録が必須とな
る。

セグメント記録方式VTRではトラツクの切換
わり部分で、それぞれのトラツクから再生される
信号の位相がずれるため、信号の不連続が生じス
キユー歪を生じてしまう。さらに、MUSE信号
やＣ−MAC信号では水平ブランキング期間が短
いため、ヘツド切換えをブランキング期間内に収
めることができず、信号の欠落を生じてしまうと
いう問題がある。

〔発明の目的〕

本発明の目的は、不連続な映像信号が入力され
た場合に生ずるスキユー歪を除去するスキユー歪
除去装置を提供することにある。

〔発明の概要〕

本発明は上記の目的を達成するために、メモリ
を介して水平走査周期毎に時間軸補正を行ない、
さらにヘツド切換え位置で発生する信号不連続に
ついては前ライン、あるいは後ラインの信号で補
間することによりスキユー歪を除去するものであ
る。

〔発明の実施例〕 以下、本発明を２つのヘツドが同時に磁気テー
プに接触するオーバーラツプ期間を有し、かつ映
像信号をセグメント記録する２ヘツドヘリカルス
キヤン形VTRに適用した場合の実施例を説明す
る。

第１図は本発明によるスキユー歪除去装置のブ
ロツク図を示しており、第２図はその各部波形を
示す。

第１図において１０は再生映像信号の入力端子
２０はスキユー歪を除去した再生映像信号の出力
端子、１１は低域通過ろ波器（以下LPFと記
す）、１２はクランプ回路、１３はAD変換器、
１４はランダムアクセスメモリ（以下RAMと記
す）、１５はDA変換器、１６はLPF、１７は加
算回路、３０は同期分離回路、３１は遅延回路、
３２は書込みクロツク発生回路、３３は書込みア
ドレス発生回路、３４は遅延回路、３５はプリセ
ツタブルカウンタ、３６はAND回路、４０は読
取りクロツク発生回路、４１は読取りアドレス発
生回路、４２は基準同期信号発生回路、４３は遅
延回路、４４は基準垂直同期信号の出力端子、４
５は遅延回路、４６はプリセツタブルカウンタ、
５０はヘツド切換え信号入力端子、５１はＤ型フ
リツプフロツプ５２はラツチされたヘツド切換え
信号の出力端子である。

第２図において、ａ，ｂはそれぞれのヘツドで
再生された映像信号を示す。ｃは後で述べるラツ
チされたヘツド切換え信号を用いそれぞれのヘツ
ドで再生された信号を所定位置で切換えることに
より得た一連の再生信号を示す。

端子１０より入力された第２図ｃに示す再生映
像信号ｃはLPF₁₁、クランプ回路１２を介して
AD変換器１３に入力される。LPF₁₁ではAD変換
器１３でのサンプリングによる折返し雑音が生じ
ないように映像信号ｃの帯域をサンプリング周数
の1/2以下となるように、クランプ回路１２では
ベデスタルレベルを一定電位に固定する。

再生映像信号ｃ中、テレビ画面上に映し出され
るのは第２図ｃの波形中に示すＡからＢまでの映
像内容を伝送する期間（以下この期間の信号を映
像情報信号と呼ぶ）であり、ＢからA′までの期
間は水平ブランキング期間であり、画面上には映
出されない。

一方、映像信号ｃは同期分離回路３０にも入力
され、水平走査に基づく同期情報WHS及び垂直
走査に基づく同期情報WVSが分離出される。回
路３０で分離出力された水平同期信号WHSは、
遅延回路３１を経て書込みクロツク発生回路３２
に入力される。

遅延回路３１はたとえばモノマルチバイブレー
タで、第２図ｄに示すように水平同期信号WHS
を位置Ａまで時間τ遅延する。

第２図ｅは第１図の書込みクロツク発生回路３
２の出力信号ｅを示しており、第２図ｄに示す遅
延した水平同期信号ｄの立下りエツジに位相同期
して発信を開始し、信号ｄが低レベル（以下
“Ｌ”と記す）の期間は発振を継続する。そして
信号ｄが高レベル（以下“Ｈ”と記す）になると
発振を停止する。信号ｄは書込みクロツクｅの発
振開始点を制御するので以下スタートパルスと呼
ぶ。また、書込みクロツク発生回路３２の発振周
波数は書込みクロツクｅの周数と後述する読取り
クロツクｋの周波数がほぼ一致するように設定す
る。書込みクロツクｅはAD変換器１３及び書込
みアドレス発生回路３３に入力される。

AD変換器１３では書込みクロツクｅに従い、
第２図ｃに示す再生映像信号を位置ＡからＢまで
の期間AD変換し、AD変換器１３の出力信号は
RAM１４に入力される。

書込みアドレス発生回路３３はカウンタ回路よ
り成り、書込みクロツクｅが停止している期間に
水平同期信号WHSに基づく信号により上記カウ
ンタをクリアし、位置Ａからカウントを開始し所
定値となる位置Ｂでカウントを停止するように構
成してある。このカウンタの値をデータアドレス
信号としてRAM１４に与える。

また、RAM１４は一水平走査を一単位とした
複数のラインメモリから成つており、どのライン
メモリにデータを記憶するかは、書込みアドレス
発生回路３３で作られるラインアドレス信号で制
御し、ラインメモリ内のデータの格納位置は前記
データアドレス信号で制御する。ラインアドレス
信号は水平同期信号WHSに同期して変化し、垂
直同期信号WVSに基づいて形成した垂直ブラン
キング信号によりリセツトされる。

以上のようにして、AD変換された映像情報信
号をRAM１４の所定位置に格納することができ
る。

端子５０から入力されるヘツド切換え信号ｆは
ヘツドの搭載されたシリンダの回転に基づくタツ
クパルスから作られており、映像信号と同期する
ように制御されている。しかし、シリンダの回転
むら、ドリフトなどによつてヘツド切換え信号と
再生映像信号の相対的な位相変動は大きく、映像
信号の特定の位置でヘツドが切換わるわけではな
い。また、再生時のヘツドの切換わり位置ではス
キユーの原因となる時間不連続が生じる。その想
定される時間不連続の最大値をτ₁とする。第２図
ａにおいて、同期信号のτ₁の手前を位置Ｃで表わ
す。位置Ｃでヘツドを切換え、その時に生じる信
号の不連続をなくすために、ヘツドを切換えたラ
インの前後のラインの映像情報で不連続部分の信
号を置換えるようにする。

以上の動作を行なう回路を次に説明する。同期
分離回路３０で分離出力された垂直同期信号
WVSを遅延回路３４に入力し、その出力信号を
プリセツタブルカウンタ３５のプリセツトト端子
に入力し、カウンタ３５を所定値にプリセツトす
る。カウンタ３５のクロツク入力端子には水同期
信号WHSが入力されており、カウンタ３５は水
平同期信号WHSを計数する。また、カウンタ３
５は一垂直走査期間内の水平走査線数（MUSE
信号の場合562.5）のほぼ1/4（MUSE信号の場合
たとえば141）でカウントアツプし、キヤリ信号
ｇを出力し、さらにクロツク信号が入力されると
１から再カウントし所定値（上記の例では141ラ
イン）カウントするとキヤリ信号ｇを出力すると
いうカウント動作をくり返す。

カウンタ３５の出力信号であるキヤリ信号ｇは
カウントアツプしてから次のクロツクが入力され
るまでの期間“Ｈ”となり、AND回路３６に入
力される。AND回路の他の入力端子には、書込
みアドレス発生回路３３で位置Ｃに相当するアド
レス値で発生するタイミング信号ｈが入力され
る。従つて、AND回路路３６からはカウンタ３
５からのキヤリ信号ｇが“Ｈ”の期間の位置Ｃで
回路３３からのタイミング信号ｈがゲートされて
出力される。また、キヤリツプ信号の出力される
位置は遅延回路３４の遅延時間で設定することが
でき、常に、ヘツド切換え信号ｆが変化した後
で、かつ２つのヘツドが同時にテープに接触して
いるオーバーラツプ期間内となるように設定す
る。

AND回路３６の出力信号ｉはＤ型フリツプフ
ロツプ５１のクロツク入力端子に入力され、端子
５０からＤ型フリツプフロツプ５１のＤ入力端子
に入力されたヘツド切換え信号ｆをラツチし、ラ
ツチされたヘツド切換え信号ｊを出力する。端子
５２から出力される信号ｊを用いて一方のヘツド
で再生された映像信号ａと他方のヘツドで再生さ
れた映像信号ｂを切換え制御することにより、一
連の映像信号ｃを得る。

信号ｊは位置Ｃでのみ状態反転するので、次の
ラインの水平平同期信号を失うことなく確実に検
出することができ、書込みクロツク発生回路３２
でヘツド切換直後にも水平同期信号に位相同期し
た書込みクロツク信号ｅを作ることが可能であ
る。

次に読取りの方法について説明する。読取りク
ロツク発生回路４０はクリスタル等を用いた位安
な連続信号を発生する発振器より成り、この基準
発振出力は基準同期信号発生回路４２に入力さ
れ、安定な基準同期信号を生成する。

同期信号発生回路４２で作られた基準水平同期
信号RHSは遅延回路３１の遅延時間τとほぼ同
じ遅延時間を有する遅延回路４３を介して読取り
クロツク発生回路４０に入力される。読取りクロ
ツク発生回路４０では遅延回路４３の出力信号を
ゲート信号とし第２図ｋに示すように、基準水平
同期信号RHSから時間τの間クロツク信号を停
止する読取りクロツクｋを生成し、読取りアドレ
ス発生回路４１とDA変換器１５に入力する。

読取りアドレス発生回路４１は書込みアドレス
発生回路と同様にカウンタ回路で構成されてい
る。RAM１４を構成するラインメモリを選択す
るラインアドレスは回路４２からの垂直同期信号
RVSに基づいて形成した垂直ブランキング信号
によりリセツトされる。また、一ラインメモリ内
のデータアドレス信号は読取りクロツクｋが停止
している期間に水平同期信号RHSに基づく信号
でカウンタはクリアされる。読取りクロツクｋが
入力されるとカウントを開始し、カウンタの出力
信号を読取りアドレスとしてRAM１４に入力
し、RAM１４に格納されていた第２図ｃに示す
期間ＡからＢに相当する映像情報信号を読取る。

また、RAM１４への書込み時にヘツドを切換
えた水平走査線内では第２図に示す。位置Ｃに相
当する部分で信号不連続が生じているので、期間
ＣからB′までの信号は次のようにして補う。

基準同期信号発生回路４２からの垂直同期信号
RVSは遅延回路４５を経てプリセツタブルカウ
ンタ４６に入力される。回路４５の遅回時間及び
回路４６のプリセツト値の設定は書込み系の回路
３４，３５の設定と同様にする。そして、回路４
６から出力されるキヤリ信号は読取りアドレス発
生回路４１に入力される。カウンタ４６からキヤ
リ信号が出力された場合には、その水平走査期間
内でヘツドが切換えられたことを示している。従
つてその水平走査期間内のＣからB′の期間に相
当するRAM内の信号は正しい信号ではない。そ
こでＣからB′の期間に相当する期間の信号の読
取り時には、ラインアドレスを一ライン前のアド
レス値にし前ラインの信号を読取り、信号の不連
続を補正する。

第３図は上記読取りアドレス発生回路４１のラ
インアドレス発生回路の実施例を示すブロツク図
である。６０は回路４６の出力信号であるキヤリ
信号の入力端子、６１は位置Ｃに相当するアドレ
ス値で発生する回路４１内で発生するタイミング
信号の入力端子、６２はデータアドレスのクリア
パルス入力端子、６３はラインアドレス入力端
子、６４はスキユー補正操作をするためのライン
アドレス出力端子、７０はAND回路、７１はＲ
−Ｓフリツフロツプ、７２はシフトレジスタ、７
３は切換え回路である。

通常動作時には、Ｒ−Ｓフリツプフロツプ７１
はリセツト状態になつており、Ｑ出力は“Ｌ”に
なつている。切換え回路７３はＲ−Ｓフリップフ
ロツプ７１のＱ出力信号により制御され、Ｑ出力
“Ｌ”ならば端子６３より入力されたラインアド
レスが直接端子６４から出力されるように接続さ
れている。

端子６０からキヤリ信号が入力され、かつ位置
Ｃに相当するアドレス値になつた時、端子６１に
はタイミング信号が入力され、アンド回路７０か
らタイミング信号が出力される。この信号に同期
してＲ−Ｓフリツプフロツプ７１は状態反転しＱ
出力信号は“Ｈ”になる。Ｑ出力信号が“Ｈ”に
なると切換え回路７３はシフトレジスタ７２側に
接続される。シフトレジスタ２はラインアドレス
を一水平期間遅延するように設定してあり、端子
６４からは一ライン前のデータが記憶されている
ラインメモリのアドレスが出力される。

以上のようにして不連続のない信号がRAM１
４から読取られ、DA変換器１５で同期信号が除
去された第２図ｌに示す映像信号がｌが復元され
る。

上記映像信号ｌは読取りクロツク信号ｋの1/2
の周波数以下の帯域を持つLPF１６で不要帯域
を除去された後、加算回路１７に入力され、基準
同期信号発生回路４２で作られた所定の時間間隔
を有する基準同期信号RCSを加算され、同期信
号間隔の変化がない映像信号が端子２０から出力
される。

なお基準同期信号発生回路４２からの基準垂直
同期信号RVSは端子４４を介して図示しないサ
ーボ制御装置の基準信号として出力される。

このサーボ制御装置は、上記第１図の実施例に
基づくスキユー歪除去装置を適用するVTRなど
において、磁気ヘツドなどの信号検出媒体と磁気
テープなどの記録媒体との相対的な位相を制御し
て信号を正しく再生するためのトラツキング制御
系などで構成され、従来から公知のものが用いら
れる。このサーボ制御装置に上記端子４４からの
基準垂直同期信号RVSが入力されることによつ
て、端子１０からの入力映像信号ｃがこの基準垂
直同期信号RVSに位相同期するように、更に具
体的には入力映像信号ｃの垂直同期信号の位相に
対して上記基準垂直同期信号RVSの位相が時間
的に遅れた状態で位相同期するようにサーボ制御
される。

このサーボ制御により、RAM１４への書込み
動作が読取り動作より時間先行するように制御さ
れるため、RAM１４に書込まれた映像情報は欠
落なくそのすべてが変動のない安定した時間軸で
正しく読取られ、またRAM１４への書込み時に
削除されたブランキングと同期情報は加算回路１
７にて読取りと同じ安定した時間軸の基準同期信
号RCSによつて補われるため、端子２０からは
入力映像信号ｃのスキユー歪が除去された安定な
映像信号が正しく復元されて出力され、著しい画
質改善効果が得られる。

以上の例では読取りアドレス発生回路４１がカ
ウンタ回路及び第３図に示す論理回路から成る場
合の一実施例について説明を行なつたが、データ
アドレス及びラインアドレスをROMに記憶させ
ておき、ROMの内容を読出すことにより、ヘツ
ドが切換わり、映像信号が不連続となつた部分で
一ライン前のアドレスに変更し、情報を置換する
ことも可能である。

MUSE信号やＣ−MAC信号では同期情報の後
に色度信号、輝度信号の順に配置されている。ま
た、色度信号は輝度信号に対して周波数帯域が狭
いため時間軸圧縮率が大きい。従つて、色度信号
が欠落した場合には欠落した時間が時間圧縮率に
正比例し、拡大されてしまうので、画質劣化度は
大きくなる。本発明によれば第１図に示す実施例
のように信号の後部分（第２図ａのＣからB′ま
で）だけを置換しているため、置換したことによ
る画質劣化はほとんど問題にならず、スキユー歪
を著しく改善できる。

第１図に示した実施例ではメモリとしてRAM
を用いた場合について説明を行なつたがメモリと
してはRAMの代りにシフトレジスタ、CCD遅延
線などを用いても良く、本発明の主旨をはずれる
ものではない。

またメモリは一定容量を持つており、巡環的に
データの書込み、読取りを行なう。上記したよう
に入力映像信号と基準同期信号はサーボ制御装置
により位相同期しているが、位相のゆらぎは残
る。メモリ容量はこの位相ゆらぎを除去しスキユ
ー歪を補正するに足るだけのラインメモリ数必要
がある。

また第１図に示す実施例では時間τ₁を最少限に
設定してτ₁の期間だけ置換しているがそのライン
全体を前ラインの信号で置換えても良い。

また、第１図に示す実施例ではスキユー歪発生
部の信号置換はメモリからの読出し時に行なつて
いるが、書込み時に行なつても良い。一例とし
て、ヘツド切換えを行なつたライン（第ｍライン
とする）の信号を次のライン（第ｍ＋１ラインと
する）の信号で置換する方法を示す。第ｍ＋１ラ
インの信号をRAM１４内のラインメモリに書込
む場合、位置ＣからB′に相当する信号の書込み
時には第ｍラインの信号が記憶されているライン
メモリも同時に書込みモードとし、同一データア
ドレス信号を用い同一信号を書込む。このように
すれば、第ｍラインの信号が記憶されているライ
ンメモリにも連続し信号を書込むことができる。
以後これを順次読取るようにすれば、ヘツド切換
え時の信号不連続なくスキユー歪補正される。

さらに、書込み時に信号置換えを行なう方式で
は、ヘツド切換え位置を特定のラインに固定する
必要はなくなる。

以上いずれにおいても本発明の主旨をはずれる
ものではない。

また、可変速再生のように複数のトラツクにま
たがつた再生を行う際に生じる位相不連続に対し
ても、ヘツド切換制御信号に応答して置換処理を
行うことにより、スキユー歪を同様に除くことが
できる。

第１図に示す実施例では常に期間ＣからB′ま
での信号は前ラインの信号で置換えている。一方
期間ＣからB′までの信号は原信号を用い、前ラ
インで置換しない方法もある。第４図はその説明
用の波形図である。

第４図において、ａは一方のヘツドで再生され
た映像信号を示している。信号ａに対し、他方の
ヘツドで再生される信号の位相はｂのように位相
が遅れる場合と、ｃのように位相が進む場合があ
る。

第４図ａに示す位置Ｂでヘツド切換え信号をラ
ツチし、その信号を用いてヘツドを切換え一連の
再生信号を作る。位置Ｂでヘツド切換え信号をラ
ツチするためには、第１図に示す信号ｈを第２図
ａのB′に相当するアドレス値で出力すれば良い。
他方ののヘツドの再生信号が第６図ｂに図示する
ように位相が遅れている場合には、ヘツドを切換
えた次のラインの同期信号を検出可能なので、位
置Ａからメモリに記憶することが可能であり、ヘ
ツドの切換え部においても前ラインの信号に置換
する必要もなくスキユー歪を補正できる。

一方、他方のヘツドの再生信号の位相がｃに図
示するように進んでいる場合には次のラインの同
期信号をもはや検出することはできない。この場
合には、ヘツド切換直後の信号は前ラインの信号
で置換える。MUSE信号のように色度信号の伝
送方法として、２つの色度信号を水平走査線毎に
交互に線順次で送る場合には、色度信号のみ22ラ
イン前の信号で置換えることによりその置換部分
で疑色を発生させないようにすることができる。

第４図ｄはヘツド切換え直後に位置Ｂで形成さ
れる所定パルス幅τ₂のゲート信号を示している。
上記τ₂はヘツド切換え時に生じると予想されるス
キユーの最大値τ₁と水平ブランキング期間の和で
ある。従つて、この期間τ₂に同期信号が表われれ
ばｂの場合に相当しアドレス切換え後最初に表わ
れた同期信号を次のラインの同期信号とみなすこ
とができる。一方、ｄに示すゲート期間に同期信
号が表われなければｃの場合に相当し、位相が進
んでいたことになる。

以上のようにして信号置換処理を最少限にして
スキユー歪を補正することが可能でである。

特に水平ブランキング期間のフロントポーチが
期間τ₁よりも大きくとれれば、常にヘツド切換え
後に次のラインの同期信号を検出することがで
き、前ラインで信号を置換することなく、確実に
スキユー歪を除去することができる。この場合に
は、第１図において、回路３４，３５，３６，４
５，４６は省くことができ、信号ｈをＤ型フリツ
プフロツプ５１のクロツク入力端子に入力すれば
良い。また第３図において示したラインアドレス
発生回路も不要になる。

〔発明の効果〕

本発明によれば、ヘツド切換時に信号及びその
時間軸の不連続をなくすことができ、スキユー歪
を完全に除去することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図第
２図はその各部波形図、第３図は本発明のライン
アドレス発生回路の一実施例を示すブロツク図、
第４図は他の実施例を示す波形図である。 １３……AD変換器、１４……ランダムアクセ
スメモリ、１５……DA変換器、３０……同期分
離回路、３２……書込みクロツク発生回路、３３
……書込みアドレス発生回路、３５，４６……プ
リセツタブルカウンタ、４０……読取りクロツク
発生回路、４１……読取りアドレス発生回路、４
２……基準同期発生回路、５１……Ｄ型フリツプ
フロツプ。

Claims (1)

1. 【特許請求の範囲】 １ 映像信号を磁気テープの平行な斜めのトラツ
   クに記録し、複数のヘツドを切換えて再生する回
   転ヘツド形磁気記録再生装置のスキユー歪除去装
   置において、 上記テープより再生される再生映像信号に同期
   した書き込みクロツクを発生する書込みクロツク
   発生回路と、 所定周波数の読取りクロツクを発生する読取り
   クロツク発生回路と、 メモリと、 上記再生映像信号を上記書込みクロツクに同期
   して上記メモリに書込む第１のメモリ制御回路
   と、 上記メモリより書込まれた再生映像信号を上記
   読取りクロツクに同期して読出す第２のメモリ制
   御回路と、 上記複数のヘツドを切換えた位置を検出する手
   段と、 を有し、 上記再生映像信号の上記複数のヘツドを切換え
   て再生した水平走査線を、その水平走査線に先行
   あるいは後続する上記再生映像信号で置換えるよ
   うに上記メモリ制御回路を制御するようにしたこ
   とを特徴とするスキユー歪除去装置。 ２ 上記メモリ制御回路は、 上記複数のヘツドが切換えられた後、上記再生
   映像信号に含まれる新たな同期情報が表れるまで
   の期間の信号部分を置き換えるように制御される
   構成である特許請求の範囲第１項に記載のスキユ
   ー歪除去装置。