JPH0465146A - デバイスシミュレーション方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置の電気特性などを解析するデバ
イスシミュレーション方法及び装置に関し、特に３次元
のデバイスシミュレーション方法及び装置に関する。

（従来の技術） 半導体の電気特性を解析する手段として、内部の電位分
布、電子および正孔分布を支配する基本方程式の数値解
を求めるデバイスシミュレーション技術が知られている
（例えば、Ｓ、５ｅｌｂｅｒｈｅｒｒ’Ａｎａｌｙｓｉ
ｓ　ａｎｄ　Ｓｉｍｕｌａｔｉｏｎ　ｏｆ　５ｃｖｉｅ
ｏｎｄｕｃｔｏｒ　Ｄｅｖｊｅｅｓ　　、Ｓｐｒｉｎｇ
ｅｒ−Ｖｅｒｌａｇ、１９８４）。このデバイスシミュ
レーションで用いられる数値計算用のプログラムは、デ
バイスシミュレータと呼ばれる。

般のデバイスシミュレータは、半導体素子の２次断面で
の数値計算を行っているが、近年の半導体素子の微細化
に伴い、３次元空間での数値解析が重要になってきた。

３次元空間での数値解析に際しては、規定の製造工程を
経た後の３次元形状を入力して解析する必要がある。

従来、複雑な３次元形状をなるべく簡単に入力する方法
が幾つか考案されている。

例えば、第５図（Ａ）に示す図形を入力するには、第５
図（Ｂ）に示すように、同種の材質からなる２次元多角
形の運動した軌跡から合成する方法が考案されている。

あるいは、第５図（Ｃ）に示すように、同種の材質から
なる領域を相互に共通部分を持たない三角錘・四角錘・
三角柱・四角柱のような要素図形に分解し、各分解図形
の頂点を入力する方法がある。また、第５図（Ｄ）に示
すように、同種の材質からなる領域を互いに重複を許し
た多角柱・多角錘の論理和として表し、これらの頂点座
標を入力する方法などがある。

しかしながら、第５図（Ｂ）に示す方法では、第５図（
Ａ）に示すような典型的な素子であるＭＯＳＦＥＴのゲ
ート電極のように、軌跡が曲線の場合はその表現方法が
複雑あるいは困難である。

また、第５図（Ｃ）方法では、入力データ量が膨大にな
り、要素図形相互の接続状態を表すためのポインター用
のデータを処理する時間が、要素図形の数に対して幾何
級数的に増加する。さらに、第５図（Ｄ）の方法では、
製造工程の順番は反映されない。

３次元空間でのデバイスシミュレーションでは、形状デ
ータの入力の後に、ポアソン方程式や電流連続式などの
偏微分方程式を３次元空間で解き、電気特性の解析を行
う。この段階では、連続体に対して成り立つ偏微分方程
式を、不等間隔の直交格子や四面体要素からなる格子上
の有限個の物理量を用いて離散化する必要がある。この
格子点の発生には、同一材質からなる多面体領域の頂点
と、任意の点がどの領域に属すかを判断するに足るデー
タが必要である。

しかしながら、上記のいずれの方法も、保持しているデ
ータが冗長なため、３次元空間の離散化格子点の発生に
必要なデータのみを、複雑な手順を用いて抽出しなけれ
ばならない。

（発明が解決しようとする課題） 以上のように、従来の３次元のデバイスシミュレーショ
ンでは、３次元形状データの入力が困難であったり、デ
ータ量が膨大になるといった欠点があった。また、重複
を許した多角柱・多角錘などの論理和をとるというよう
な、図形の複雑な演算を行わなければならなかった。さ
らに、偏微分方程式を３次元空間で解くための、離散化
格子点の発生が複雑であるという問題があった。

そこでこの発明は、このような従来の事情を鑑みてなさ
れたものであり、その目的とするところは、製造工程順
に製造条件データを入力することにより、３次元的な形
状データを容易に入力し、離散化用の直交格子点を容易
に発生して半導体素子の３次元空間での数値解析を行う
ことができるデバイスシミュレーション方法及び装置を
提供することにある。

［発明の構成コ （課題を解決するための手段） 上記目的を達成させるため、この発明は、半導体素子の
製造工程順に各工程での製造条件を表す入力データを読
み取り、前記入力データから半導体素子中の解析対象領
域を求め、この解析対象領域を複数の微細領域に分割し
、材質が変化する領域に対応する前記微細領域の材質を
表すデータを、変化した材質を表すデータに書き換え、
各微細領域ごとに、１つの微細領域に隣接する複数の微
細領域のうち、前記１つの微細領域の材質と同一材質の
微細領域の個数を計数し、この個数が特定の数のとき前
記１つの微細領域の頂点座標を抽出し、抽出した前記頂
点座標を用いて離散化格子点を発生するように構成して
いる。

（作用） 以上の構成により、この発明は、半導体素子の製造工程
順に入力した入力データから解析対象領域を求める。解
析対象領域内部を直方体の複数の微細要素に分割する。

微細要素の材質が変化する工程では、この微細要素の材
質のデータを、変化した材質のデータに書き換える。こ
のようにして、製造工程順を反映した３次元的な素子形
状を構成させる。１つの微細要素に隣接する複数の微線
要素のうち、その１つの微細要素と同一材質の微細要素
の個数を計数する。この個数が１．２、および３の場合
のみ、その１つの微細要素の頂点座標を原始格子とする
。そして、この原始格子の座標を用いて離散化用の格子
点を発生するようにしている。

（実施例） 以下、この発明の実施例を図面を参照に説明する。

第１図は、この発明のデバイスシミュレーション装置の
構成を示すブロック図である。

このデバイスシミュレーション装置は、読み取り装置１
、中央演算装置３、出力装置５、および記憶装置７から
構成されている。

読み取り装置１は、入力データを読み取り、中央演算装
置３にこのデータを与えるところである。

なお、入力データとは、エツチング、デポジションなど
の幾何学的な形状が変わる工程における条件データであ
る。

中央演算装置３は、読み取り装置］からデータを受は取
り、記憶装置７との間でデータの読み出し、書き込みを
行うものである。また、中央演算装置３は、必要なデー
タを出力装置５を介して出力させるものである。

記憶装置７は、シミュレーションを行うために必要なデ
ータ、およびそのデータの処理手順を格納するところで
ある。この記憶装置７は、データを記憶しておく部分と
、データの処理手順を記憶しておく部分に分かれる。

データの記憶部分は、入力データをそのままのコードで
保存する領域７ａ、入力データを以降の計算機処理に都
合のよい中間的なコードに変換して保存する領域７ｂ、
入力データの記載形式規則を記した領域７Ｃ１入力デー
タに記載された製造工程の細かな条件のパラメータを保
存する領域７ｄなどから構成されている。

データの処理手順を記憶する部分は、入力データの記載
形式規則をチエツクする手順を記した領域７ｈ、入力デ
ータを以降の計算機処理に便利な中間コードに変換する
手順を記した領域７１などからなっている。

このように、この発明は構成されており、次にこの発明
のデバイスシミュレーション方法の処理手順を説明する
。

第２図は、この発明のデバイスシミュレーション方法の
処理手順を示したフローチャートである。

なお、今回の実施例では、解析対象領域として第３図で
示すような縦横高さが各々２μｍである半導体素子の一
部について考える。

まず、読み取り装置１から読み取られた入力データは、
所定の記載形式規則を満足しているか否かがチエツクさ
れる（ステップ１０１）。満足してない場合には、その
旨が出力装置５から出力されてデータ処理が停止される
（ステップ１０３否定、ステップ１０５）。

満足している場合には、入力データの入力順に製造工程
の詳細を規定するパラメータか記憶領域７ｄに格納され
る。このとき、必要に応じて以降の処理に便利な様に、
製造工程のパラメータは中間的なコードに変換されて記
憶領域７ｂに格納される（ステップ１０７）。入力デー
タが終了するまで、ステップ１０７．１０９が繰り返さ
れる。

入力データか終了したら、工程順を表す記憶領域７ａの
次の番地に、終了に対応したコードが書き込まれる（ス
テップ１１１）。

次に、解析対象領域の寸法が、入力データに記載された
情報から求められる（ステップ１１３）。

この情報は、入力データに新たに記述される場合と、入
力データ中に記載されたｘ、ｙ、ｚ座標データの最大値
、最小値から求める場合がある。

解析対象領域は、−辺５ｎｍの直方体（以下、微細要素
と称する。）に分割され、各微細要素毎に材質を表す情
報（例えば、シリコン、アルミニュウムなどにそれぞれ
対応する整数）が記憶領域７ｅに蓄えられる。この時、
半導体基板の上部の、例えば厚さ１μｍの空気の領域に
以降の工程で空気以外の物質が堆積される場合には、こ
の部分にも微細要素が発生される。また、解析対象領域
のうち、入力データで特に細かい微細要素を発生するよ
うに規定された場所（例えば、バーズビークなどの滑ら
かな形状部分）には、その指示に従って適切な大きさの
微細要素が発生される。このようにして発生された微細
要素の総数に２ＭＡＸが求められる。さらに、以降の処
理の準備として工程順の番号を表すカウンターに１に１
がセットされる（ステップ１１５）。

Ｋ１番目の工程コードが終了を表さない場合（ステップ
１１７否定）、Ｋ１番目の工程が、解析対象領域内部の
材質が変化する工程か否かが判断される。変化する場合
には、入力データに記された情報、あるいは既に形成さ
れている多数の微細領域からなる半導体素子の個々の微
細領域の情報に基づき、変質する領域が求められ、この
領域の材質が変更される。例えば、解析対象領域におけ
るＸ座標が０．５μｍから１．０μｍ、Ｙ座標が０．５
ａｍから１．０μｍ、Ｚ座標が０μｍから０．５μｍの
範囲のシリコン基板をエツチング除去する工程の場合、
この範囲の材質がシリコンから空気に変更される。ある
いは、シリコンをエピタキシャル成長させる工程の場合
、隣接領域が空気であるシリコンからなる微細領域は、
所定の回数、又はエピタキシャル成長のモデルに従って
規定された成長速度に対応した回数骨、空気からシリコ
ンに材質が変更される。この材質を変更する処理は、Ｋ
１番目の工程コードか終了を表すまで繰り返される（ス
テップ１１７乃至ステップ１２１）。なおこの手順自体
は、半導体素子の形状変化をシミュレートする際に用い
られるｃｅｌｌ−ｒｅ■ｏｖａｌ法として知られており
、必要となる計算機の記憶領域は大きいが、複雑な素子
形状を極めて高精度に再現できる方法とされている。

次いで、半導体内部の電気伝導を表す基本方程式を解く
ために、偏微分方程式で表された式を離散化するための
格子点を発生する手順に移る。

ここで、周知のことであるか、異なる材質からなる領域
の境界面を格子か横切る場合には、境界面上（あるいは
境界面の十分近傍）に格子点を発生させる必要がある。

この格子点を発生させるには、まず解析対象領域中の原
始格子を抽出しなければならない。原始格子とは、例え
ば第３図に示した解析対象領域の上部の同一材質（例え
ば、シリコン）からなる領域と、下部の同一材質（例え
ば、半導体基板）からなる領域との境界面上の全頂点を
、ｘ、ｙ、ｚ軸に射影した座標Ｘ１、Ｋ２、Ｙｌ、Ｙ２
、Ｚｌ、Ｚ２である。格子点は、このような原始格子を
基に、例えば特許公報６２−２４２５８５に記載されて
いる方法で発生できる。

原始格子の抽出方法を以下に述べる。

微細要素の数を計数するカウンターに２に１がセットさ
れ、原始格子の数を計数するカウンターに３に８がセッ
トされる。また、原始格子用の記憶領域に解析対象領域
の８個の頂点座標が記録される（ステップ１２３）。

Ｋ２番目の１個の微細要素について、この微細要素から
＋ｘ、−ｘ、＋ｙ、−ｙ、＋ｚ、−ｚ方向の６方向で隣
接、している６個の微細要素のうち、同じ材質の微細要
素の数ｎが求められる（ステップ１２５）。

ｎ−０の場合、その微細要素は、周囲を全て異なる材質
で取り囲まれているが、あるいは対角線方向にある微細
要素としか同じ材質で接していないことになる。このた
め、微細要素をさらに細かくして空間分解能を上げなけ
ればならないが、処理を続けるのは適切でないので処理
が停止される（ステップ１２７，１２９）。

ｎ−１の場合、１辺が５ｎｍの微細要素は第４図（Ａ）
または第４図（Ｂ）の２つの場合が考えられる。これら
の場合には、ＰＡＬ、ＰＡ２、ＰＡ３、ＰＡ４の４点が
原始格子の座標として記憶領域７ｇに記録される。これ
と同時に、カウンターに３に４が加算される（ステップ
１３１，１３３）。なお、第４図（Ａ）の場合にはＰＡ
Ｉ、ＰＡ２、ＰＡ３、ＰＡ４の４点が原始格子として採
用されるべきであるが、第４図（Ｂ）の場合には斜線部
分の微細要素はピラミッド型の領域の頂点と考えるべき
である。このため、原始格子はＰＡｌ、ＰＡ２、ＰＡ３
、ＰＡ４のうちの１点としてもよい。

ｎ−２の場合は、微細要素が第４図（Ｃ）または第４図
（Ｄ）の斜線部である場合か考えられる。

第４図（Ｃ）（７）場合は、ＦＢＩ、Ｐｂ０の２点が原
始座標として記録され、カウンターに３に２が加算され
る。第４図（Ｄ）の場合は、原始座標ではないので除外
される（ステップ１３５，１３７）。−３の場合は、微
細要素が第４図（Ｅ）あるいは第４図（Ｆ）の２つの場
合が考えられる。第４図（Ｅ）の場合は、点ＰＣが原始
座標として記録され、カウンターに３に１が加算される
。第４図（Ｆ）の場合は、原始座標ではないので除外さ
れる（ステップ１３９，１４１）。

ｎ−４、ｎ−５の場合は、微細要素がそれぞれ第４図（
Ｇ）、第４図（Ｈ）である場合が考えられるが、何れの
場合も原始座標として記録する必要はない。ｎ−６の場
合は、周囲を全て同じ材質が取り囲んでいると考えられ
るため、原始座標としない。

ｎ−１，２，３の場合のみ、原始座標を記録することに
より、同一材質から発生させる格子点を最少にしている
。

１個の微細要素についての処理が終了すると、微細要素
の数を計数するカウンターに２に１が加算され、このに
２が微細要素の総数に２ＭＡＸになるまでステップ１２
５乃至ステップ１４５が繰り返される。

全ての微細要素を調査して原始格子とするべき点が抽出
されると、原始格子の数を計数したカウンターに３の値
かに３ＭＡＸに代入される（ステップ１４７）。

抽出された原始格子の全ての座標は、ＸＳＹ。

Ｚ座標ごとにソートされ、反復カウンターＫに１がセッ
トされる（ステップ１４９）。

ソートされた原始格子座標のうちのに番目の１個の原始
格子座標は、予め指定された微小寸法ε以内にある場合
に削除される。原始格子座標が削除されるごとに、Ｋ３
ＭＡＸから１が減算される。

（ステップ１５１）。全ての原始格子座標について、ス
テップ１５１乃至ステップ１５５か繰り返される。この
処理により、異なる材質の境界面が曲面の場合に抽出さ
れた膨大な量の原始格子が、ある程度間引かれ、減らさ
れる。ただし、間引０てはならない原始格子は、第４図
（Ａ）の場合のＰＡＩ、ＰＡ２、ＰＡ３、ＰＡ４の４点
、第４図（ｃ）の場合のＰＢｌ、Ｐｂ０の２点、オヨヒ
第４図（Ｅ）の場合の点ｐｃである。

最後に、間引かれずに残った原始路°子座標を用いて、
離散化用の格子点が特許公報６２−２４２５８５に記載
されている方法で発生される（ステップ１５７）。

なお、この発明は、工程を経た後に出来る素子形状が、
入力データで指定した製造工程をそのまま反映している
ため、電気的な素子特性のシミュレーションだけでなく
、形状のシミュレーションにも応用可能である。

このように、半導体素子の製造工程順に形状を求め、そ
の微細要素ごとに原始格子を抽出することにより、容易
に離散化格子点を発生させることができる。今回の実施
例では、形状を決める際にｅｅｌ　Ｉ−ｒｅｍｏｖａｌ
法を用いているので、複雑な形状でも対応することがで
きる。また、入力すべきデータも、単位工程毎に変化す
る材質を、例えば「空気領域に接している半導体基板は
酸化珪素に変化する」、［空気領域に接している酸化珪
素は空気領域に変化する］等の自然な形で定義すればよ
いため、入力が容易である。

［発明の効果コ 以上、説明したように、この発明のデバイスシミュレー
ション方法及び装置によれば、製造工程順に製造条件デ
ータを入力するので、３次元的な複雑な形状データを反
映することができる。これにより、図形の複雑な演算が
不要となる。また、微細要素に分割し、同一材質の微細
要素の原始格子を除外することにより、必要最少数の直
交格子点を容易に発生することが可能となる。

【図面の簡単な説明】

第１図はこの発明のデバイスシミュレーション装置の構
成を示すブロック図、第２図はこの開明のデバイスシミ
ュレーション方法の処理手順を示したフローチャート、
第３図は解析対象領域となる半導体素子の一部の斜視図
、第４図（Ａ）乃至第４図（Ｈ）は原始格子座標が抽出
される微細要素の斜視図、第５図（Ａ）乃至第５図（Ｄ
）は従来の３次元形状の入力方法を説明するための半導
体素子の斜視図である。 １・・・読み取り装置 ３・・・中央演算装置 ５・・・出力装置 ７・・・記憶装置 ７８〜７ｇ・・・データの記憶部分

Claims (1)

1. 【特許請求の範囲】 半導体素子の製造工程順に各工程での製造条件を表す入
   力データを読み取り、 前記入力データから半導体素子中の解析対象領域を求め
   、 この解析対象領域を複数の微細領域に分割し、材質が変
   化する領域に対応する前記微細領域の材質を表すデータ
   を、変化した材質を表すデータに書き換え、 各微細領域ごとに、１つの微細領域に隣接する複数の微
   細領域のうち、前記１つの微細領域の材質と同一材質の
   微細領域の個数を計数し、この個数が特定の数のとき前
   記１つの微細領域の頂点座標を抽出し、 抽出した前記頂点座標を用いて離散化格子点を発生する
   ことを特徴とするデバイスシミュレーション方法及び装
   置。