JPH0460588A - マルチウインドウ制御方法 - Google Patents
マルチウインドウ制御方法Info
- Publication number
- JPH0460588A JPH0460588A JP2170033A JP17003390A JPH0460588A JP H0460588 A JPH0460588 A JP H0460588A JP 2170033 A JP2170033 A JP 2170033A JP 17003390 A JP17003390 A JP 17003390A JP H0460588 A JPH0460588 A JP H0460588A
- Authority
- JP
- Japan
- Prior art keywords
- window
- area
- address
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 239000013256 coordination polymer Substances 0.000 claims description 2
- 230000009466 transformation Effects 0.000 claims 2
- 101100135117 Oryza sativa subsp. japonica RR13 gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 5
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- ZBZJXHCVGLJWFG-UHFFFAOYSA-N trichloromethyl(.) Chemical compound Cl[C](Cl)Cl ZBZJXHCVGLJWFG-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機システムに係わり、特にマルチウィ
ンドウの制御方法に関する。
ンドウの制御方法に関する。
従来、マルチウィンドウの制御方式に関しては日経エレ
クトロニクス１９８６年７年１４日号、第１１５頁から
第１３２頁において論じられている。
クトロニクス１９８６年７年１４日号、第１１５頁から
第１３２頁において論じられている。
マルチウィンドウ制御においてはウィンドウに表示され
ているデータだけでなく、他のウィンドウにより隠され
ている部分のデータも保持しておく必要がある。これは
ウィンドウ群の構成が変化し、今まで隠されていた部分
が表面に現われた場合、アプリケーションプログラムの
介在無しにデータを表示させる必要がある。また、アプ
リケーションプログラムにはウィンドウへの描画時にウ
ィンドウの隠されている部分の有無を意識させない必要
もある。
ているデータだけでなく、他のウィンドウにより隠され
ている部分のデータも保持しておく必要がある。これは
ウィンドウ群の構成が変化し、今まで隠されていた部分
が表面に現われた場合、アプリケーションプログラムの
介在無しにデータを表示させる必要がある。また、アプ
リケーションプログラムにはウィンドウへの描画時にウ
ィンドウの隠されている部分の有無を意識させない必要
もある。
従来、上記課題に対応したマルチウィンドウ制御方式の
一つとしてｂｉｔｂｌｔ（ｂｉｔ ｂｌｏｃｋ ｔｒａ
ｎｓｆｅｒ）方式が知られている。これは、第２１図に
示すように、各々のウィンドウ用の表示データ領域をビ
ットマツプメモリに保持し、表示コントローラがウィン
ドウの重なり具合の情報をもとに、ビットマツプメモリ
から各ウィンドウの表示部分のデータだけを表示用のフ
レームバッファに転送する方式である。ディスプレイに
はフレームバッファの内容が表示され、ウィンドウが重
なって見える。
一つとしてｂｉｔｂｌｔ（ｂｉｔ ｂｌｏｃｋ ｔｒａ
ｎｓｆｅｒ）方式が知られている。これは、第２１図に
示すように、各々のウィンドウ用の表示データ領域をビ
ットマツプメモリに保持し、表示コントローラがウィン
ドウの重なり具合の情報をもとに、ビットマツプメモリ
から各ウィンドウの表示部分のデータだけを表示用のフ
レームバッファに転送する方式である。ディスプレイに
はフレームバッファの内容が表示され、ウィンドウが重
なって見える。
このｂｉｔｂｌｔ方式はウィンドウ内に描画する際ビッ
トツブメモリ内の該ウィンドウ領域にデータを書き込め
ばよいので、プログラムはウィンドウの重なり具合を考
慮せず描画できる。また、ウィンドウ群の構成が変化し
、隠れていた部分が表面にでても、マルチウィンドウ制
御プログラムがビットマツプメモリ内の該部分のデータ
をフレームメモリに転送することにより該データを表示
できるので、アプリケーションプログラムに影響を与え
ることはない。しかしながら描画のたびに、すなわちビ
ットマツプメモリのウィンドウ領域にデータを書き込む
たびにビットマツプメモリ内の該ウィンドウ領域の表示
部分のデータをフレームバッファに転送する必要があっ
た。従って、−旦描画したデータを転送するというオー
バヘッドが発生し、これが表示速度を遅らせる要因とな
っていた。
トツブメモリ内の該ウィンドウ領域にデータを書き込め
ばよいので、プログラムはウィンドウの重なり具合を考
慮せず描画できる。また、ウィンドウ群の構成が変化し
、隠れていた部分が表面にでても、マルチウィンドウ制
御プログラムがビットマツプメモリ内の該部分のデータ
をフレームメモリに転送することにより該データを表示
できるので、アプリケーションプログラムに影響を与え
ることはない。しかしながら描画のたびに、すなわちビ
ットマツプメモリのウィンドウ領域にデータを書き込む
たびにビットマツプメモリ内の該ウィンドウ領域の表示
部分のデータをフレームバッファに転送する必要があっ
た。従って、−旦描画したデータを転送するというオー
バヘッドが発生し、これが表示速度を遅らせる要因とな
っていた。
本発明の目的は上記問題を解決しマルチウィンドウの表
示速度を向上させることにある。
示速度を向上させることにある。
上記問題である描画のたびにビットマツプメモリからフ
レームメモリへのデータ転送を無くすため、本発明では
全てのウィンドウに対し、プログラムにはウィンドウ全
体が表示されているかのごとく、すなわちウィンドウ全
体がフレームメモリに割り付けられているように見なさ
せ、プログラムがウィンドウに描画する際、ディスプレ
イに表示されるデータを保持するフレームメモリのアド
レスをアクセスさせるが、ウィンドウの可視領域すなわ
ち他のウィンドウにより隠されていない部分については
直接フレームバッファをアクセスさせ、隠されている部
分についてはフレームメモリへのアクセスを表示されな
いデータを保持するビットマツプメモリへのアクセスに
変換する。
レームメモリへのデータ転送を無くすため、本発明では
全てのウィンドウに対し、プログラムにはウィンドウ全
体が表示されているかのごとく、すなわちウィンドウ全
体がフレームメモリに割り付けられているように見なさ
せ、プログラムがウィンドウに描画する際、ディスプレ
イに表示されるデータを保持するフレームメモリのアド
レスをアクセスさせるが、ウィンドウの可視領域すなわ
ち他のウィンドウにより隠されていない部分については
直接フレームバッファをアクセスさせ、隠されている部
分についてはフレームメモリへのアクセスを表示されな
いデータを保持するビットマツプメモリへのアクセスに
変換する。
これをプログラムで不可視領域の存在を認識しアクセス
先を切り換えるのは、効率の面で次のような問題がある
ためｂｉｔｂｌｔ方式と比べて優れているとはいえない
。この問題を例をあげ説明する。
先を切り換えるのは、効率の面で次のような問題がある
ためｂｉｔｂｌｔ方式と比べて優れているとはいえない
。この問題を例をあげ説明する。
第３図に示すように途中のＣＤ部が不可視領域にかかっ
ている線分ＡＢを描画する場合、不可視領域を認識し、
線分ＡＣおよび線分ＤＢはフレームバッファに描画し、
線分ＣＤはビットマツプメモリに描画するといった処理
が必要となる。
ている線分ＡＢを描画する場合、不可視領域を認識し、
線分ＡＣおよび線分ＤＢはフレームバッファに描画し、
線分ＣＤはビットマツプメモリに描画するといった処理
が必要となる。
もう一つの発明は、ウィンドウの不可視領域及びそれに
対応するビットマツプメモリ領域の変換対を登録し、該
変換対をもとにＣＰＵからの可視領域に対するアクセス
はそのまま８力し、不可視領域に対するアクセスを対応
するビットマツプメモリ領域に変換して出力するアドレ
ストランスレータを設けることにある。
対応するビットマツプメモリ領域の変換対を登録し、該
変換対をもとにＣＰＵからの可視領域に対するアクセス
はそのまま８力し、不可視領域に対するアクセスを対応
するビットマツプメモリ領域に変換して出力するアドレ
ストランスレータを設けることにある。
もう一つの発明は、上記アドレストランスレータをＣＰ
Ｕに内蔵させることにある。
Ｕに内蔵させることにある。
またもう一つの本発明は、上記アドレストランスレータ
をグラフィックプロセッサに内蔵させることにある。
をグラフィックプロセッサに内蔵させることにある。
尚、上記手段においては不可視領域とそれに対応するビ
ットマツプメモリ領域の変換対は複数個設定可能とする
。
ットマツプメモリ領域の変換対は複数個設定可能とする
。
本発明では、ウィンドウへの描画前に描画対象のウィン
ドウの重なり具合に応じた上記変換対を設定することに
より、ウィンドウごとに異なる変換対を設定できるので
誤ってフレームバッファの不可視領域に書き込むことを
防ぐことができる。
ドウの重なり具合に応じた上記変換対を設定することに
より、ウィンドウごとに異なる変換対を設定できるので
誤ってフレームバッファの不可視領域に書き込むことを
防ぐことができる。
また、ウィンドウ群の構成が変化し、従来不可視領域で
あったところが可視領域になった場合、マルチウィンド
ウ制御プログラムがビットマツプメモリに待避していた
表示データをフレームメモリに移せるので、アプリケー
ションプログラムに影響を与えることはない。
あったところが可視領域になった場合、マルチウィンド
ウ制御プログラムがビットマツプメモリに待避していた
表示データをフレームメモリに移せるので、アプリケー
ションプログラムに影響を与えることはない。
以下図を用いて本発明の一実施例について説明する。
第１図は本発明の一実施例のシステム構成を示す図で、
中央処理装置のＣＰ Ｕ （ＣｅｎｔｒａｌＰｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ） １、主記憶ＭＭ （Ｍａｉｎ
Ｍｅｍｏｒｙ）２、システムバスＳ Ｂ （Ｓｙｓｔ
ｅ＋ｍ Ｂｕｓ） ３、アドレストランスレータＡ Ｔ
（Ａｄｄｒｅｓｓ Ｔｒａｎｓｌａｔｏｒ） ４、ビ
ットマツプメモリＢＭ（Ｂｉｔｍａｐ Ｍｅｍｏｒｙ）
５、フレームバッファ Ｆ Ｂ （Ｆｒａｍｅ Ｂｕ
ｆｆｅｒ） ６、表示コントローラＤ Ｐ Ｃ（Ｄｉｓ
ｐｌａｙ Ｃｏｎｔｒｏｌｌｅｒ） ７、ディスプレイ
［） Ｐ （Ｄｉｓｐｌａｙ ） ８、及びサブシステ
ムバスＳ Ｓ Ｂ （Ｓｕｂ Ｓｙｓｔｅｍ Ｂｕｓ）
９から構成される。
中央処理装置のＣＰ Ｕ （ＣｅｎｔｒａｌＰｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ） １、主記憶ＭＭ （Ｍａｉｎ
Ｍｅｍｏｒｙ）２、システムバスＳ Ｂ （Ｓｙｓｔ
ｅ＋ｍ Ｂｕｓ） ３、アドレストランスレータＡ Ｔ
（Ａｄｄｒｅｓｓ Ｔｒａｎｓｌａｔｏｒ） ４、ビ
ットマツプメモリＢＭ（Ｂｉｔｍａｐ Ｍｅｍｏｒｙ）
５、フレームバッファ Ｆ Ｂ （Ｆｒａｍｅ Ｂｕ
ｆｆｅｒ） ６、表示コントローラＤ Ｐ Ｃ（Ｄｉｓ
ｐｌａｙ Ｃｏｎｔｒｏｌｌｅｒ） ７、ディスプレイ
［） Ｐ （Ｄｉｓｐｌａｙ ） ８、及びサブシステ
ムバスＳ Ｓ Ｂ （Ｓｕｂ Ｓｙｓｔｅｍ Ｂｕｓ）
９から構成される。
本実施例においてＣＰＵＩはウィンドウの生成や消去な
どの管理および描画を行なうプログラムを実行する。こ
のプログラム及びプログラムが使用するデータはＭＭ２
に格納する。ＣＰＵＩからはＭＭ２、後述する８Ｍ５を
ＳＢ３を通しアクセスする。また、ＣＰＵＩは後述する
Ａｒ１を経由し８Ｍ５及びＦＢ６をアクセスする。ディ
スク等の入出力機器を制御する入出力制御コントローラ
もＳＢ３に接続されるが、本発明には直接関係しないの
で図には示していない。
どの管理および描画を行なうプログラムを実行する。こ
のプログラム及びプログラムが使用するデータはＭＭ２
に格納する。ＣＰＵＩからはＭＭ２、後述する８Ｍ５を
ＳＢ３を通しアクセスする。また、ＣＰＵＩは後述する
Ａｒ１を経由し８Ｍ５及びＦＢ６をアクセスする。ディ
スク等の入出力機器を制御する入出力制御コントローラ
もＳＢ３に接続されるが、本発明には直接関係しないの
で図には示していない。
Ａｒ１はウィンドウの不可視領域のアドレス及びそれら
に対応するビットマツプメモリ領域のアドレスを管理し
、可視領域に対するアクセスはそのままＦＢ６に、不可
視領域に対するアクセスは８Ｍ５に変換する。
に対応するビットマツプメモリ領域のアドレスを管理し
、可視領域に対するアクセスはそのままＦＢ６に、不可
視領域に対するアクセスは８Ｍ５に変換する。
８Ｍ５はウィンドウの不可視領域のデータを格納する。
８Ｍ５は２メガバイトの容量を持ち、ＣＰＵＩがＳＢ３
を通し直接アクセスすることも。
を通し直接アクセスすることも。
Ａｒ１から５ＳＢ９を経由してアクセスすることも可能
である。どちらの場合も先頭アドレスは２０００００番
地（以下アドレスの番地は全て１６進数とする）で、番
地当たり１バイトのデータを保持する。
である。どちらの場合も先頭アドレスは２０００００番
地（以下アドレスの番地は全て１６進数とする）で、番
地当たり１バイトのデータを保持する。
ＦＢ６はＤＰ８の表示画面に対応するデータを保持し、
２５６０００バイトの容量を持ち、その先頭アドレス
は１０００００番地であり、ＣＰＵＩからはＡｒ１を通
してアクセスする。本実施例では、１ドツトの大きさは
１バイトであり、８Ｍ５及びＦＢ６共、左上のドツトか
ら始まるスキャンラインの順にメモリに格納される。
２５６０００バイトの容量を持ち、その先頭アドレス
は１０００００番地であり、ＣＰＵＩからはＡｒ１を通
してアクセスする。本実施例では、１ドツトの大きさは
１バイトであり、８Ｍ５及びＦＢ６共、左上のドツトか
ら始まるスキャンラインの順にメモリに格納される。
ＤＰＣ７は随時ＦＢ６よりデータを読みだしＤＰ８に表
示データを送る。従って、ＤＰ８には常にＦＢ６の内容
が反映されて表示される。ＤＰ８は横６４０ドツト、縦
４００ドツトの大きさで、画面の各点をｘｙ座標で表す
と、左上が原点（０゜０）で、左下が（０，４００）右
上が（６４０゜０）、右下が（６４０，４００）となる
。
示データを送る。従って、ＤＰ８には常にＦＢ６の内容
が反映されて表示される。ＤＰ８は横６４０ドツト、縦
４００ドツトの大きさで、画面の各点をｘｙ座標で表す
と、左上が原点（０゜０）で、左下が（０，４００）右
上が（６４０゜０）、右下が（６４０，４００）となる
。
第４図は第１図に示したＡｒ１の構成を示す図で、アド
レスデコーダＡＤ （Ａｄｄｒｅｓｓ Ｄｅｃｏｄｅｒ
）ｌＯ１座標生成器ＣＣ（Ｃｏｏｒｄｉｎａｔｅｓ Ｃ
ｒｅａｔｏｒ）１１、コンパレータＣＭＰ （Ｃｏｍｐ
ａｒａｔｏｒ） １２、矩形レジスタＲＲ（Ｒｅｃｔ
ａｎｇｌｅ Ｒｅｇｉｓｔｅｒ） １３、バイパスレ
ジスタＢ Ｒ（Ｂｙｐａｓｓ Ｒｅｇｉｓｔｅｒ） １
４、及び制御部ＣＵ （Ｃｏｕｔｒｏｌ Ｕｎｉｔ）
１５からなる。
レスデコーダＡＤ （Ａｄｄｒｅｓｓ Ｄｅｃｏｄｅｒ
）ｌＯ１座標生成器ＣＣ（Ｃｏｏｒｄｉｎａｔｅｓ Ｃ
ｒｅａｔｏｒ）１１、コンパレータＣＭＰ （Ｃｏｍｐ
ａｒａｔｏｒ） １２、矩形レジスタＲＲ（Ｒｅｃｔ
ａｎｇｌｅ Ｒｅｇｉｓｔｅｒ） １３、バイパスレ
ジスタＢ Ｒ（Ｂｙｐａｓｓ Ｒｅｇｉｓｔｅｒ） １
４、及び制御部ＣＵ （Ｃｏｕｔｒｏｌ Ｕｎｉｔ）
１５からなる。
ＡＤＩＯには第１図のＣＰＵＩからのアドレス信号が入
力される。ＣＣＩＩは入力されたアドレスからＸＹ座標
を生成する。ＣＭＰ１２はＣＣＩＩにより生成されたＸ
Ｙ座標とＲＲ１３に保持されている不可視領域の座標と
を比較し、ＣＰＵＩによりアクセスされる座標が不可視
領域に含まれているか否かを半定し、含まれていればヒ
ツト信号を、含まれていなければミスヒツト信号を出力
する。ＲＲ１３は不可視領域の座標及び対応するビット
マツプメモリの先頭アドレスを保持する。
力される。ＣＣＩＩは入力されたアドレスからＸＹ座標
を生成する。ＣＭＰ１２はＣＣＩＩにより生成されたＸ
Ｙ座標とＲＲ１３に保持されている不可視領域の座標と
を比較し、ＣＰＵＩによりアクセスされる座標が不可視
領域に含まれているか否かを半定し、含まれていればヒ
ツト信号を、含まれていなければミスヒツト信号を出力
する。ＲＲ１３は不可視領域の座標及び対応するビット
マツプメモリの先頭アドレスを保持する。
本実施例ではそれぞれ１６個のＣＭＰｌ２とＲＲ１３を
備える。ＢＲ１４はＡｒ１によるアドレスの変換を行な
わせるか否かを指定するレジスタである。Ｃｕ２ＳはＡ
ｒ１のアドレス変換動作を制御し、ＢＲ１４の値がＯの
場合、Ｃｕ２ＳはＡｒ１に入力されたアドレス変換を行
ない、ＢＲ１４の値が１の場合ＣＵ１５は入力されたア
ドレスをそのまま出力する。
備える。ＢＲ１４はＡｒ１によるアドレスの変換を行な
わせるか否かを指定するレジスタである。Ｃｕ２ＳはＡ
ｒ１のアドレス変換動作を制御し、ＢＲ１４の値がＯの
場合、Ｃｕ２ＳはＡｒ１に入力されたアドレス変換を行
ない、ＢＲ１４の値が１の場合ＣＵ１５は入力されたア
ドレスをそのまま出力する。
第５図は第４図に示したＲＲ１３の構成を示す図で、矩
形のＸ座標の下限を示すＸ Ｌ Ｆ （Ｘ ＬｏｗＦｉ
ｅｌｄ） ２０ 、 Ｘ座標の上限を示すＸ ＨＦ （
Ｘ ｌ（ｉｇｈＦｉｅｌｄ） ２１、Ｙ座標下限を示す
ＹＬＦ（ＹＬｏｗＦｉｅｌｄ） ２２、Ｙ座標の上限を
示すＹ ＨＦ （Ｙ ＨｉｇｈＦｉｅｌｄ） ２３、ビ
ットマツプメモリアドレスを示すＢ Ｍ Ａ Ｆ （Ｂ
ｉｔ＋＋＋ａｐ Ｍｅｍｏｒｙ Ａｄｄｒｅｓｓ Ｆｉ
ｅｌｄ） ２４、及びＲＲ１３内のデータが有効か無効
かを示すＶ Ｆ （Ｖａｌｉｄ Ｆｉｅｌｄ） ２５か
らなる。ＶＦ２５の値が１の場合、ＣＭＰｌ２は座標の
比較を行ない、値がＯの場合は無効でＣＭＰｌ２は比較
を行なわず常にミスヒツト信号を出力する。
形のＸ座標の下限を示すＸ Ｌ Ｆ （Ｘ ＬｏｗＦｉ
ｅｌｄ） ２０ 、 Ｘ座標の上限を示すＸ ＨＦ （
Ｘ ｌ（ｉｇｈＦｉｅｌｄ） ２１、Ｙ座標下限を示す
ＹＬＦ（ＹＬｏｗＦｉｅｌｄ） ２２、Ｙ座標の上限を
示すＹ ＨＦ （Ｙ ＨｉｇｈＦｉｅｌｄ） ２３、ビ
ットマツプメモリアドレスを示すＢ Ｍ Ａ Ｆ （Ｂ
ｉｔ＋＋＋ａｐ Ｍｅｍｏｒｙ Ａｄｄｒｅｓｓ Ｆｉ
ｅｌｄ） ２４、及びＲＲ１３内のデータが有効か無効
かを示すＶ Ｆ （Ｖａｌｉｄ Ｆｉｅｌｄ） ２５か
らなる。ＶＦ２５の値が１の場合、ＣＭＰｌ２は座標の
比較を行ない、値がＯの場合は無効でＣＭＰｌ２は比較
を行なわず常にミスヒツト信号を出力する。
第６図は本実施例におけるＤＰ８の表示内容を示す図で
、矩形のウィンドウ３０及びウィンドウ３１が上に重な
り不可視領域３５及び不可視領域３６を持つウィンドウ
３２の４つのウィンドウが表示されている。
、矩形のウィンドウ３０及びウィンドウ３１が上に重な
り不可視領域３５及び不可視領域３６を持つウィンドウ
３２の４つのウィンドウが表示されている。
第７図はウィンドウ３０〜３２及び不可視領域３５〜３
６のＸＹ座標及び不可視領域に対応する８Ｍ５の先頭ア
ドレスを示す。
６のＸＹ座標及び不可視領域に対応する８Ｍ５の先頭ア
ドレスを示す。
第８図は第４図のＡｒ１の動作を示すフローチャートで
ある。
ある。
ブロック５０においてＡｒ１はＣＰＵＩからＳＢ３を経
由しアドレスが送られるとＡＤＩＯで入力したアドレス
がＦＢ６を示すものかチエツクし、ＦＢ６を示すならば
ＣＵＬＬ及びＣＣｌ３に変換指示信号を出しブロック５
５に進む。ＦＢ６以外のアドレスであればＡｒ１は処理
を終了する。
由しアドレスが送られるとＡＤＩＯで入力したアドレス
がＦＢ６を示すものかチエツクし、ＦＢ６を示すならば
ＣＵＬＬ及びＣＣｌ３に変換指示信号を出しブロック５
５に進む。ＦＢ６以外のアドレスであればＡｒ１は処理
を終了する。
次にブロック５５においてＣｕ２ＳはＢＲ１４の値をチ
エツクし、ＢＲ１４の値が１ならばブロック１２０に進
む、ＢＲ１４の値がＯならばブロック６０に進む。ブロ
ック６０においてＣＣＩＩは入力されたＦＢ６のアドレ
スを先に説明した画面内のＸＹ座標に変換し、全てのＣ
ＭＰｌ２に送る。Ｙ座標は（（入力アドレスーＦＢ６先
頭アドレス）÷ＤＰ８の横幅（ドツト数））の商で、Ｘ
座標は同じく余りである。
エツクし、ＢＲ１４の値が１ならばブロック１２０に進
む、ＢＲ１４の値がＯならばブロック６０に進む。ブロ
ック６０においてＣＣＩＩは入力されたＦＢ６のアドレ
スを先に説明した画面内のＸＹ座標に変換し、全てのＣ
ＭＰｌ２に送る。Ｙ座標は（（入力アドレスーＦＢ６先
頭アドレス）÷ＤＰ８の横幅（ドツト数））の商で、Ｘ
座標は同じく余りである。
次にブロック６５においてＣＭＰｌ２はＣＣＩＩにより
生成されたＸＹ座標とＣＭＰｌ ２に対応するＲＲ１３
が保持する座標データとを比較する。
生成されたＸＹ座標とＣＭＰｌ ２に対応するＲＲ１３
が保持する座標データとを比較する。
ブロック７０においてＣＭＰｌ２はＲＲ１３の■Ｆ２５
の値が０でＸＬ≦Ｘ≦ＸＨかつＹＬ≦Ｙ≦ＹＨならばブ
ロック８０に進みＣｕ２Ｓにヒツト信号を送る。ここで
ＸＬ、ＸＨ，ＹＬ、及びＹＨはそれぞれＸＬＦ２０．Ｘ
ＨＦ２１．ＹＬＦ２２、及びＹＨＦ２３の値を示し、Ｘ
及びＹはＣＣＩＩにより生成されたＸ座標及びＹ座標の
値を示す。そうでなければブロック９０に進みＣｕ２Ｓ
にミスヒツト信号を送る。ブロック７０からブロック９
０までの処理は全てのＣＭＰｌ２が実行する。
の値が０でＸＬ≦Ｘ≦ＸＨかつＹＬ≦Ｙ≦ＹＨならばブ
ロック８０に進みＣｕ２Ｓにヒツト信号を送る。ここで
ＸＬ、ＸＨ，ＹＬ、及びＹＨはそれぞれＸＬＦ２０．Ｘ
ＨＦ２１．ＹＬＦ２２、及びＹＨＦ２３の値を示し、Ｘ
及びＹはＣＣＩＩにより生成されたＸ座標及びＹ座標の
値を示す。そうでなければブロック９０に進みＣｕ２Ｓ
にミスヒツト信号を送る。ブロック７０からブロック９
０までの処理は全てのＣＭＰｌ２が実行する。
ブロック１００においてＣＵ １５はヒツト信号がある
かどうかチエツクし、ヒツト信号がなければブロック１
２０に進み入力されたアドレスをそのまま出力する。ヒ
ツト信号があればブロック１１０に進みＣｕ２Ｓは入力
アドレスを８Ｍ５のアドレスに変換する。すなわちヒツ
ト信号をだしたＣＭＰｌ２に対応するＲＲ１３のＢＭＡ
Ｆ２４のビットマツプメモリのアドレスに（Ｙ −Ｙ
Ｌ）Ｘ （ＸＨ−ＸＬ＋１）＋ （Ｘ−ＸＬ）を加えて
出力する。
かどうかチエツクし、ヒツト信号がなければブロック１
２０に進み入力されたアドレスをそのまま出力する。ヒ
ツト信号があればブロック１１０に進みＣｕ２Ｓは入力
アドレスを８Ｍ５のアドレスに変換する。すなわちヒツ
ト信号をだしたＣＭＰｌ２に対応するＲＲ１３のＢＭＡ
Ｆ２４のビットマツプメモリのアドレスに（Ｙ −Ｙ
Ｌ）Ｘ （ＸＨ−ＸＬ＋１）＋ （Ｘ−ＸＬ）を加えて
出力する。
以下、第６図に示すようにウィンドウ３０及びウィンド
ウ３１が上に重なりに不可視領域を持つウィンドウ３２
に線分ＥＦを描画した場合を例にとり本実施例の動作を
説明する。
ウ３１が上に重なりに不可視領域を持つウィンドウ３２
に線分ＥＦを描画した場合を例にとり本実施例の動作を
説明する。
本実施例ではＣＰＵＩがウィンドウ３２に描画する場合
ＣＰＵＩはＦＢ６にウィンドウ３２全体が存在するとみ
なしウィンドウ３２の不可視領域の矩形３５及び３６に
対してもＦＢ６のアドレスをアクセスする。しかしなが
ら、ウィンドウ３２の不可視領域の矩形３５及び３６に
対応すべきＦＢ６の領域はそれぞれウィンドウ３２の上
に重なっているウィンドウ３０及びウィンドウ３１の領
域である。そこで、Ａｒ１がウィンドウ３２の不可視領
域の矩形３５及び３６に対するアクセスはビットマツプ
メモリの領域４０及び４１へのアクセスに変換する。
ＣＰＵＩはＦＢ６にウィンドウ３２全体が存在するとみ
なしウィンドウ３２の不可視領域の矩形３５及び３６に
対してもＦＢ６のアドレスをアクセスする。しかしなが
ら、ウィンドウ３２の不可視領域の矩形３５及び３６に
対応すべきＦＢ６の領域はそれぞれウィンドウ３２の上
に重なっているウィンドウ３０及びウィンドウ３１の領
域である。そこで、Ａｒ１がウィンドウ３２の不可視領
域の矩形３５及び３６に対するアクセスはビットマツプ
メモリの領域４０及び４１へのアクセスに変換する。
次にＡｒ１によるアドレス変換手順について第６図のウ
ィンドウ３２に線分ＥＦを描画する場合を例にとり説明
する。まずＣＰＵＩはウィンドウ３２アクセスする前に
Ａｒ４ＲＲ１３に第７図に示した不可視領域の矩形３５
及び３６のＸＹ座標における上下限および対応する８Ｍ
Ｓ内の領域のアドレスを設定し、同時に設定したＲＲ１
３に対してはそのＶＦ２５の値を１にする。また、残り
のＲＲ１３のＶＦ２５には値Ｏを設定する。ＢＲ１４に
は値Ｏを設定する。
ィンドウ３２に線分ＥＦを描画する場合を例にとり説明
する。まずＣＰＵＩはウィンドウ３２アクセスする前に
Ａｒ４ＲＲ１３に第７図に示した不可視領域の矩形３５
及び３６のＸＹ座標における上下限および対応する８Ｍ
Ｓ内の領域のアドレスを設定し、同時に設定したＲＲ１
３に対してはそのＶＦ２５の値を１にする。また、残り
のＲＲ１３のＶＦ２５には値Ｏを設定する。ＢＲ１４に
は値Ｏを設定する。
次にＣＰＵＩは線分ＥＦを描画、すなわち座標Ｅ （２
３０，１８０） から座標（２３１，１８０）。
３０，１８０） から座標（２３１，１８０）。
座標（２３２，１８０） 、−（７）順に座標Ｆ（４６
５，１８０）まで点を書くため、各座標に対応するＦＢ
６のアドレスにデータＦＦを書き込む。ここで、線分Ｅ
Ｆの各座標に対応するＦＢ６のアドレスは１１Ｃ２００
番地、１１Ｃ２０１番地、・・・１１Ｃ３１Ｄ番地であ
る。
５，１８０）まで点を書くため、各座標に対応するＦＢ
６のアドレスにデータＦＦを書き込む。ここで、線分Ｅ
Ｆの各座標に対応するＦＢ６のアドレスは１１Ｃ２００
番地、１１Ｃ２０１番地、・・・１１Ｃ３１Ｄ番地であ
る。
次に、可視領域の線分ＥＧの描画に対するアドレス変換
について座標Ｅ （２３０，１８０）を例にとり説明す
る。Ａｒ１に対しＣＰＵＩから座標Ｅに対応するＦＢ６
のアドレス１１Ｃ２００番地が呂されると、Ａｒ１のＡ
ＤＩＯがＦＢ６に対するアクセスであると認識し、Ｃｕ
２Ｓ及びＣＣ１１に変換指示信号を出す。これを受け、
ＣＣＩＩはＣＰＵＩから出されたアドレスをＸＹ座標に
変換する。先に述べたとおり、Ｙ座標は（（入力アドレ
スーＦＢ６先頭アドレス）÷ＤＰ８の横幅（ドツト数）
）の商、Ｘ座標は同じく余りとして求めるので、座標Ｅ
の場合、入力アドレスは１１Ｃ２００番地で、ＦＢ６の
先頭アドレスは１０００００番地、ＤＰ８（７）横幅６
４０から座標（２３０，１８０）が求まる。
について座標Ｅ （２３０，１８０）を例にとり説明す
る。Ａｒ１に対しＣＰＵＩから座標Ｅに対応するＦＢ６
のアドレス１１Ｃ２００番地が呂されると、Ａｒ１のＡ
ＤＩＯがＦＢ６に対するアクセスであると認識し、Ｃｕ
２Ｓ及びＣＣ１１に変換指示信号を出す。これを受け、
ＣＣＩＩはＣＰＵＩから出されたアドレスをＸＹ座標に
変換する。先に述べたとおり、Ｙ座標は（（入力アドレ
スーＦＢ６先頭アドレス）÷ＤＰ８の横幅（ドツト数）
）の商、Ｘ座標は同じく余りとして求めるので、座標Ｅ
の場合、入力アドレスは１１Ｃ２００番地で、ＦＢ６の
先頭アドレスは１０００００番地、ＤＰ８（７）横幅６
４０から座標（２３０，１８０）が求まる。
次にＣＭＰｌ２がＣＣＩＩにより生成されたＸＹ座標と
ＲＲ１３が保持する座標データとを比較する。ここで、
ＸＬ≦Ｘ≦ＸＨがっＹＬ≦Ｙ≦ＹＨを充たしたＣＭＰｌ
２はヒツト信号をＲＲ１３及びＣｕ２Ｓに送り、そうで
ないＣＭＰｌ ２はミスヒツト信号をＲＲ１３及びＣｕ
２Ｓに送り、またＲＲ１３のＶＦ２５の値が０のものは
比較が行なわれず、ＣＭＰｌ２はミスヒツト信号をＲＲ
１３及びＣｕ２Ｓに送る。座標Ｅの場合、全てのＣＭＰ
ｌ２がミスヒツト信号を出力する。Ｃｕ２Ｓはヒツト信
号が無い場合、Ａｒ１に入力されたアドレスをそのまま
出力する。すなわち、ＦＢ６に対するアドレス１１Ｃ２
００番地が出力され、ＦＢ６がＣＰＵＩによりアクセス
される。以下、ＣＰＵＩが座標Ｅから座標Ｇまでアクセ
スする場合、同様にアドレスは変換されず、ＦＢ６がア
クセスされる。座標Ｇに対するアクセスの場合、同様に
アドレスがＸＹ座標に変換されＣＭＰｌ ２によりＲＲ
１３の値と比較が行なわれる。座標Ｅに対しては２番目
のＣＭＰｌ２がヒツト信号をＲＲ１３及びＣｕ２Ｓに送
り、残り（７）ＣＭＰ １２はミスヒツト信号をＲＲ１
３及びＣｕ２Ｓに送る。そこで２番目のＲＲ１３はＢＭ
ＡＦ２４のビットマツプメモリのアドレスをＣｕ２Ｓに
送り、Ｃｕ２Ｓは該ビットマツプメモリアドレス（Ｙ−
ＹＬ）Ｘ （ＸＨ−ＸＬ＋１）＋ （Ｘ−ＸＬ）を加え
て出力する。以下、ＣＰＵＩが座標Ｇがら座標Ｈまでア
クセスする場合、同様にアドレスが変換され、８Ｍ５が
アクセスされる。また、座標Ｈがら座標Ｆまでは、アド
レスは変化されずＦＢ６がアクセスされる。
ＲＲ１３が保持する座標データとを比較する。ここで、
ＸＬ≦Ｘ≦ＸＨがっＹＬ≦Ｙ≦ＹＨを充たしたＣＭＰｌ
２はヒツト信号をＲＲ１３及びＣｕ２Ｓに送り、そうで
ないＣＭＰｌ ２はミスヒツト信号をＲＲ１３及びＣｕ
２Ｓに送り、またＲＲ１３のＶＦ２５の値が０のものは
比較が行なわれず、ＣＭＰｌ２はミスヒツト信号をＲＲ
１３及びＣｕ２Ｓに送る。座標Ｅの場合、全てのＣＭＰ
ｌ２がミスヒツト信号を出力する。Ｃｕ２Ｓはヒツト信
号が無い場合、Ａｒ１に入力されたアドレスをそのまま
出力する。すなわち、ＦＢ６に対するアドレス１１Ｃ２
００番地が出力され、ＦＢ６がＣＰＵＩによりアクセス
される。以下、ＣＰＵＩが座標Ｅから座標Ｇまでアクセ
スする場合、同様にアドレスは変換されず、ＦＢ６がア
クセスされる。座標Ｇに対するアクセスの場合、同様に
アドレスがＸＹ座標に変換されＣＭＰｌ ２によりＲＲ
１３の値と比較が行なわれる。座標Ｅに対しては２番目
のＣＭＰｌ２がヒツト信号をＲＲ１３及びＣｕ２Ｓに送
り、残り（７）ＣＭＰ １２はミスヒツト信号をＲＲ１
３及びＣｕ２Ｓに送る。そこで２番目のＲＲ１３はＢＭ
ＡＦ２４のビットマツプメモリのアドレスをＣｕ２Ｓに
送り、Ｃｕ２Ｓは該ビットマツプメモリアドレス（Ｙ−
ＹＬ）Ｘ （ＸＨ−ＸＬ＋１）＋ （Ｘ−ＸＬ）を加え
て出力する。以下、ＣＰＵＩが座標Ｇがら座標Ｈまでア
クセスする場合、同様にアドレスが変換され、８Ｍ５が
アクセスされる。また、座標Ｈがら座標Ｆまでは、アド
レスは変化されずＦＢ６がアクセスされる。
本実施例では、さらにウィンドウがオーバラップされて
いない場合の高速化を図るためにＡｒ４内で座標の比較
を行なわず、入力されたＦＢ６アドレスをそのまま出力
するモードを設けている。
いない場合の高速化を図るためにＡｒ４内で座標の比較
を行なわず、入力されたＦＢ６アドレスをそのまま出力
するモードを設けている。
これは、描画前にＡｒ１のＢＲ１４に値１を設定するこ
とにより達成される。
とにより達成される。
本発明によれば、プログラムが、不可視領域が全く存在
しないかのごとくウィンドウ領域に描画でき、プログラ
ムを単純化し、描画時のビットマツプメモリからフレー
ムメモリへのデータ転送をなくし、ウィンドウへの描画
処理を高速化することができる。
しないかのごとくウィンドウ領域に描画でき、プログラ
ムを単純化し、描画時のビットマツプメモリからフレー
ムメモリへのデータ転送をなくし、ウィンドウへの描画
処理を高速化することができる。
第１図は本発明の一実施例のシステム構成を示すブロッ
ク図、第２図は従来技術を示すブロック図、第３図はマ
ルチウィンドウの表示状態を表す図、第４図は第１図の
アドレストランスレータの構成を示すブロック図、第５
図は第４図の矩形レジスタ構成を示す図、第６図は本発
明の一実施例のマルチウィンドウの表示状態を表す図、
第７図は第６図のウィンドウの座標を示す図、第８図は
第４図のアドレストランスレータの動作を示す図である
。 １・・・ＣＰＵ、４・・・アドレストランスレータ、５
・ビットマツプメモリ、６・・・フレームメモリ、７・
・貞 回 η
ク図、第２図は従来技術を示すブロック図、第３図はマ
ルチウィンドウの表示状態を表す図、第４図は第１図の
アドレストランスレータの構成を示すブロック図、第５
図は第４図の矩形レジスタ構成を示す図、第６図は本発
明の一実施例のマルチウィンドウの表示状態を表す図、
第７図は第６図のウィンドウの座標を示す図、第８図は
第４図のアドレストランスレータの動作を示す図である
。 １・・・ＣＰＵ、４・・・アドレストランスレータ、５
・ビットマツプメモリ、６・・・フレームメモリ、７・
・貞 回 η
Claims (1)
- 【特許請求の範囲】 １、ディスプレイに表示されるデータを保持するフレー
ムメモリと表示用のデータを保持するビットマップメモ
リとを有する電子計算機のマルチウィンドウシステムに
おいて、 ウィンドウの不可視領域及びそれに対応するビットマッ
プメモリ領域の変換対を保持し、該変換対をもとにＣＰ
Ｕからの該ウィンドウの可視領域に対するアクセスはそ
のまま出力し、該ウィンドウの不可視領域に対するアク
セスを対応するビットマップメモリ領域に変換して出力
するアドレストランスレータを設け、 全てのウィンドウについて、プログラムにはウィンドウ
全体がフレームメモリに割り付けられていると見なさせ
、ウインドウへの描画時には、フレームメモリの該ウィ
ンドウが割り付けられている領域をアクセスさせ、該ウ
ィンドウの他のウィンドウにより隠された不可視領域に
ついてはフレームメモリへのアクセスを該不可視領域に
対応するビットマップメモリ領域へのアクセスに変換す
る ことを特徴とするマルチウィンドウ制御方法。 ２、ウィンドウの不可視領域及びそれに対応するビット
マップメモリ領域の変換対を保持する手段を有し、該変
換対をもとにＣＰＵからの該ウィンドウの可視領域に対
するアクセスはそのまま出力し、該ウィンドウの不可視
領域に対するアクセスを対応するビットマップメモリ領
域に変換して出力するアドレストランスレータを備えて
いることを特徴とする特許請求の範囲第１項記載のマル
チウィンドウ制御方法。 ３、上記アドレストランスレータをＣＰＵ内に内蔵した
ことを特徴とする特許請求の範囲第２項記載のマルチウ
ィンドウ制御方法。 ４、上記アドレストランスレータをグラフィックプロセ
ッサ内に内蔵したことを特徴とする特許請求の範囲第１
項乃至第２項のいずれかに記載のマルチウィンドウ制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170033A JPH0460588A (ja) | 1990-06-29 | 1990-06-29 | マルチウインドウ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170033A JPH0460588A (ja) | 1990-06-29 | 1990-06-29 | マルチウインドウ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0460588A true JPH0460588A (ja) | 1992-02-26 |
Family
ID=15897366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170033A Pending JPH0460588A (ja) | 1990-06-29 | 1990-06-29 | マルチウインドウ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0460588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617210B1 (ko) * | 1999-08-12 | 2006-08-31 | 엘지전자 주식회사 | 그래픽 메모리 관리 방법 |
-
1990
- 1990-06-29 JP JP2170033A patent/JPH0460588A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617210B1 (ko) * | 1999-08-12 | 2006-08-31 | 엘지전자 주식회사 | 그래픽 메모리 관리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4104624A (en) | Microprocessor controlled CRT display system | |
| US5990902A (en) | Apparatus and method for prefetching texture data in a video controller of graphic accelerators | |
| JP2538029B2 (ja) | コンピユ−タ・デイスプレイ装置 | |
| JPS5995669A (ja) | 図形処理装置 | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| WO1992001256A1 (en) | Application address display window mapper for a sharable ms-dos processor | |
| JPH0460588A (ja) | マルチウインドウ制御方法 | |
| JP3043077B2 (ja) | フレームバッファ制御装置 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPH0588838A (ja) | マルチウインドウ表示装置 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPH031675B2 (ja) | ||
| JPH11161255A (ja) | 画像表示装置 | |
| JP3358698B2 (ja) | 描画装置 | |
| JPS61180290A (ja) | 図形表示装置 | |
| JPS6258296A (ja) | マルチウインドメモリ管理装置 | |
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPH0216665A (ja) | データ転送装置 | |
| JPS63304291A (ja) | ビットマップディスプレイ管理方式 | |
| JPS62115562A (ja) | Ｄｍａコントロ−ラ | |
| JPS61228582A (ja) | 画像処理装置 | |
| JPS61101875A (ja) | イメ−ジデ−タの処理方式 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH09319347A (ja) | 表示制御装置 |