JPH0459822B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電話交換機の各回線端子間に形成さ
れる各接続通話路が正常に動作することを試験す
る擬似呼試験装置の係わり、特に試験終了時に自
動復旧するとともに接続異常が生じた場合は強制
復旧するようにした擬似呼試験装置に関する。

［従来の技術］ 電話局において新たな交換機を設備した場合
や、大きな事務所や工場等に構内交換機（PBX）
を設置した場合には、実際の稼働に先だつてこの
交換機の各接続通話路が正常に動作するか否かを
擬似呼試験装置を使用して試験する。

このような擬似呼試験装置は例えば第３図のよ
うに構成されている（特公昭60−6583号公報）。
すなわち擬似呼試験装置１内には、交換機２の各
回線端子にそれぞれ接続される発信端子機能回路
３と着信端子機能回路４とが設けられている。発
信端子機能回路３には切換スイツチ５および各ス
イツチ６ａ，６ｂを介してハイブリツド回路７お
よびパルス送出回路８に接続されている。またハ
イブリツド回路７には前記パルス送出回路８と信
号受信回路９が接続されている。一方、着信端子
機能回路１４には応答信号送出回路１０および接
続確認回路１１が接続されている。そして、前記
各回路は例えばマイクロコンピユータ等で形成さ
れた制御回路１２にへ駆動制御される。

このような擬似呼試験装置１において、発信端
子機能回路３は制御回路１２の制御に基づいてパ
ルス送出回路８から交換機２に対して被呼加入者
番号を送出し、さらに、切換スイツチ５をハイブ
リツド回路７側に切換えた後、パルス送出回路８
から発信端子識別番号を送出する。しかして、交
換機２内に接続通話路が形成され、発信端子機能
回路３側から発信端子番号が着信端子機能回路４
側へ送出される。そして、この発信端子番号は接
続確認回路１１にて確認され、確認が終了すると
応答信号送出回路１０からの応答確認信号が着信
端子機能回路４から発信端子機能回路３側へ送出
される。そして、この応答確認信号は切換スイツ
チ５、ハイブリツド回路７を介して信号受信回路
９で受信される。

そして、発信端子機能回路３と着信端子機能回
路４との間で上述したような信号を授受を行なう
過程において、着信端子機能回路４から応答確認
信号を送出した時刻から、この応答確認信号が信
号受信回路９で受信されるまでに要する一定の余
裕時間を含む所定時間が経過すると、着信端子機
能回路４は、発信端子機能回路３の状態に関係な
く応答状態を解き、交換機２側に対して送受器を
置いた状態に移行させ、次の呼出しに応ずる状態
に自動復旧する。

なお、着信端子機能回路４は、呼出信号を検出
したが、交換機２の誤接続等により正しい通話接
続路が形成されなくて、発信端子識別番号が入力
されなかつた場合は、一定の猶予時間経過後に自
己の応答状態を解き、強制的に復旧する。

このような自己復旧機能を有することにより、
交換機２の各通話接続路をより能率的に試験でき
る。

［発明が解決しようとする問題点］ しかしながら、第３図のように構成された擬似
呼試験装置１においてもまだ次のような問題があ
つた。すなわち、発信端子機能回路３および着信
端子機能回路４は交換機２の各回線端子に対応し
て設けられている。その結果、発信端子機能回路
３が接続された交換機２の回線端子は発信側の機
能試験のみしか実施できなく、着信端子機能回路
４が接続された交換機２の回線端子は着信側の機
能試験のみしか実施できない。通常、一つの回線
端子に対して発信・着信の両機能を試験する必要
があるので、回線端子の接続切換作業のために試
験作業能率が大幅に低下する。

また、交換機２の各回線端子毎に発信端子機能
回路３又は着信端子機能回路４を接続する必要が
あるので、多数の回線端子を有した交換機２の試
験を能率的に実行するためには、擬似呼試験装置
１内に多くの発信端子機能回路３および着信端子
機能回路４を組込む必要があるので、装置全体が
大型化するとともに製造費が上昇する問題があ
る。

本発明はこのような事情を鑑みてなされたもの
であり、その目的とするところは、高々１台の信
号発生回路と信号受信回路とを共通装置として時
分割スイツチ回路を介して交換機の各回線端子に
順次切換接続することにより、試験終了後の自動
復旧と異常時の強制復旧とを一つのプログラム手
順で実行でき、さらに装置全体の小型軽量に形成
できるとともに製造費を低減できる擬似呼試験装
置を提供することにある。

［問題点を解決するための手段］ 本発明の擬似呼試験装置においては、交換機の
各回線端子へ送出す試験番号を発生する信号発生
回路と、交換機の各回線端子から送出される応答
信号を受信する信号受信回路と、一方側の各信号
端子にインタフエース回路を介して交換機の各回
線端子が接続され、他方側の各信号端子に信号発
生回路と信号受信回路とが接続されるとともに、
制御部からの制御信号によつて各インタフエース
回路を信号発生回路および信号受信回路に切換接
続する時分割スイツチ回路と、信号発生回路から
前記時分割スイツチ回路を介して交換機に形成さ
れた接続通話路へパスチエツク信号を送出した時
刻から規定時間内に信号受信回路でパスチエツク
信号を受信したとき通話保留時間経過後に前記形
成された接続通話路を遮断させる自動復旧手段
と、規定時間内に信号受信回路でパスチエツク信
号を受信しなかつたとき接続通話路を強制遮断さ
せる強制復旧手段とを設けたものである。

［作用］ このように構成された擬似呼試験装置であれ
は、時分割スイツチ回路における一方側の各信号
端子と他方側の各信号端子との間の接続状態はマ
イクロコンピユータ等の制御部から送出される接
続制御信号にて定まる。したがつて、発信端子側
又は着信端子側と区別することなく最低１台の信
号発生回路と１台の信号受信回路を設ければよ
い。また正常にパスチエツクが終了すると一定の
通話保持時間経過後に試験済の接続通話路が元の
状態に自動復帰し、信号受信回路で規定時間内に
パスチエツク信号を受信しなかつた場合には、該
当接続通話路は元の状態に強制復旧される。

［実施例］ 以下本発明の一実施例を図面を用いて説明す
る。

第１図は実施例の擬似呼試験装置の概略構成を
示すブロツク図である。図中２１は擬似呼試験装
置の全体の動作を制御するマイクロコンピユータ
からなる制御部であり、この制御部２１は、バス
ライン２２を介して、交換機２３の64個の各回線
端子Ｌ０〜Ｌ６３に接続される各インタフエース
回路２４内に組込まれた図示しない各トーン信号
受信回路、時分割スイツチ回路２５、時分割スイ
ツチ制御信号を発生する時分割スイツチタイミン
グ発生部２６、操作パネル２７から操作指令が入
力される入力回路２８、試験結果等を表示する表
示器３０へ表示データを送出す表示制御回路３１
等を制御する。

なお、前記各インタフエース回路２４は８個で
一つのインタフエース回路群３２を形成してお
り、実施例においてはそれぞれ＃０〜＃７の群番
号が付された８個のインタフエース回路群３２で
構成されている。各インタフエース回路２４は交
換機２３の各回線端子Ｌ０〜Ｌ６３に１対１で対
応しているのでインタフエース回路群３２の群番
号が回線群番号になる。

前記時分割スイツチ回路２５は例えば一つの
LSI等の半導体回路素子で形成されており、一方
側に各インタフエース回路２４が接続される64個
の信号端子Ｑ０〜Ｑ６３が設けられ、他方側に信
号発生回路や信号受信回路等が接続される（Ｎ＋
１）個の信号端子Ｐ０〜PNが設けられている。
そして、制御部２１からの接続制御信号によつ
て、一方側の各信号端子Ｑ０〜Ｑ６３と他方側の
各信号端子Ｐ０〜PNとの間の接続状態が定ま
る。

さらに、時分割スイツチタイミング発生部２６
から出力される時分割スイツチ制御信号を複数種
類準備して、各接続制御信号を所定時間間隔毎に
繰返し時分割スイツチ回路２５の各制御端子へ印
加することによつて、時分割スイツチ回路２５内
に複数種類の接続状態が同一時間帯に時分割で形
成される。そして、各接続状態の形成は制御部２
１で制御される。

時分割スイツチ回路２５の他方側の各信号端子
Ｐ０〜PNには、図示するように、PB信号、L₁
〜L₄とH₁〜H₄な単周波（SPB）信号、ダイヤル
トーンやリングバツクトーン信号等を発生させる
ための信号波形をデジタル値で記憶するとともに
125μs毎にサンプリングしたPCMデータの値を記
憶した信号発生回路３３の他に、信号発生回路３
３から送出される交換機２３を介して再び擬似呼
試験装置へ入力されたPB合成信号を受信するPB
制御信号受信回路３４、PB信号以外のL₁〜L₄と
H₁〜H₄の制御信号を受信する単周波信号受信回
路３５、この擬似呼試験装置を自己試験するため
の試験番号（PB用）を受信するテスト用受信回
路３６、音声をを直接受信して増幅器３７を介し
てスピーカー３８を駆動するモニター回路３９等
が接続されている。なお、PB制御信号受信回路
３４と単周波信号受信回路３５とでもつて信号受
信回路を構成する。

さらに、制御部２１内においては、各種演算処
理を行なうCPU（中央処理措置）４０にバスライ
ン２２を介して、各種試験を実行するための制御
プログラムを記憶するROM４１、局データや試
験結果等を一時記憶するRAM４２、時間を計時
するタイマ４３等が接続されている。

前記RAM４２内には、上述した局データや各
種試験結果の他に、各インタフエース回路２４が
接続される交換機２３の各回線端子Ｌ０〜Ｌ６３
毎に00番から63番までの着信端子を特定する２桁
の着信端子番号PQが記憶され、さらに交換機２
３の複数の擬似呼試験装置を接続した場合を考慮
して、自己の擬似呼試験装置を特定する２桁の装
置番号ABが記憶されている。

さらに、このRAM４２内には、着信側パスチ
エツク信号を送出した時刻からの経過時間Ｔ１を
計時する第１のタイマカウンタ、双方向パスチエ
ツク完了信号を送出した時刻からの計時時間Ｔ２
を計時する第２のタイマカウンタが設けられてい
る。

このように構成された擬似呼試験装置におい
て、各インタフエース回路２４の各入出力端子を
交換機２３の各回線端子Ｌ０〜Ｌ６３に接続した
のち、操作パネル２７から起動指令を入力する
と、ROM４１内に記憶されている各試験項目の
制御プログラムおよびRAM４２の局データに基
づき、インタフエース回路２４を起動してループ
を閉成することにより交換機２３を起動する。す
ると交換機２３から送出されるDT信号をインタ
フエース回路２４内のトーン信号受信回路で検出
する。

信号発生回路３３は内部に記憶されたPCMデ
ータの値を、125μs毎に読出すことにより、常時
時分割スイツチ回路２５へ送出しており、制御部
２１から試験データとして設定されたPB信号か
らなるダイヤル信号を制御部２１からの接続制御
情報により信号端子Ｐ０に入力した該当しすべき
PB信号を指定された例えば一つの信号端子Ｑ０
およびインタフエース回路２４を介して交換機２
３の回線端子Ｌ０へ入力する。

ダイヤル信号を受信した交換機２３は、このダ
イヤル信号の指定する回線番号の回線端子として
例えば回線端子Ｌ１から１６Hzの呼出し信号を出
力する。この呼出し信号は擬似呼試験装置内の該
当回線端子Ｌ１に接続されたインタフエース回路
２４へ入力される。そして、インタフエース回路
２４へ入力された呼出し信号はトーン信号受信回
路によつて受信され、制御部２１の制御によつ
て、ループ閉成し、送受器の取上げを示し、交換
機２３に対して着信側の応答を示す。しかして、
交換機２３内において、発信側の回線端子Ｌ０と
着信側の回線端子Ｌ１との間に接続通話路が形成
される。

接続通話路が形成されると、第２図に示すよう
に、制御部２１は時分割スイツチ回路２５に対し
て接続する発信端子No.と着信端子No.の接続指定を
することにより、信号発生回路３３から例えば単
一周波信号（Ｈ４＝1633Hz）からなる着信側パス
チエツク信号Ｈ４を信号端子Ｑ１へ送出させる。
同時にRAM４２内に第１のタイマカウンタを起
動する。

着信側パスチエツク信号（Ｈ４）は着信側の信
号端子Ｑ１、インタフエース回路２４、回線端子
Ｌ１、接続通話路、回線端子Ｌ０、発信側のイン
タフエース回路２４を介して時分割スイツチ回路
２５の信号端子Ｑ０へ入力される。そして、着信
側パスチエツク信号（Ｈ４）は時分割スイツチ回
路２５の接続状態に従つて単周波信号受信回路３
５へ入力される。

制御部２１は単周波信号受信回路３５にて着信
側パスチエツク信号（Ｈ４）を確認すると、合成
信号（Ｌ１＋Ｈ４＝679Hz＋1633Hz）からなる発
信側パスチエツク信号（Ｌ１＋Ｈ４）を信号端子
Ｑ０へ送出すように時分割スイツチ回路２５を制
御する。そして、信号発生回路３３からから発信
側パスチエツク信号（Ｌ１＋Ｈ４）を交換機２３
の接続通話路へ送出する。この発信側パスチエツ
ク信号（Ｌ１＋Ｈ４）は着信側のインタフエース
回路２４、信号端子Ｑ１および信号端子Ｐ１を介
してPB制御信号受信回路３４へ入力される。し
かして、このPB制御信号受信回路３４で発信側
パスチエツク信号の受信を確認すると、交換機２
３における一つの接続通話路のパスチエツク処理
を終了する。そして、RAM４２の第１のタイマ
カウンタの経過時間Ｔ１が15secの規定時間を越
えていないことを確認したのち、この第１のタイ
マカウンタをクリアする。

次に着信側から合成信号（Ｌ１＋Ｈ３＝679Hz
＋1477Hz）からなる双方向パスチエツク完了信号
（Ｌ１＋Ｈ３）を発信側へ送出する。同時に
RAM４２の第２のタイマカウンタを起動させて
計時時間Ｔ２の計時を開始させる。発信側は双方
向パスチエツク完了信号（Ｌ１＋Ｈ３）を受信す
ると、誤接続チエツク要求信号（Ｌ１断＋Ｈ３）
を着信側へ送出する。着信側はPB制御信号受信
回路３４でＬ１の信号断を確認すると、自己の２
桁の装置番号ABの各数字Ａ、Ｂをプツシユボタ
ンのダイヤル操作と同じ手法でそれぞれ合成信号
（LX＋HX）、（LY＋HY）に組込んで着信側から
発信側へ送出する。接続先の発信端子に対応する
自己の着信端子が所属する回線端子の１桁の群番
号Ｍおよび自己の２桁の着信端子番号PQを前述
と同様の手法にて発信側へ送信する。

装置番号AB、着信端子番号PQをPB制御信号
受信回路３４で受信した発信側は、該当発信端子
に割付けられた通話先の着信端子の装置番号
AB、着信端子番号PQに一致するか否かを調べ、
一致すれば誤接は発生していないと判断する。

以上の誤接チエツク処理が終了すると、着信側
から単一信号（Ｈ３）からなる着信側復旧信号
（Ｈ３）を発信側へ送出する。この着信側復旧
（Ｈ３）を受信した発信側は単周波信号受信回路
３５にてその受信を確認すると、合計信号（Ｌ２
＋Ｈ３）からなる発信側復旧信号（Ｌ２＋Ｈ３）
を着信側へ送信する。着信側がその発信側復旧信
号をPB制御信号受信回路３４で受信すると、こ
の接続通話路に対する一連のパスチエツク試験お
よび誤接試験を終了する。

一連の試験が終了すると、RAM４２の第２の
タイマカウンタの経過時間Ｔ２が計時開始時刻か
ら第２図に示す通話保留時間を経過した例えば
180sec等の所定時間に達すると自動復旧処理を開
始する。すなわち、制御部２１が現在交換機２３
の回線端子Ｌ０，Ｌ１に接続中のインタフエース
回路２４の動作を停止させて、等価的に送受器が
置かれた状態にする。すると、交換機２３の回線
端子Ｌ０，Ｌ１間に形成されちる接続通話路は遮
断された状態となる。すなわち、この接続通話路
に対して試験開始まえの状態に自動的に復旧す
る。そして第２のタイマカウンタをクリアする。

なお、180sec等の所定時間が経過した時点にお
いても、着信側が発信側復旧信号（Ｌ２＋Ｈ３）
を受信していない場合は誤接が発生したと判断し
て、誤接情報を試験結果としてRAM４２に記憶
したのち、該当接続通話路を強制復旧させる。

また、着信側において、着信パスチエツク信号
Ｈ４の送出時刻から第１のタイマカウンタで計時
される経過時間Ｔ１が15secの規定時間を経過し
たにもかかわらず、PB制御信号受信号路３４に
て発信側からの発信パスチエツク信号（Ｌ１＋Ｈ
４）を受信しなかつた場合は、通話接続路に何等
かの異常が発生したので、制御部２１はその異常
情報を試験結果としてRAM４２に記憶したの
ち、該当インタフエース回路２４の動作を解除し
て、該当接続通話路に対する動作を試験前状態に
強制復旧させる。

以上の処理動作により、交換機２３の一つの接
続通話路の試験が終了すると、時分割スイツチ回
路２５の接続状態を次の接続通話路の両端の回線
端子Ｌ０〜Ｌ６３が各回路３３〜３９に接続され
るように制御し、該当接続通話路に対する試験を
開始する。このように一つの時分割スイツチ回路
２５の接続状態を変化させて交換機２３の各接続
通話路を順次試験する。

このように構成された擬似呼試験装置によれ
ば、交換機２３に形成される一つの接続通話路に
対する一連の試験が正常に終了すると、通話保留
時間を含む所定時間後に該当接続通話路が自動復
旧し、パスチエツク試験で何等かの異常が発生す
ると、次の試験項目に進まずその時点で該当通話
路が強制遮断されて、該当接続通話路が強制復旧
される。

したがつて、たとえ交換機２３に擬似呼試験装
置の動作によつて順次形成される各接続通話路の
一部に接続異常が発生したとしても、各接続通話
路に対する試験を円滑に継続できる。

また、時分割スイツチ回路２５を採用すること
によつて、同一期間中に複数の接続通話路を同時
に試験できる。したがつて、交換機２３の全部の
接続通話路に対する試験時間を大幅に短縮でき
る。さらに、第３図に示したように各回線端子に
対応して複数の発信端子機能回路３および複数の
着信端子機能回路４を設ける必要がない。しかも
時分割スイツチ回路２５はLSI等の単一いの半導
体回路部品で形成することが可能であるので、擬
似呼試験装置自体を大幅に小型化および軽量化す
ることが可能である。その結果、製造費も低減で
きる。

［発明の効果］ 以上説明したように本発明の擬似呼試験装置に
よれば、高々各１台の信号発生回路と信号受信回
路とを共通装置として時分割スイツチ回路を介し
て交換機の各回線端子に順次切換接続しているの
で、試験終了後の自動復旧と異常発生時の強制復
旧とを一つのプログラム手順で実行でき、さらに
時分割スイツチ回路の採用によつて装置全体を小
型・軽量に形成できるとともに製造費を低減でき
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる擬似呼試験
装置の概略構成を示すブロツク図、第２図は同実
施例装置の動作を示すシーケンス制御図、第３図
は従来の擬似呼試験装置を示すブロツク図であ
る。 ２１……制御部、２３……交換機、２４……イ
ンタフエース回路、２５……時分割スイツチ回
路、２６……時分割スイツチタイミング発生部、
３３……信号発生回路、３４……PB制御信号受
信回路、３５……単周波信号受信回路、３６……
テスト用受信回路、３９……モニター回路、４０
……CPU、４２……RAM、Ｌ０〜Ｌ６３……回
線端子、Ｑ０〜Ｑ６３、Ｐ０〜PN……信号端
子。

Claims (1)

【特許請求の範囲】
1. １ 交換機の各回線端子に接続され、この各回線
   端子へ試験信号を送出してこの交換機の各回線端
   子から出力される応答信号をチエツクすることに
   よつて交換機における各回線端子間に形成される
   接続通話路の動作試験を行なう擬似呼試験装置に
   おいて、前記交換機へ送出する試験信号を発生す
   る信号発生回路と、前記交換機から送出される応
   答信号を受信する信号受信回路と、一方側の各信
   号端子に前記信号発生回路と信号受信回路とが接
   続され、他方側の各信号端子にインターフエイス
   回路を介して交換機の各回線端子が接続されると
   ともに、制御部からの制御信号によつて前記各イ
   ンターフエース回路を前記信号発生回路および信
   号受信回路に切換接続する時分割スイツチ回路
   と、前記信号発生回路から前記時分割スイツチ回
   路を介して交換機に形成された接続通話路へパス
   チエツク信号を送出した時刻から規定時間内に前
   記信号受信回路で前記パスチエツク信号を受信し
   たとき通話保留時間経過後に前記形成された接続
   通話路を遮断させる自動復旧手段と、前記規定時
   間内に前記信号受信回路で前記パスチエツク信号
   を受信しなかつたとき前記接続通話路を強制遮断
   させる強制復旧手段とを設けたことを特徴とする
   擬似呼試験装置。