JPH0458219A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH0458219A JPH0458219A JP16833490A JP16833490A JPH0458219A JP H0458219 A JPH0458219 A JP H0458219A JP 16833490 A JP16833490 A JP 16833490A JP 16833490 A JP16833490 A JP 16833490A JP H0458219 A JPH0458219 A JP H0458219A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- liquid crystal
- display
- crystal display
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 27
- 239000000872 buffer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は表示制御回路に関し、例えば液晶表示器を駆動
して表示を行うような表示制御回路に関するものである
。
して表示を行うような表示制御回路に関するものである
。
従来より、液晶表示器（以下、ＬＣＤ）は、低コスト、
低消費電力及び小型化が可能であるため、多くの機器で
使用されている。このような液晶表示器を駆動する表示
回路においては、電源電圧Ｖ ｃｃ及び液晶駆動用の負
電圧ｖｇｚ等を供給し、またＬＣＤドライバのコントロ
ール信号として、シフトクロックパルス（ＳＣＰ）、ラ
ッチパルス（ＬＰ）、交流信号（ＦＲ）、フレームパル
ス（ＦＰ）、シリアルデータ信号（ＸＤＯ）などを供給
している。
低消費電力及び小型化が可能であるため、多くの機器で
使用されている。このような液晶表示器を駆動する表示
回路においては、電源電圧Ｖ ｃｃ及び液晶駆動用の負
電圧ｖｇｚ等を供給し、またＬＣＤドライバのコントロ
ール信号として、シフトクロックパルス（ＳＣＰ）、ラ
ッチパルス（ＬＰ）、交流信号（ＦＲ）、フレームパル
ス（ＦＰ）、シリアルデータ信号（ＸＤＯ）などを供給
している。
このような従来の液晶表示回路では、本体の電源をオフ
した時に、その電源電圧が低下して液晶駆動用信号を出
力するＬＣＤコントローラがリセット状態となる。しか
しこの場合でも、ＬＣＤの電源電圧の入力インピーダン
スが高いため、電源の安定化のために電源線とＧＮＤと
の間に並列に接続された電解コンデンサに蓄積された電
荷がなかなか消費されず、液晶駆動用信号が出力されて
いないにもかかわらず、しばらくの間、ＬＣＤの電源電
圧が通常動作時の電圧レベルに保持されたままとなる。 このため、装置の電源の遮断時、ＬＣＤの複数のライン
のうち何本かが黒（表示されてしまうことがある。この
ような表示はＬＣＤの表示品位を低下するとともに、ユ
ーザにより誤動作と判断される虞れもあった。 本発明は上記従来例に鑑みてなされたもので、電源電圧
の低下を検出して表示器への電源供給を遮断することに
より、電源遮断時における表示器における表示の乱れを
な（した表示制御回路を提供することを目的とする。
した時に、その電源電圧が低下して液晶駆動用信号を出
力するＬＣＤコントローラがリセット状態となる。しか
しこの場合でも、ＬＣＤの電源電圧の入力インピーダン
スが高いため、電源の安定化のために電源線とＧＮＤと
の間に並列に接続された電解コンデンサに蓄積された電
荷がなかなか消費されず、液晶駆動用信号が出力されて
いないにもかかわらず、しばらくの間、ＬＣＤの電源電
圧が通常動作時の電圧レベルに保持されたままとなる。 このため、装置の電源の遮断時、ＬＣＤの複数のライン
のうち何本かが黒（表示されてしまうことがある。この
ような表示はＬＣＤの表示品位を低下するとともに、ユ
ーザにより誤動作と判断される虞れもあった。 本発明は上記従来例に鑑みてなされたもので、電源電圧
の低下を検出して表示器への電源供給を遮断することに
より、電源遮断時における表示器における表示の乱れを
な（した表示制御回路を提供することを目的とする。
【課題を解決するための手段］
上記目的を達成するために本発明の表示制御回路は以下
の様な構成からなる。即ち、 電源電圧の低下を検知して、リセット信号を発生する発
生手段と、前記リセット信号に応じて表示器への電源電
圧の供給を停止する停止手段と、前記リセット信号に応
じて前記表示器への制御信号レベルを少なくとも前記電
源電圧レベル以下に抑える電圧レベル抑止手段とを備え
る。 【作用】 以上の構成により、電源電圧の低下を検知して、リセッ
ト信号を発生し、そのリセット信号に応じて表示器への
電源電圧の供給を停止するとともに、リセット信号に応
じて表示器への制御信号レベルを少なくとも電源電圧レ
ベル以下に抑えるように動作する。
の様な構成からなる。即ち、 電源電圧の低下を検知して、リセット信号を発生する発
生手段と、前記リセット信号に応じて表示器への電源電
圧の供給を停止する停止手段と、前記リセット信号に応
じて前記表示器への制御信号レベルを少なくとも前記電
源電圧レベル以下に抑える電圧レベル抑止手段とを備え
る。 【作用】 以上の構成により、電源電圧の低下を検知して、リセッ
ト信号を発生し、そのリセット信号に応じて表示器への
電源電圧の供給を停止するとともに、リセット信号に応
じて表示器への制御信号レベルを少なくとも電源電圧レ
ベル以下に抑えるように動作する。
以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。 〈液晶表示回路の説明 （第１図）〉 第１図（Ａ）（Ｂ）は本発明の第１の実施例の液晶表示
回路の構成を示す図である。 第１図（Ａ）において、１０１は液晶表示器１０２の備
えた機器本体の基板を示しており、この基板には機器本
体の制御回路及びＬＣＤコントローラ等を含む表示駆動
回路などが含まれている。 １０２はこの機器の表示用に用いられる液晶表示器（Ｌ
ＣＤ）である、基板１０１の内部の電源としては、ディ
ジタルＩＣやＬＳＩ用の＋５Ｖ （ＶＣ）電源、液晶駆
動用の負電源−ｓ ｖ （ｖ ｇｇ）等がある。１０は
＋５ｖの電源ラインを示し、１１は一８ｖの電源ライン
を示している。ＣＩは＋５Ｖを安定化させるための電界
コンデンサ、Ｃ２は一８Ｖを安定化させるための電界コ
ンデンサである。 １２は第１図（Ｂ）に示す回路より出力されるリセット
信号（／Ｒｅ５ｅｔ）で、“／”はロウアクティブであ
ることを示している。 第１図（Ｂ）において、１１０は電源を示し、１１１は
この電源１１０より＋５ｖを入力してリセット信号を発
生するリセット回路である。このリセット回路１１１は
、電源１１０のスイッチ１１２がオフされて＋５ｖの電
圧レベルが所定の電位まで低下すると、ロウレベルの信
号（／Ｒｅ５ｅｔ）１２を出力する。なお、電源１１０
が電池等の場合には、その電源電圧の低下によっても、
このリセット信号１２が出力される。 このリセット信号１２が出力されると、＋５Ｖを液晶表
示器１０２のＶＣＣ端子に供給しているトランジスタＴ
ｒｉと、−８ｖを液晶表示器１０２のＶａｔ端子に供給
しているトランジスタＴｒ２とが共にオフ状態になる。 液晶表示器１０２の端子Ｖｃｅに供給される電源線１４
及び端子ｖ！Ｅに供給されている電源線１５は、それぞ
れ抵抗Ｒ２とＲ４を介して接地されているため、各トラ
ンジスタがオフされた時は、それらの電圧レベルはＯｖ
に設定される。なお、１３はツェナーダイオードで、リ
セット信号１２の線を流れる電流がトランジスタＴｒ２
のベースに流入するのを防止している。 ２２はＬＣＤコントローラを示し、１６〜２０はＬＣＤ
コントローラ２２の内部に設けられた出カ用バッファで
、オープンコレクタで構成されている。これら出力バッ
ファ１６〜２０より液晶表示器１０２に出力されるＳＣ
Ｐ、ＬＰ、ＦＰ、ＦＲ，ＸＤＯの各信号は、抵抗アレイ
２１により電源電圧Ｖｃｃでプルアップされている。 上記構成の回路において、電源スィッチ１１２がオフさ
れること等により、ＶＣｅの電圧が＋５゜Ｏｖから、４
．６Ｖ程度に低下すると、リセット回路１１１よりリセ
ット信号１２がロウレベル（Ｏｖ）で出力される。これ
により、トランジスタＴｒｉのベースにはベース電流が
流れないためコレクタ電流も流れず、抵抗Ｒ２によりＶ
ＣＣはプルダウンされてＯｖと固定となる。 また、電源線１１のＶ ｔｔ−８Ｖの場合は、ツェナー
ダイオード１３をツェナー電圧がＬＯＶのダイオードと
すると、リセット信号１２がハイレベルの時はＴｒ２の
ベース電位は一５ｖとなって、ベース電流が流れる。こ
れにより、Ｖｘｔ（−８Ｖ）が液晶表示器１０２に供給
される。ここで、リセット信号１２がロウレベルになる
と、トランジスタＴｒ２のベース電流が流れなくなり、
電源電圧Ｖ、はＴｒ２により遮断された状態となる。即
ち、液晶表示器１０２の端子Ｖｚｔの電位は、抵抗Ｒ４
によりプルアップされてＯｖとなる。 またこのとき、ＶｅｃによりプルアップされているＬＣ
Ｄ１０２への各制御信号ＳＣＰ、ＬＰ、ＦＰ、ＦＲ，Ｘ
Ｄｏも、同様にＯｖとなる。 〈実施例２ （第２図）〉 第２図は本発明の第２の実施例の液晶表示回路の構成を
示すブロック図で、第１図と共通する部分は同じ番号で
示し、それらの説明を省略する。 ２２ａはＬＣＤコントローラを示し、その出力段はトラ
イステートとなっている。これにより、リセット信号１
２が非アクティブのとき、即ちハイレベルのときは、イ
ンバータ回路３１を介して、トライステートバッファ３
２〜３６の各出力イネーブル端子にロウレベルの信号が
印加される。これにより、ＳＣＰ、ＬＰ等の信号が液晶
表示器１０２に出力される。 一方、リセット信号１２がロウレベルになると、トライ
ステートバッファ３２〜３６の各出力はハイインピーダ
ンス状態となる。これにより、ＬＣＤコントローラ２２
ａの出力信号は、これら出力信号線に接続されたプルダ
ウン抵抗アレイ３７によりロウレベル（ＯＶ）となる。 このようにして、電源電圧が遮断された時、ＬＣＤ１０
２の電源電圧をＯｖにすることができるとともに、ＬＣ
Ｄ１０２への各制御信号をもＯｖにすることができる。 〈実施例３ （第３図）〉 第３図は本発明の第３の実施例の液晶表示回路の構成を
示すブロック図で、前述の図面と共通する部分は同一番
号で示し、それらの説明を省略する。 前述の実施例では、ＬＣＤコントローラ２２゜２２ａが
いずれもカスタムＬＳＩであったのに対し、この第３の
実施例では汎用の市販されているＬＣＤコントローラ２
２ｂを用いている。この場合、ＬＣＤ１０２に出力され
るＳＣＰ、ＬＰ、ＦＰ、ＦＲ，ＸＤＯ等の制御信号はオ
ーブンコレクタ出力やトライステート巳カ対応ではない
ため、前述の実施例のように動作させるためには、コン
トローラ２２ｂより出力されるハイレベルの出力信号を
ＬＣＤ１０２に直接与えることができなくなる。 そこで、ＬＣＤコントローラ２２ｂの出力バッファ４２
〜４６よりの各出力信号に、ダイオード４７〜５１のそ
れぞれを直列に接続する。そして、これら各ダイオード
のアノード側を抵抗アレイ４１によりＶＣＣにプルアッ
プする。このようにして、前述したような動作により、
ＬＣＤ １０２の電源電圧Ｖ ｅｃがＯｖに低下したと
き、これら各制御信号ＳＣＰ、ＬＰ、ＦＰ、ＦＲ，ＸＤ
Ｏ等がハイレベルで、即ち、Ｖｃｃの電圧レベルを越え
るような電圧レベル、ＬＣＤ１０２に供給されないよう
にしている。 このようにして、市販のＬＣＤコントローラを用いても
、電源電圧が低下したときに、ＬＣＤ １０２に供給す
る電源電圧及び制御信号を確実にはぼＯｖに低下させる
ことができる。 なお、本実施例では、液晶表示器の場合で説′明したが
本発明はこれに限定されるものでな（、例えばＣＲＴや
プラズマなどの、他の表示装置の表示回路の場合にも適
用できることはもちろんである。 以上説明した様に本実施例によれば、機器の電源をオフ
した時に、ＬＣＤ駆動用電源Ｖｃｃ、 Ｖｚｔを強制的
に遮断、即ちほぼ０■とすることにより機器の電源オフ
時などに見苦しい表示が発生することがなくなり、表示
装置の表示品位を高めることができる効果がある。 【発明の効果］ 以上説明したように本発明によれば、電源電圧の低下を
検出して表示器への電源供給を遮断することにより、電
源遮断時における表示器における表示の乱れを無くすこ
とができる。
に説明する。 〈液晶表示回路の説明 （第１図）〉 第１図（Ａ）（Ｂ）は本発明の第１の実施例の液晶表示
回路の構成を示す図である。 第１図（Ａ）において、１０１は液晶表示器１０２の備
えた機器本体の基板を示しており、この基板には機器本
体の制御回路及びＬＣＤコントローラ等を含む表示駆動
回路などが含まれている。 １０２はこの機器の表示用に用いられる液晶表示器（Ｌ
ＣＤ）である、基板１０１の内部の電源としては、ディ
ジタルＩＣやＬＳＩ用の＋５Ｖ （ＶＣ）電源、液晶駆
動用の負電源−ｓ ｖ （ｖ ｇｇ）等がある。１０は
＋５ｖの電源ラインを示し、１１は一８ｖの電源ライン
を示している。ＣＩは＋５Ｖを安定化させるための電界
コンデンサ、Ｃ２は一８Ｖを安定化させるための電界コ
ンデンサである。 １２は第１図（Ｂ）に示す回路より出力されるリセット
信号（／Ｒｅ５ｅｔ）で、“／”はロウアクティブであ
ることを示している。 第１図（Ｂ）において、１１０は電源を示し、１１１は
この電源１１０より＋５ｖを入力してリセット信号を発
生するリセット回路である。このリセット回路１１１は
、電源１１０のスイッチ１１２がオフされて＋５ｖの電
圧レベルが所定の電位まで低下すると、ロウレベルの信
号（／Ｒｅ５ｅｔ）１２を出力する。なお、電源１１０
が電池等の場合には、その電源電圧の低下によっても、
このリセット信号１２が出力される。 このリセット信号１２が出力されると、＋５Ｖを液晶表
示器１０２のＶＣＣ端子に供給しているトランジスタＴ
ｒｉと、−８ｖを液晶表示器１０２のＶａｔ端子に供給
しているトランジスタＴｒ２とが共にオフ状態になる。 液晶表示器１０２の端子Ｖｃｅに供給される電源線１４
及び端子ｖ！Ｅに供給されている電源線１５は、それぞ
れ抵抗Ｒ２とＲ４を介して接地されているため、各トラ
ンジスタがオフされた時は、それらの電圧レベルはＯｖ
に設定される。なお、１３はツェナーダイオードで、リ
セット信号１２の線を流れる電流がトランジスタＴｒ２
のベースに流入するのを防止している。 ２２はＬＣＤコントローラを示し、１６〜２０はＬＣＤ
コントローラ２２の内部に設けられた出カ用バッファで
、オープンコレクタで構成されている。これら出力バッ
ファ１６〜２０より液晶表示器１０２に出力されるＳＣ
Ｐ、ＬＰ、ＦＰ、ＦＲ，ＸＤＯの各信号は、抵抗アレイ
２１により電源電圧Ｖｃｃでプルアップされている。 上記構成の回路において、電源スィッチ１１２がオフさ
れること等により、ＶＣｅの電圧が＋５゜Ｏｖから、４
．６Ｖ程度に低下すると、リセット回路１１１よりリセ
ット信号１２がロウレベル（Ｏｖ）で出力される。これ
により、トランジスタＴｒｉのベースにはベース電流が
流れないためコレクタ電流も流れず、抵抗Ｒ２によりＶ
ＣＣはプルダウンされてＯｖと固定となる。 また、電源線１１のＶ ｔｔ−８Ｖの場合は、ツェナー
ダイオード１３をツェナー電圧がＬＯＶのダイオードと
すると、リセット信号１２がハイレベルの時はＴｒ２の
ベース電位は一５ｖとなって、ベース電流が流れる。こ
れにより、Ｖｘｔ（−８Ｖ）が液晶表示器１０２に供給
される。ここで、リセット信号１２がロウレベルになる
と、トランジスタＴｒ２のベース電流が流れなくなり、
電源電圧Ｖ、はＴｒ２により遮断された状態となる。即
ち、液晶表示器１０２の端子Ｖｚｔの電位は、抵抗Ｒ４
によりプルアップされてＯｖとなる。 またこのとき、ＶｅｃによりプルアップされているＬＣ
Ｄ１０２への各制御信号ＳＣＰ、ＬＰ、ＦＰ、ＦＲ，Ｘ
Ｄｏも、同様にＯｖとなる。 〈実施例２ （第２図）〉 第２図は本発明の第２の実施例の液晶表示回路の構成を
示すブロック図で、第１図と共通する部分は同じ番号で
示し、それらの説明を省略する。 ２２ａはＬＣＤコントローラを示し、その出力段はトラ
イステートとなっている。これにより、リセット信号１
２が非アクティブのとき、即ちハイレベルのときは、イ
ンバータ回路３１を介して、トライステートバッファ３
２〜３６の各出力イネーブル端子にロウレベルの信号が
印加される。これにより、ＳＣＰ、ＬＰ等の信号が液晶
表示器１０２に出力される。 一方、リセット信号１２がロウレベルになると、トライ
ステートバッファ３２〜３６の各出力はハイインピーダ
ンス状態となる。これにより、ＬＣＤコントローラ２２
ａの出力信号は、これら出力信号線に接続されたプルダ
ウン抵抗アレイ３７によりロウレベル（ＯＶ）となる。 このようにして、電源電圧が遮断された時、ＬＣＤ１０
２の電源電圧をＯｖにすることができるとともに、ＬＣ
Ｄ１０２への各制御信号をもＯｖにすることができる。 〈実施例３ （第３図）〉 第３図は本発明の第３の実施例の液晶表示回路の構成を
示すブロック図で、前述の図面と共通する部分は同一番
号で示し、それらの説明を省略する。 前述の実施例では、ＬＣＤコントローラ２２゜２２ａが
いずれもカスタムＬＳＩであったのに対し、この第３の
実施例では汎用の市販されているＬＣＤコントローラ２
２ｂを用いている。この場合、ＬＣＤ１０２に出力され
るＳＣＰ、ＬＰ、ＦＰ、ＦＲ，ＸＤＯ等の制御信号はオ
ーブンコレクタ出力やトライステート巳カ対応ではない
ため、前述の実施例のように動作させるためには、コン
トローラ２２ｂより出力されるハイレベルの出力信号を
ＬＣＤ１０２に直接与えることができなくなる。 そこで、ＬＣＤコントローラ２２ｂの出力バッファ４２
〜４６よりの各出力信号に、ダイオード４７〜５１のそ
れぞれを直列に接続する。そして、これら各ダイオード
のアノード側を抵抗アレイ４１によりＶＣＣにプルアッ
プする。このようにして、前述したような動作により、
ＬＣＤ １０２の電源電圧Ｖ ｅｃがＯｖに低下したと
き、これら各制御信号ＳＣＰ、ＬＰ、ＦＰ、ＦＲ，ＸＤ
Ｏ等がハイレベルで、即ち、Ｖｃｃの電圧レベルを越え
るような電圧レベル、ＬＣＤ１０２に供給されないよう
にしている。 このようにして、市販のＬＣＤコントローラを用いても
、電源電圧が低下したときに、ＬＣＤ １０２に供給す
る電源電圧及び制御信号を確実にはぼＯｖに低下させる
ことができる。 なお、本実施例では、液晶表示器の場合で説′明したが
本発明はこれに限定されるものでな（、例えばＣＲＴや
プラズマなどの、他の表示装置の表示回路の場合にも適
用できることはもちろんである。 以上説明した様に本実施例によれば、機器の電源をオフ
した時に、ＬＣＤ駆動用電源Ｖｃｃ、 Ｖｚｔを強制的
に遮断、即ちほぼ０■とすることにより機器の電源オフ
時などに見苦しい表示が発生することがなくなり、表示
装置の表示品位を高めることができる効果がある。 【発明の効果］ 以上説明したように本発明によれば、電源電圧の低下を
検出して表示器への電源供給を遮断することにより、電
源遮断時における表示器における表示の乱れを無くすこ
とができる。
第１図（Ａ）は本発明の第１の実施例の表示回路の構成
を示す図、 第１図（Ｂ）はリセット信号の発生回路図、第２図は本
発明の第２の液晶表示回路の構成を示す図、そして 第３図は本発明の第３の液晶表示回路の構成を示す図で
ある。 図中、１０・・・＋５ｖ電源線、１１・・・−８■電源
線、１２・・・リセット信号、１３・・・ツェナーダイ
オード、ｌ ４ ・Ｌ ＣＤのＶｃｅ線、１５ ・Ｌ
ＣＤのＶｚｔ線、１６〜２０・・・オーブンコレクタ・
バッファ、２１．３７．４１・・・抵抗アレイ、２２，
２２ａ、２２ｂ・・・ＬＣＤコントローラ、３１・・・
インバータ回路、３２〜３６・・・出力バッファ、４７
〜５１・・・ダイオード、１０１・・・機器基板、１０
２・・・液晶表示器（ＬＣＤ） 、１１０・・・電源、
１１１・・・リセット信号発生回路である。
を示す図、 第１図（Ｂ）はリセット信号の発生回路図、第２図は本
発明の第２の液晶表示回路の構成を示す図、そして 第３図は本発明の第３の液晶表示回路の構成を示す図で
ある。 図中、１０・・・＋５ｖ電源線、１１・・・−８■電源
線、１２・・・リセット信号、１３・・・ツェナーダイ
オード、ｌ ４ ・Ｌ ＣＤのＶｃｅ線、１５ ・Ｌ
ＣＤのＶｚｔ線、１６〜２０・・・オーブンコレクタ・
バッファ、２１．３７．４１・・・抵抗アレイ、２２，
２２ａ、２２ｂ・・・ＬＣＤコントローラ、３１・・・
インバータ回路、３２〜３６・・・出力バッファ、４７
〜５１・・・ダイオード、１０１・・・機器基板、１０
２・・・液晶表示器（ＬＣＤ） 、１１０・・・電源、
１１１・・・リセット信号発生回路である。
Claims (2)
- （１）電源電圧の低下を検知して、リセット信号を発生
する発生手段と、 前記リセット信号に応じて表示器への電源電圧の供給を
停止する停止手段と、 前記リセット信号に応じて前記表示器への制御信号レベ
ルを少なくとも前記電源電圧レベル以下に抑える電圧レ
ベル抑止手段と、 を備えることを特徴とする表示制御回路。 - （２）前記停止手段は、電源より前記表示器への電力供
給線に接続されたトランジスタを含み、前記リセット信
号により前記トランジスタのベース電位を低下させて前
記表示器への電力供給を遮断するようにしたことを特徴
とする請求項第１項に記載の表示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16833490A JPH0458219A (ja) | 1990-06-28 | 1990-06-28 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16833490A JPH0458219A (ja) | 1990-06-28 | 1990-06-28 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0458219A true JPH0458219A (ja) | 1992-02-25 |
Family
ID=15866130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16833490A Pending JPH0458219A (ja) | 1990-06-28 | 1990-06-28 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0458219A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042428B2 (en) | 2001-10-15 | 2006-05-09 | Lg Electronics Inc. | Apparatus and method for preventing lock-up of LCD in mobile terminal |
| JP2009265216A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 液晶表示装置 |
| JP2011070055A (ja) * | 2009-09-28 | 2011-04-07 | Sony Corp | 液晶表示装置 |
| JP2014202792A (ja) * | 2013-04-01 | 2014-10-27 | 株式会社ルネサスエスピードライバ | 携帯端末及び表示パネルドライバ |
-
1990
- 1990-06-28 JP JP16833490A patent/JPH0458219A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042428B2 (en) | 2001-10-15 | 2006-05-09 | Lg Electronics Inc. | Apparatus and method for preventing lock-up of LCD in mobile terminal |
| JP2009265216A (ja) * | 2008-04-23 | 2009-11-12 | Yokogawa Electric Corp | 液晶表示装置 |
| JP2011070055A (ja) * | 2009-09-28 | 2011-04-07 | Sony Corp | 液晶表示装置 |
| US8625039B2 (en) | 2009-09-28 | 2014-01-07 | Japan Display West Inc. | Liquid crystal display device |
| US9159267B2 (en) | 2009-09-28 | 2015-10-13 | Japan Display Inc. | Liquid crystal display device |
| JP2014202792A (ja) * | 2013-04-01 | 2014-10-27 | 株式会社ルネサスエスピードライバ | 携帯端末及び表示パネルドライバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583356B2 (ja) | アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法 | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| JPH0458219A (ja) | 表示制御回路 | |
| US4309701A (en) | LSI Device including a liquid crystal display drive | |
| JPH0346268A (ja) | 半導体装置のｃｍｏｓ型入力バッファ回路 | |
| JP3519870B2 (ja) | 液晶表示装置 | |
| KR100440540B1 (ko) | 파워-오프 방전 회로를 갖는 액정 표시 장치 | |
| JPS61296383A (ja) | 電子機器 | |
| JP3497990B2 (ja) | ディスプレイ装置 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JPH088707A (ja) | 入力保護回路，電源制御回路及び液晶表示装置 | |
| JP3520374B2 (ja) | 半導体集積回路 | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JP2552636B2 (ja) | 電子機器 | |
| JP3160047B2 (ja) | 半導体装置 | |
| KR100448938B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 장치 | |
| JPH04283673A (ja) | Ｌｓｉのテストモード設定回路 | |
| JP3281127B2 (ja) | Ｏｔｐマイコン | |
| KR20020091451A (ko) | 박막트랜지스터 액정표시장치의 멀티 레벨 게이트구동전압발생회로 | |
| JPH07212197A (ja) | クロック発生器及びこのクロック発生器を用いた液晶駆動装置 | |
| KR100188130B1 (ko) | 액정 표시 장치 드라이버의 전원 절약 장치 | |
| JP2004138969A (ja) | 液晶表示装置の駆動回路 | |
| JPH01246596A (ja) | 液晶表示装置 | |
| KR100925291B1 (ko) | 액정 표시 장치 | |
| JPH04366892A (ja) | 液晶ドライバ保護回路 |