JP2014202792A - 携帯端末及び表示パネルドライバ - Google Patents

携帯端末及び表示パネルドライバ Download PDF

Info

Publication number
JP2014202792A
JP2014202792A JP2013076278A JP2013076278A JP2014202792A JP 2014202792 A JP2014202792 A JP 2014202792A JP 2013076278 A JP2013076278 A JP 2013076278A JP 2013076278 A JP2013076278 A JP 2013076278A JP 2014202792 A JP2014202792 A JP 2014202792A
Authority
JP
Japan
Prior art keywords
power supply
line
supply line
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013076278A
Other languages
English (en)
Other versions
JP6161368B2 (ja
Inventor
坂巻 五郎
Goro Sakamaki
五郎 坂巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Renesas SP Drivers Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas SP Drivers Inc filed Critical Renesas SP Drivers Inc
Priority to JP2013076278A priority Critical patent/JP6161368B2/ja
Priority to US14/229,627 priority patent/US9395783B2/en
Priority to CN201410129669.0A priority patent/CN104103249B/zh
Publication of JP2014202792A publication Critical patent/JP2014202792A/ja
Application granted granted Critical
Publication of JP6161368B2 publication Critical patent/JP6161368B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1626Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】電力蓄積デバイスからの電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示の発生を抑制する携帯端末を提供する。
【解決手段】携帯端末1が、電池3と、液晶表示パネル7と、システムPMIC18と、液晶コントローラドライバ20とを備えている。液晶コントローラドライバ20は、ロジック回路と、ゲート制御駆動回路と、ソース線駆動回路と、レギュレータと、昇圧電源回路とを具備する。ロジック回路は、電源ライン21及び電源ライン23の少なくとも一方の電圧の低下に応答して、液晶表示パネル20に蓄積されている電荷が放電されるようにゲート制御駆動回路と、ソース線駆動回路とを制御するように構成されている。電源ライン21及び電源ライン23の少なくとも一方の電圧の低下が検出されると、スイッチがオン状態になり、電荷が、レギュレータを介してVGH電源ラインからVDD電源ラインに輸送される。
【選択図】図4

Description

本発明は、携帯端末及び表示パネルドライバに関し、特に、電力蓄積デバイス(例えば、電池)からの電力供給が停止したときにおける表示パネルドライバの動作の最適化に関する。
携帯電話、スマートフォン、タブレット端末その他の携帯端末は、一般に、電池その他の電力蓄積デバイスを備えており、携帯端末に搭載されている各デバイスは、当該電力蓄積デバイスから電力の供給を受けて動作する。
携帯端末の設計として考慮すべき事項の一つは、電力蓄積デバイスからの電力供給が突然に遮断される事態が発生し得るということである。電力蓄積デバイスからの電力供給が遮断される最も典型的な事例は、電力蓄積デバイスがユーザによって携帯端末から取り外される場合である。多くの携帯端末は、電池がユーザによって交換可能であるように設計されており、このような設計では、ユーザが電池を携帯端末から取り外すことがある。また、電池がユーザによって容易には取り外しできないように携帯端末が設計されている場合でも、製品検査工程においては、検査者によって電池が取り外されることがあり得る。
電力蓄積デバイスからの電力供給が突然に遮断されると、システムの動作が継続不可能になり、異常シャットダウンが発生する。携帯端末は、電力蓄積デバイスからの電力供給が突然に遮断されることによる異常シャットダウンが発生しても、異常動作を起こさないように設計されることが望ましい。
携帯端末には、一般に、液晶表示装置その他のパネル表示装置が搭載されるので、異常シャットダウンが発生した場合には、パネル表示装置も異常な動作をしないことが望まれる。このような背景から、発明者は、異常シャットダウンが発生した時の、パネル表示装置の異常動作の抑制について検討を行った。
発明者が検討している異常動作の一つは、パネル表示装置の異常表示の発生である。電力蓄積デバイスからの電力供給の遮断によって異常シャットダウンが発生した場合、パネル表示装置の表示パネルに電荷が残したままシステムの動作が停止してしまうので、表示パネルに異常な表示が現れることが起こり得る。一般に、システムが正常にシャットダウンされる場合には、表示パネルの電荷の放電が行われた後でシステムの動作が停止され、これにより、表示パネルへの異常表示が防がれている。しかしながら、電力蓄積デバイスからの電力供給の遮断によって異常シャットダウンが発生した場合には、システムが正常にシャットダウンされる場合と同じ動作を行って表示パネルへの異常表示を回避することは困難である。
このような背景から、電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示を抑制するための技術が提供されることが望まれている。
したがって、本発明の目的は、電力蓄積デバイスからの電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示の発生を抑制するための技術を提供することにある。
本発明の一の観点では、携帯端末が、ソース線とゲート線とを備える表示パネルと、電力蓄積デバイスと、電源回路部と、昇圧電源回路と、ゲート線駆動部と、ソース線駆動部と、第1レギュレータと、ロジック回路と、電荷輸送経路とを具備する。電源回路部は、電力蓄積デバイスから受け取った電力から、アナログ電源電圧と第1ロジック電源電圧を生成し、アナログ電源電圧を第1電源ラインに供給し、第1ロジック電源電圧を第2電源ラインに供給する。昇圧電源回路は、第1電源ラインからアナログ電源電圧を受け取り、受け取ったアナログ電源電圧を昇圧して昇圧電源電圧を生成して第3電源ラインに供給するように構成されている。ゲート線駆動部は、第3電源ラインから昇圧電源電圧を受け取ってゲート線を駆動する。ソース線駆動部は、ソース線を駆動する。第1レギュレータは、第1ロジック電源電圧を降圧して第2ロジック電源電圧を生成し、第2ロジック電源電圧を第4電源ラインに供給するように構成されている。ロジック回路は、第4電源ラインから第2ロジック電源電圧を受け取って、ゲート線駆動部とソース線駆動部とを制御するように構成されている。ロジック回路は、第1電源ライン及び第2電源ラインの少なくとも一方の電圧の低下に応答して、表示パネルに蓄積されている電荷が放電されるようにソース線駆動部とゲート線駆動部とを制御するように構成されている。電荷輸送経路は、第1電源ライン及び第2電源ラインの少なくとも一方の低下に応答して、第3電源ラインから第4電源ラインに電荷を輸送するように構成されている。
本発明の他の観点では、ソース線とゲート線とを備える表示パネルを駆動する表示パネルドライバが、第1電源ラインと、第2電源ラインと、昇圧電源回路と、ゲート制御駆動回路と、ソース線駆動回路と、第1レギュレータと、ロジック回路と、電荷輸送経路とを具備する。第1電源ライン及び第2電源ラインは、それぞれ、アナログ電源電圧及び第1ロジック電源電圧を受け取る。昇圧電源回路は、第1電源ラインからアナログ電源電圧を受け取り、受け取ったアナログ電源電圧を昇圧して昇圧電源電圧を生成して第3電源ラインに供給するように構成されている。ゲート制御駆動回路は、第3電源ラインから昇圧電源電圧を受け取って、ゲート線を駆動するゲートドライバを制御するゲート制御信号、又は、ゲート線を駆動するゲート駆動信号を生成する。ソース線駆動回路は、ソース線を駆動する。第1レギュレータは、第1ロジック電源電圧を降圧して第2ロジック電源電圧を生成し、第2ロジック電源電圧を第4電源ラインに供給するように構成されている。ロジック回路は、第4電源ラインから第2ロジック電源電圧を受け取って、ゲート線駆動部とソース線駆動部とを制御するように構成されている。ロジック回路は、第1電源ライン及び第2電源ラインの少なくとも一方の電圧の低下に応答して、表示パネルに蓄積されている電荷が放電されるようにソース線駆動部とゲート線駆動部とを制御するように構成されている。電荷輸送経路は、第1電源ライン及び第2電源ラインの少なくとも一方の低下に応答して、第3電源ラインから第4電源ラインに電荷を輸送するように構成されている。
本発明によれば、電力蓄積デバイスからの電力供給の遮断による異常シャットダウンが発生した場合に、表示パネルへの異常表示の発生を抑制することができる。
携帯端末の構成の例を示すブロック図である。 図1の携帯端末の液晶コントローラドライバ20の動作の例を示す概念図である。 電力蓄積デバイス(最も典型的には電池)からの電力供給の遮断によって異常シャットダウンが発生した場合における表示パネルドライバの動作の例を示す概念図である。 本発明の第1の実施形態における携帯端末の構成を部分的に示すブロック図である。 第1の実施形態における液晶コントローラドライバの構成を示すブロック図である。 第1の実施形態の液晶コントローラドライバにおける、レギュレータ及び検出器の動作を制御する制御系の構成を示すブロック図である。 第1の実施形態における、電池からの電力供給が遮断されたときの液晶コントローラドライバの動作を示す概念図である。 第1の実施形態の液晶コントローラドライバの構成の変形例を示すブロック図である。 第2の実施形態における液晶コントローラドライバの構成を示すブロック図である。 第2の実施形態における、電池からの電力供給が遮断されたときの液晶コントローラドライバの動作を示す概念図である。 液晶コントローラドライバの具体的な実装の例を示すブロック図である。 液晶コントローラドライバの具体的な実装の例を示すブロック図である。 第1及び第2の実施形態における、ゲート線を駆動する構成の変形例を示すブロック図である。 第1及び第2の実施形態における、ゲート線を駆動する構成の他の変形例を示すブロック図である。
以下では、まず、本発明の技術的意義の理解を容易にするために、携帯端末の典型的な構成、及び、電力蓄積デバイス(最も典型的には電池)からの電力供給の遮断によって異常シャットダウンが発生した場合における表示パネルドライバの動作の例について説明する。
図1は、携帯端末(例えば、携帯電話、スマートフォン、タブレット端末)の構成の例を示すブロック図である。図1の携帯端末1は、メインボード2、電池3、マイク4、スピーカ5、アンテナモジュール6、及び、液晶表示パネル7を備えている。メインボード2には、音声インターフェース11と、ベースバンド/アプリケーションプロセッサ12と、DSP(digital signal processor)13と、ASIC(application specific integrated circuit)14と、マイクロコンピュータ15、高周波インターフェース16、メモリ17、システムPMIC(power management IC)18、及び、液晶コントローラドライバ20が搭載されている。ここで、液晶コントローラドライバ20は、液晶表示パネル7を駆動する表示パネルドライバであり、液晶表示パネル7と液晶コントローラドライバ20とで表示装置が構成されている。
メインボード2に搭載された各デバイスは、電池3からの電力の供給を受けて動作する。詳細には、システムPMIC18は、電池3から受け取った電力から、メインボード2の各デバイスに供給される電源電圧を発生する。システムPMIC18は、当該携帯端末1が外部電源(例えば、商用AC電源)に接続されたときに電池3を充電する機能も有している。
図2は、図1の携帯端末1の液晶コントローラドライバ20の動作の例を示す概念図である。携帯端末1のシステムが正常に動作している場合、図2の上図に図示されているように、システムPMIC18は、電池3から受け取った電力から、少なくとも1つのアナログ電源電圧と、ロジック電源電圧IOVCCとを生成する。ここで、アナログ電源電圧とは、液晶コントローラドライバ20のアナログ回路(例えば、液晶コントローラドライバ20に搭載される電源回路や出力アンプ等)を動作させるために使用される電源電圧であり、図2では、3つのアナログ電源電圧VCI、VSP、VSNが液晶コントローラドライバ20に供給される例が図示されている。一方、ロジック電源電圧IOVCCとは、液晶コントローラドライバ20に搭載されているロジック回路を動作させるために使用される電源電圧である。液晶コントローラドライバ20は、システムPMIC18から受け取ったアナログ電源電圧VCI、VSP、VSN、及び、ロジック電源電圧IOVCCで動作して、液晶表示パネル7に所望の画像を表示する。
携帯端末1のシステムが正常にシャットダウンされる場合、液晶コントローラドライバ20は、液晶表示パネル7の表示を停止するための動作、具体的には、液晶表示パネル7に存在している電荷を放電する動作を行う。例えば、液晶コントローラドライバ20は、液晶表示パネル7のソース線を順次に選択すると共に全てのソース線を接地し、これにより、液晶表示パネル7の各画素の電荷を放電する動作を行う。このような動作により、液晶表示パネル7の異常表示(即ち、液晶表示パネル7に異常な画像が表示される不具合)が防止される。液晶表示パネル7の表示を停止するための動作は、液晶コントローラドライバ20のロジック回路によって制御される。
図3を参照して、電力蓄積デバイスとして動作する電池3がユーザによって取り外される等、電池3からの電力供給が遮断されることによって携帯端末1のシステムが異常にシャットダウンする場合でも、液晶表示パネル7の異常表示は回避されることが望ましい。一つの問題は、電池3から液晶コントローラドライバ20に電力が供給されない状態で、液晶表示パネル7の異常表示を防ぐための動作を行わなければならないことである。液晶表示パネル7の異常表示を防ぐための動作は、液晶コントローラドライバ20のロジック回路によって制御されるが、ロジック回路は、電池3からの電力供給が無い状態で動作しなければならない。
一つの解決手法としては、図3の下図に図示されているように、ロジック電源電圧IOVCCを液晶コントローラドライバ20に供給するために用いられる電源ライン21に接続されたバイパスキャパシタ22の電荷を利用することが考えられる。電源ライン21と接地端子の間には、一般に、電源ライン21の電圧を安定化するためにバイパスキャパシタ22が接続される。バイパスキャパシタ22に蓄積されている電荷で電源ライン21の電圧を維持して液晶コントローラドライバ20のロジック回路を動作させれば、液晶表示パネル7の異常表示を防ぐための動作を行うことができる。
しかしながら、このような手法で液晶表示パネル7の異常表示を防ぐための動作を完全に行うためには、バイパスキャパシタ22の容量を大きくすることが必要になり、これは、携帯端末1の実装に悪影響を及ぼし得る。
以下に述べられる本発明の実施形態は、このような問題に対処するための技術に関連するものである。以下に述べられる実施形態では、電池3からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル7の異常表示の発生を抑制するための技術が提示される。
(第1の実施形態)
図4は、本発明の第1の実施形態における携帯端末1の構成を示すブロック図である。図4には、携帯端末1のうち、液晶表示パネル7の駆動に関連する部分のみが図示されている。
電池3がシステムPMIC18に接続されており、システムPMIC18は、電池3からの電力の供給を受けてロジック電源電圧IOVCCとアナログ電源電圧VCIとを生成する。ロジック電源電圧IOVCCは、電源ライン21によって液晶コントローラドライバ20に供給され、アナログ電源電圧VCIは、電源ライン23によって液晶コントローラドライバ20に供給される。なお、図4には、1つのアナログ電源電圧VCIのみが図示されているが、複数のアナログ電源電圧(図4では、電圧VSP、VSNとして図示されている)が液晶コントローラドライバ20に供給されてもよい。
ロジック電源電圧IOVCCを液晶コントローラドライバ20に供給する電源ライン21には、電源ライン21の電圧を維持するためのバイパスキャパシタ22が接続される。加えて、アナログ電源電圧VCIを液晶コントローラドライバ20に供給する電源ライン23には、電源ライン23の電圧を維持するためのバイパスキャパシタ24が接続される。バイパスキャパシタ22は、電源ライン21と接地端子の間に接続され、バイパスキャパシタ24は、電源ライン23と接地端子の間に接続される。
液晶コントローラドライバ20は、液晶表示パネル7を駆動する機能を有している。詳細には、液晶表示パネル7は、ソース線(信号線、データ線とも呼ばれる)と、ゲート線(走査線、アドレス線とも呼ばれる)と、画素とが配置された表示部7aと、ゲート線を駆動するGIP回路7bとを備えている。GIP回路7bは、液晶表示パネル7のガラス基板の上にCOG(circuit on glass)技術で集積化されてもよい。
液晶コントローラドライバ20は、表示部7aのソース線を駆動し、更に、GIP回路7bを制御する機能を有している。詳細には、液晶コントローラドライバ20は、ソース駆動信号S1〜Smを表示部7aのソース線に供給して該ソース線を駆動し、更に、GIP回路7bを制御するゲート制御信号SOUT1〜SOUTnをGIP回路7bに供給する。
図5は、本実施形態の液晶コントローラドライバ20の構成を部分的に示すブロック図である。液晶コントローラドライバ20は、ロジック回路31と、ゲート制御駆動回路32と、ソース駆動回路33とを備えている。ロジック回路31は、ゲート制御駆動回路32とソース駆動回路33とを制御する。ゲート制御駆動回路32は、GIP回路7bを制御するゲート制御信号SOUT1〜SOUTnを生成する。ソース駆動回路33は、ソース線を駆動するソース駆動信号S1〜Smを生成する。後述されるように、ロジック回路31は、電池3からの電力供給が遮断されて異常シャットダウンが発生したときに、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する機能を有している。
本実施形態の液晶コントローラドライバ20では、各回路に電源電圧を供給する電源系統が、IOVCC電源ライン34と、レギュレータ35と、VDD電源ライン36と、VCI電源ライン37と、昇圧電源回路38と、VGH電源ライン39とを備えている。
IOVCC電源ライン34は、システムPMIC18から供給されるロジック電源電圧IOVCCを受け取る電源ラインである。レギュレータ35は、ロジック電源電圧IOVCCを降圧してロジック電源電圧VDDを生成し、生成したロジック電源電圧VDDをVDD電源ライン36に供給する。即ち、レギュレータ35は、システムPMIC18と共に、電池3が供給する電力から、VDD電源ライン36に供給されるロジック電源電圧VDDを生成する電源回路部として動作することになる。ロジック電源電圧VDDは、VDD電源ライン36からロジック回路31に供給され、ロジック回路31は、ロジック電源電圧VDDで動作する。
VCI電源ライン37は、システムPMIC18から供給されるアナログ電源電圧VCIを受け取る電源ラインである。昇圧電源回路38は、アナログ電源電圧VCIを昇圧して昇圧電源電圧VGHを生成し、生成した昇圧電源電圧VGHをVGH電源ライン39に供給する。ここで、昇圧電源電圧VGHは、液晶表示パネル7のゲート線を駆動する回路群(本実施形態では、液晶表示パネル7のGIP回路7b、及び、ゲート制御駆動回路32)の動作に用いられる電源電圧である。昇圧電源回路38には、昇圧動作に用いられる昇圧キャパシタ25が接続される。ここで、本実施形態では、昇圧キャパシタ25は、液晶コントローラドライバ20の外部に設けられた外付けキャパシタとして実装される。
本実施形態では、昇圧電源電圧VGHが、電源ライン26を介してGIP回路7bに供給される。GIP回路7bは、昇圧電源電圧VGHの供給を受けて動作する。電源ライン26には、電源ライン26の電圧を維持するためのバイパスキャパシタ27が接続される。
なお、昇圧電源電圧VGHがGIP回路7bに供給される代わりに、GIP回路7bが、ゲート制御駆動回路32から供給されるゲート制御信号SOUT1〜SOUTnのいずれかを電源電圧として用いて動作しても良い。この場合でも、VGH電源ライン39の電圧を維持するために、VGH電源ライン39と接地端子の間にバイパスキャパシタ27が接続される。
本実施形態の液晶コントローラドライバ20の一つの特徴は、電池3からの電力供給が遮断されたときに、液晶表示パネル7のゲート線を駆動する回路群に供給される電源電圧が供給されている電源ライン及びそれに接続されているバイパスキャパシタに蓄積されている電荷を利用してロジック回路31を動作させることである。より具体的には、本実施形態の液晶コントローラドライバ20は、電池3からの電力供給が遮断されたときに、VGH電源ライン39及びバイパスキャパシタ27に蓄積されている電荷を利用してロジック回路31を動作させるように構成されている。これにより、電池3からの電力供給が遮断されたときでもロジック回路31がある程度の時間は動作可能になり、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御することができる。
このような動作を実現するために、本実施形態の液晶コントローラドライバ20は、レギュレータ41と、スイッチ42と、検出器43、44とを備えている。レギュレータ41は、VGH電源ライン39の電圧(昇圧電源電圧VGH)を降圧してロジック電源電圧IOVCCの定格値と同一の電圧を生成するように構成されている。スイッチ42は、検出器43から出力される検出信号SDTC1及び検出器44から出力される検出信号SDTC2に応答してオンオフする。言い換えれば、レギュレータ41及びスイッチ42は、検出信号SDTC1、SDTC2に応じて、電荷をVGH電源ライン39からIOVCC電源ライン34に輸送する電荷輸送経路としての機能を有していることになる。
検出器43、44は、それぞれ、VCI電源ライン37、IOVCC電源ライン34の電圧の低下を検知するための回路である。検出器43は、VCI電源ライン37の電圧が所定の閾値VTH1よりも低下したことを検知すると検出信号SDTC1をアサートする。一方、VCI電源ライン37の電圧が閾値VTH1より高い場合、検出器43は、検出信号SDTC1をネゲートする。同様に、検出器44は、IOVCC電源ライン34の電圧が所定の閾値VTH2よりも低下したことを検知すると検出信号SDTC2をアサートする。一方、IOVCC電源ライン34の電圧が閾値VTH2より高い場合、検出器44は、検出信号SDTC2をネゲートする。
検出器43、44のこのような動作は、電池3からの電力供給の遮断を検知するためのものである。電池3からの電力供給が遮断されると、システムPMIC18によるアナログ電源電圧VCI及びロジック電源電圧IOVCCの生成が停止し、VCI電源ライン37及びIOVCC電源ライン34の電圧が低下する。即ち、VCI電源ライン37及びIOVCC電源ライン34の電圧の低下から、電池3からの電力供給の遮断を検知することができる。
検出器43、44によって生成された検出信号SDTC1、SDTC2は、ロジック回路31及びスイッチ42の制御に用いられる。スイッチ42は、検出信号SDTC1又は検出信号SDTC2の少なくとも一方がアサートされるとオン状態になり、レギュレータ41によって生成された電圧をIOVCC電源ライン34に供給する。また、ロジック回路31は、検出信号SDTC1又は検出信号SDTC2の少なくとも一方がアサートされると、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を開始する。
図6は、レギュレータ35、41、検出器43、44の制御を行う制御系の構成を示すブロック図である。当該制御系は、基準電圧発生回路45と、レベル調整回路46、47と、検出レベル調整回路48、49を備えている。基準電圧発生回路45は、安定化された基準電圧VREFを発生する回路であり、例えば、バンドギャップリファレンス回路のような安定して基準電圧を生成可能な回路が基準電圧発生回路45として使用される。
レベル調整回路46は、レギュレータ35が出力する電圧を調節するための回路である。レベル調整回路46は、基準電圧発生回路45から供給された基準電圧VREFから、レギュレータ35が出力すべき電圧に対応する制御電圧VCTRL1を生成する。レギュレータ35は、この制御電圧VCTRL1に応答して、VDD電源ライン36に出力する電圧をロジック電源電圧VDDの定格値に制御するように構成されている。
レベル調整回路47は、レギュレータ41が出力する電圧を調節するための回路である。レベル調整回路47は、基準電圧発生回路45から供給された基準電圧VREFから、レギュレータ41が出力すべき電圧に対応する制御電圧VCTRL2を生成する。レギュレータ41は、この制御電圧VCTRL2に応答して、出力する電圧をロジック電源電圧IOVCCの定格値に制御するように構成されている。
検出レベル調整回路48は、検出器43が検出信号SDTC1をアサートする閾値を調節する回路である。検出レベル調整回路48は、基準電圧発生回路45から供給された基準電圧VREFから、検出器43が検出信号SDTC1をアサートする閾値VTH1に対応する電圧VADJ1を生成する。検出器43は、VCI電源ライン37の電圧と電圧VADJ1とを比較し、VCI電源ライン37の電圧が閾値VTH1よりも低い場合、検出信号SDTC1をアサートする。なお、VCI電源ライン37の電圧を電圧VADJ1と直接に比較する場合には、電圧VADJ1は閾値VTH1と同一に設定され、VCI電源ライン37の電圧を電圧分割して得られる電圧と電圧VADJ1とを比較する場合には、電圧VADJ1は、その電圧分割の比率に応じた電圧に設定される。
検出レベル調整回路49は、検出器44が検出信号SDTC2をアサートする閾値を調節する回路である。検出レベル調整回路49は、基準電圧発生回路45から供給された基準電圧VREFから、検出器44が検出信号SDTC2をアサートする閾値VTH2に対応する電圧VADJ2を生成する。検出器43は、IOVCC電源ライン34の電圧と電圧VADJ2とを比較し、IOVCC電源ライン34の電圧が閾値VTH2よりも低い場合、検出信号SDTC2をアサートする。ここで、IOVCC電源ライン34の電圧を電圧VADJ2と直接に比較する場合には、電圧VADJ2は閾値VTH2と同一に設定され、IOVCC電源ライン34の電圧を電圧分割して得られる電圧と電圧VADJ2とを比較する場合には、電圧VADJ2は、その電圧分割の比率に応じた電圧に設定される。
図7は、本実施形態において、電池3からの電力供給が遮断されて異常シャットダウンが発生したときの液晶コントローラドライバ20の動作を示す概念図である。電池3からの電力供給が遮断されると、システムPMIC18によるアナログ電源電圧VCI及びロジック電源電圧IOVCCの生成が停止し、VCI電源ライン37及びIOVCC電源ライン34の電圧が低下する。VCI電源ライン37の電圧が閾値VTH1よりも低下すると、検出器43によって検出信号SDTC1がアサートされ、IOVCC電源ライン34の電圧が閾値VTH2よりも低下すると、検出器44によって検出信号SDTC2がアサートされる。
検出信号SDTC1、SDTC2の少なくとも一方がアサートされると、ロジック回路31は、電池3からの電力供給が遮断されたと判断し、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を開始する。例えば、ロジック回路31は、液晶表示パネル7の全てのゲート線が選択されるようにゲート制御駆動回路32を制御すると共に、全てのソース線を接地端子に接続するようにソース駆動回路33を制御する動作を開始する。これにより、液晶表示パネル7に蓄積されている電荷が放電される。
更に、検出信号SDTC1、SDTC2の少なくとも一方のアサートに応答して、スイッチ42がオン状態になる。スイッチ42がオンされることにより、レギュレータ41によって生成された電圧がIOVCC電源ライン34に供給される。言いかえれば、レギュレータ41は、VGH電源ライン39から受け取った電荷をIOVCC電源ライン34に輸送する。
このような動作によれば、電池3からの電力供給が遮断されたときに、電源ライン21、バイパスキャパシタ22、及び、IOVCC電源ライン34に蓄積されている電荷に加え、VGH電源ライン39、電源ライン26、及び、バイパスキャパシタ27に蓄積された電荷を、VDD電源ライン36の電圧の維持に利用することができる。
更に、下記の電荷も、VDD電源ライン36の電圧の維持に利用することができる:
(1)電源ライン23に蓄積されている電荷
(2)バイパスキャパシタ24に蓄積されている電荷
(3)VCI電源ライン37に蓄積されている電荷
(4)昇圧キャパシタ25に蓄積されている電荷
詳細には、電池3からの電力供給が遮断された場合、電源ライン23、バイパスキャパシタ24、VCI電源ライン37、及び、昇圧キャパシタ25に蓄積された電荷は、VGH電源ライン39に運ばれる。ここで、本実施形態では、VGH電源ライン39に運ばれた電荷が、レギュレータ41、スイッチ42及びレギュレータ35によってVDD電源ライン36まで輸送されるから、結果として、上記の(1)〜(4)の電荷をVDD電源ライン36の電圧の維持に利用することができることになる。
結果として、VDD電源ライン36からロジック回路31に供給されるロジック電源電圧VDDが、ロジック回路31の動作が可能な範囲に維持される時間が長くなる。このため、ロジック回路31を、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を完全に行うことができるようになる。
このように、本実施形態の液晶コントローラドライバ20の構成によれば、電池3からの電力供給が遮断されたときに、様々なキャパシタ及び電源ラインに蓄積された電荷を有効に利用してロジック回路31の動作を維持することが可能になる。したがって、本実施形態においては、電池3からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル7への異常表示の発生を抑制することができる。
なお、上述の本実施形態においては、レギュレータ41の出力がスイッチ42を介してIOVCC電源ライン34に接続されているが、図8に図示されているように、レギュレータ41の出力がスイッチ42を介してVDD電源ライン36に接続されていてもよい。この場合、レギュレータ41は、VGH電源ライン39の電圧(昇圧電源電圧VGH)を降圧してロジック電源電圧VDDの定格値と同一の電圧を生成するように構成される。このような構成でも、VGH電源ライン39、電源ライン26、及び、バイパスキャパシタ27に蓄積された電荷をVDD電源ライン36に輸送し、VDD電源ライン36の電圧を維持することができる。
更に、上述の本実施形態では、ロジック回路31及びスイッチ42の制御に2つの検出器43、44が用いられるが、検出器43、44のうちの一方のみが用いられてもよい。この場合、ロジック回路31及びスイッチ42は、当該一方の検出器(検出器43又は検出器44)から出力された検出信号(SDTC1又はSDTC2)に応答して動作する。当該一方の検出器から出力された検出信号がアサートされると、ロジック回路31は、電池3からの電力供給が遮断されたと判断し、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を開始する。このとき、スイッチ42はオン状態になり、レギュレータ41によって生成された電圧がIOVCC電源ライン34又はVDD電源ライン36に供給される。
(第2の実施形態)
図9は、本発明の第2の実施形態における液晶コントローラドライバ20の構成を示すブロック図である。第2の実施形態の液晶コントローラドライバ20の構成は、第1の実施形態の液晶コントローラドライバ20の構成(図5参照)と類似しているが、IOVCC電源ライン34にスイッチ50が追加的に設けられている点で相違している。
詳細には、IOVCC電源ライン34は、第1部分34aと第2部分34bとを有しており、スイッチ50は、第1部分34aと第2部分34bとの間に接続されている。第1部分34aは、電源ライン21(システムPMIC18からロジック電源電圧IOVCCを液晶コントローラドライバ20に供給する電源ライン)に接続され、第2部分34bは、レギュレータ35に接続されている。検出器44の入力は第1部分34aに接続され、レギュレータ41の出力は、スイッチ42を介して第2部分34bに接続される。
スイッチ50は、検出器43、44から出力される検出信号SDTC1、SDTC2に応答して動作する。詳細には、スイッチ50は、検出信号SDTC1、SDTC2の両方がネゲートされているとオン状態になり、第1部分34aと第2部分34bとを電気的に接続する。この場合、電源ライン21が、レギュレータ35(及びVDD電源ライン36)に電気的に接続されることになる。一方、スイッチ50は、検出信号SDTC1、SDTC2の少なくとも一方がアサートされているとオフ状態になり、第1部分34aと第2部分34bとを電気的に遮断する。この場合、電源ライン21が、レギュレータ35(及びVDD電源ライン36)から電気的に切り離されることになる。
このスイッチ50は、電池3からの電力供給が遮断されて異常シャットダウンが発生したときに、電源ライン21を、レギュレータ35及びVDD電源ライン36から電気的に切り離すためのものである。携帯端末1のシステムは、電池3からの電力供給が遮断されて異常シャットダウンが発生したときに、電源ライン21及びバイパスキャパシタ22を放電するように設計されることがある。この場合、電源ライン21がレギュレータ35(及びVDD電源ライン36)に電気的に接続されていると、VDD電源ライン36の電荷が電源ライン21を介して放電され、VDD電源ライン36の電圧が低下してしまう。VDD電源ライン36の電圧が低下すると、ロジック回路31は、液晶表示パネル7に存在している電荷を放電するための動作を実行することができなくなる。スイッチ50は、電源ライン21を、レギュレータ35及びVDD電源ライン36から電気的に切り離すことで、VDD電源ライン36の電荷が電源ライン21を介して放電されることを防ぐ。
以下では、第2の実施形態における液晶コントローラドライバ20の動作を説明する。通常動作の際には、システムPMIC18から液晶コントローラドライバ20にアナログ電源電圧VCI及びロジック電源電圧IOVCCが供給されるため、検出器43、44から出力される検出信号SDTC1、SDTC2は、いずれもネゲートされる。検出信号SDTC1、SDTC2がネゲートされることに応答して、スイッチ50がオン状態になり、電源ライン21が、レギュレータ35(及びVDD電源ライン36)に電気的に接続される。この結果、ロジック電源電圧IOVCCがシステムPMIC18からレギュレータ35に供給され、レギュレータ35からロジック電源電圧VDDがロジック回路31に供給される。ロジック回路31は、ロジック電源電圧VDDで動作する。
電池3からの電力供給が遮断されると、システムPMIC18によるアナログ電源電圧VCI及びロジック電源電圧IOVCCの生成が停止し、VCI電源ライン37及びIOVCC電源ライン34の電圧が低下する。VCI電源ライン37の電圧が閾値VTH1よりも低下すると、検出器43によって検出信号SDTC1がアサートされ、IOVCC電源ライン34の電圧が閾値VTH2よりも低下すると、検出器44によって検出信号SDTC2がアサートされる。
検出信号SDTC1、SDTC2の少なくとも一方がアサートされると、ロジック回路31は、電池3からの電力供給が遮断されたと判断し、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を開始する。例えば、ロジック回路31は、液晶表示パネル7の全てのゲート線が選択されるようにゲート制御駆動回路32を制御すると共に、全てのソース線を接地端子に接続するようにソース駆動回路33を制御する動作を開始する。これにより、液晶表示パネル7に蓄積されている電荷が放電される。
更に、検出信号SDTC1、SDTC2の少なくとも一方のアサートに応答して、スイッチ42がオン状態になる。スイッチ42がオンされることにより、レギュレータ41によって生成された電圧がIOVCC電源ライン34に供給される。言いかえれば、レギュレータ41は、VGH電源ライン39から受け取った電荷をIOVCC電源ライン34に輸送する。
このとき、スイッチ50は、検出信号SDTC1、SDTC2の少なくとも一方のアサートに応答してオフ状態になり、電源ライン21を、レギュレータ35及びVDD電源ライン36から電気的に切り離す。このようなスイッチ50の動作により、電源ライン21及びバイパスキャパシタ22の電荷が携帯端末1のシステムによって放電される場合でも、VDD電源ライン36の電荷が電源ライン21を介して放電されることが防がれる。
このような動作によれば、電池3からの電力供給が遮断されたときに、VGH電源ライン39、電源ライン26、及び、バイパスキャパシタ27に蓄積された電荷を、VDD電源ライン36の電圧の維持に利用することができる。更に、電源ライン23に蓄積されている電荷、バイパスキャパシタ24に蓄積されている電荷、VCI電源ライン37に蓄積されている電荷、及び、昇圧キャパシタ25に蓄積されている電荷も、VDD電源ライン36の電圧の維持に利用することができる。
結果として、VDD電源ライン36からロジック回路31に供給されるロジック電源電圧VDDが、ロジック回路31の動作が可能な範囲に維持される時間が長くなり、ロジック回路31を、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を完全に行うことができるようになる。
以上に説明されているように、本実施形態の液晶コントローラドライバ20の構成によれば、電池3からの電力供給が遮断されたときに、様々なキャパシタ及び電源ラインに蓄積された電荷を有効に利用してロジック回路31の動作を維持することが可能になる。したがって、本実施形態においても、電池3からの電力供給の遮断による異常シャットダウンが発生した場合に、液晶表示パネル7への異常表示の発生を抑制することができる。
なお、本実施形態においても、図8に図示されている構成と同様に、レギュレータ41の出力は、スイッチ42を介してVDD電源ライン36に接続されていてもよい。また、本実施形態においても、第1の実施形態と同様に、検出器43、44のうちの一方のみが用いられてもよい。
(具体的な実装)
図11A、図11Bは、上述された第1及び第2の実施形態の液晶コントローラドライバ20の、より具体的な実装を示すブロック図である。図11A、図11Bに図示された液晶コントローラドライバ20は、大きく分けて、データ駆動回路部(51〜62)、動作制御のための制御回路部(71〜80)、電源系回路部(81〜83)を備えている。
データ駆動回路部は、データ線駆動信号S1−S1080を生成するための回路部であり、データインターフェース51と、ライトレジスタ52と、セレクタ53と、フレームメモリ54と、ラッチ回路55と、セレクタ56と、スケーリング回路57と、ラッチ回路58、59と、ソースドライバ60と、ガンマ演算回路61と、階調電圧生成回路62とを備えている。
データ駆動回路部の各回路は、概略的には、次のように動作する。データインターフェース51は表示すべき画像の画像データDINを外部から受け取る回路である。ライトレジスタ52は、フレームメモリ54に書き込まれるべき画像データを一時的に保存する回路である。セレクタ53は、フレームメモリ54の入力を、データインターフェース51とライトレジスタ52とのいずれかに選択的に接続する。フレームメモリ54は、画像データDINを保存する。ラッチ回路55は、フレームメモリ54から1水平ラインの画素(一のゲート線に接続された画素)の画像データを読み出す。セレクタ56は、スケーリング回路57の入力を、データインターフェース51とラッチ回路55のいずれかに選択的に接続する。スケーリング回路57は、画像の拡大・縮小のための演算処理を行う。ラッチ回路58、59は、スケーリング回路57から受け取った画像データを一時的に保持する。ソースドライバ60は、ラッチ回路59から受け取った画像データに応答して、データ線駆動信号S1−S1080を生成する。ソースドライバ60は、上述の実施形態のソース駆動回路33に対応する構成要素である。
制御回路部は、システムインターフェース71と、コマンドレジスタ72と、パラメータレジスタ73と、不揮発性メモリ74と、アドレスカウンタ75と、バックライト制御回路76と、タイミング生成回路77と、パネルインターフェース回路78と、発振回路79と、タッチパネル同期出力回路80とを備えている。
制御回路部の各回路は、概略的には、次のように動作する。システムインターフェース71は、外部機器と制御信号、制御データを送受信する。コマンドレジスタ72は、外部機器から供給された制御コマンドを保持する。パラメータレジスタ73は、液晶コントローラドライバ20の制御に用いられる様々なレジスタ値を保持する。不揮発性メモリ74は、パラメータレジスタ73に設定されるレジスタ値のうち、不揮発的に記憶する必要があるものを記憶する。アドレスカウンタ75は、フレームメモリ54のアクセスすべきアドレスを生成する。バックライト制御回路76は、バックライト(図示されない)を制御する制御信号を生成する。
タイミング生成回路77は、液晶コントローラドライバ20全体のタイミング制御を行う。パネルインターフェース回路78は、液晶表示パネル7のGIP回路7bに供給されるゲート制御信号SOUT1−SOUT32を生成する。ここで、タイミング生成回路77は、ソースドライバ60及びパネルインターフェース回路78を制御する機能を有していることに留意されたい。上述の実施形態のロジック回路31は、タイミング生成回路77に組み込まれる。また、パネルインターフェース回路78は、上述の実施形態のゲート制御駆動回路32に対応する構成要素である。
タッチパネル同期出力回路80は、タッチパネルの駆動及び検知処理を行う回路群に送信すべき同期信号を生成する。
電源系回路部は、液晶駆動電源生成回路81と、内部ロジック電源レギュレータ82と、内部参照電圧生成回路83とを備えている。液晶駆動電源生成回路81は、アナログ電源電圧VCIを受け取り、液晶コントローラドライバ20で用いられる様々な電源電圧を生成する。上述の実施形態の昇圧電源回路38は液晶駆動電源生成回路81に組み込まれる。即ち、ソース線を駆動する回路群に供給される昇圧電源電圧VGHは、液晶駆動電源生成回路81によって生成されることになる。内部ロジック電源レギュレータ82は、ロジック電源電圧VDDを生成する回路群で構成される。上述の実施形態のレギュレータ35、レギュレータ41、スイッチ42、検出器43、44、及びスイッチ50は、内部ロジック電源レギュレータ82に組み込まれる。検出器43、44によって生成される検出信号SDTC1、SDTC2は、内部ロジック電源レギュレータ82からタイミング生成回路77に供給されることになる。タイミング生成回路77(即ち、ロジック回路31)は、供給された検出信号SDTC1、SDTC2に応答して、液晶表示パネル7に存在している電荷が放電されるようにゲート制御駆動回路32及びソース駆動回路33を制御する動作を行う。
以上には、本発明の実施形態が具体的に記載されているが、本発明の上記の実施形態には限定されない。本発明の実施形態が、様々に変更され得ることは、当業者には自明的であろう。
特に、ゲート線を駆動する回路群の構成が、様々に変更され得ることに留意されたい。図4には、液晶表示パネル7にゲート線を駆動するGIP回路7bが集積化され、液晶コントローラドライバ20からGIP回路7bにゲート制御信号SOUT1−SOUTnが供給される構成が図示されているが、図12に図示されているように、液晶表示パネル7に、ゲートドライバが集積化された半導体チップであるゲートドライバIC8が搭載されてもよい。この場合、ゲート制御信号SOUT1−SOUTnがゲートドライバIC8に供給され、ゲートドライバIC8は、供給されたゲート制御信号SOUT1−SOUTnに応答して表示部7aのゲート線を駆動する。また、図13に図示されているように、液晶表示パネル7の表示部7aのゲート線が、液晶コントローラドライバ20によって直接に駆動されてもよい。この場合、ゲート制御駆動回路32は、ゲート制御信号SOUT1−SOUTnの代わりに、ゲート線を駆動するゲート駆動信号G1〜Gpを各ゲート線に供給する。
図12、図13のいずれの場合においても、電池3からの電力供給が遮断されたときに、液晶表示パネル7のゲート線を駆動する回路群に供給される電源電圧が供給されている電源ライン及びそれに接続されているバイパスキャパシタ(本実施形態では、VGH電源ライン39及びバイパスキャパシタ27)に蓄積されている電荷を利用してロジック回路31の動作が維持される。
また、上記では、液晶表示パネル7を用いた表示装置を備える携帯端末1の実施形態が提示されているが、他の表示パネル(例えば、有機EL(electro-luminescence)表示パネル)を用いた表示装置を備える携帯端末1にも、本発明が適用され得ることは、当業者には自明的であろう。
更に、上記では、電力蓄積デバイスとして電池3が使用されている実施形態が提示されているが、例えば、電気二重層キャパシタのような、他の電力蓄積デバイスが用いられても良い。
1 :携帯端末
2 :メインボード
3 :電池
4 :マイク
5 :スピーカ
6 :アンテナモジュール
7 :液晶表示パネル
7a :表示部
7b :GIP回路
8 :ゲートドライバIC
11 :音声インターフェース
12 :ベースバンド/アプリケーションプロセッサ
13 :DSP
14 :ASIC
15 :マイクロコンピュータ
16 :高周波インターフェース
17 :メモリ
18 :システムPMIC
20 :液晶コントローラドライバ
21 :電源ライン
22 :バイパスキャパシタ
23 :電源ライン
24 :バイパスキャパシタ
25 :昇圧キャパシタ
26 :電源ライン
27 :バイパスキャパシタ
31 :ロジック回路
32 :ゲート制御駆動回路
33 :ソース駆動回路
34 :IOVCC電源ライン
34a :第1部分
34b :第2部分
35 :レギュレータ
36 :VDD電源ライン
37 :VCI電源ライン
38 :昇圧電源回路
39 :VGH電源ライン
41 :レギュレータ
42 :スイッチ
43 :検出器
44 :検出器
45 :基準電圧発生回路
46、47:レベル調整回路
48、49:検出レベル調整回路
50 :スイッチ
51 :データインターフェース
52 :ライトレジスタ
53 :セレクタ
54 :フレームメモリ
55 :ラッチ回路
56 :セレクタ
57 :スケーリング回路
58 :ラッチ回路
59 :ラッチ回路
60 :ソースドライバ
61 :ガンマ演算回路
62 :階調電圧生成回路
71 :システムインターフェース
72 :コマンドレジスタ
73 :パラメータレジスタ
74 :不揮発性メモリ
75 :アドレスカウンタ
76 :バックライト制御回路
77 :タイミング生成回路
78 :パネルインターフェース回路
79 :発振回路
80 :タッチパネル同期出力回路
81 :液晶駆動電源生成回路
82 :内部ロジック電源レギュレータ
83 :内部参照電圧生成回路
IOVCC:ロジック電源電圧
VDD :ロジック電源電圧
VCI :アナログ電源電圧
VGH :昇圧電源電圧
S1−Sm:ソース駆動信号
SOUT1−SOUTn:ゲート制御信号
G1−Gp:ゲート駆動信号
DTC1:検出信号
DTC2:検出信号

Claims (7)

  1. ソース線とゲート線とを備える表示パネルと、
    電力蓄積デバイスと、
    前記電力蓄積デバイスから受け取った電力から、アナログ電源電圧と第1ロジック電源電圧を生成し、前記アナログ電源電圧を第1電源ラインに供給し、前記第1ロジック電源電圧を第2電源ラインに供給する電源回路部と、
    前記第1電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第3電源ラインに供給するように構成された昇圧電源回路と、
    前記第3電源ラインから前記昇圧電源電圧を受け取って前記ゲート線を駆動するゲート線駆動部と、
    前記ソース線を駆動するソース線駆動部と、
    前記第1ロジック電源電圧を降圧して第2ロジック電源電圧を生成し、前記第2ロジック電源電圧を第4電源ラインに供給するように構成された第1レギュレータと、
    前記第4電源ラインから前記第2ロジック電源電圧を受け取って、前記ゲート線駆動部と前記ソース線駆動部とを制御するように構成されたロジック回路と、
    電荷輸送経路
    とを具備し、
    前記ロジック回路は、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動部と前記ゲート線駆動部とを制御するように構成され、
    前記電荷輸送経路は、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の低下に応答して、前記第3電源ラインから前記第4電源ラインに電荷を輸送するように構成された
    携帯端末。
  2. 請求項1に記載の携帯端末であって、
    前記電荷輸送経路は、
    前記第3電源ラインから受け取った前記昇圧電源電圧を降圧する第2レギュレータと、
    前記第2レギュレータの出力と前記第2電源ラインの間、又は前記第2レギュレータの出力と前記第4電源ラインの間に接続された第1スイッチを具備し、
    前記第1スイッチは、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の電圧の低下に応答してオン状態になるように構成された
    携帯端末。
  3. 請求項1又は2に記載の携帯端末であって、
    更に、
    前記第2電源ラインに挿入された第2スイッチを具備し、
    前記第2スイッチは、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の低下に応答してオフ状態になるように構成された
    携帯端末。
  4. 請求項1乃至3のいずれかに記載の携帯端末であって、
    前記第1電源ラインと接地端子の間に接続された第1バイパスキャパシタと、
    前記第2電源ラインと接地端子の間に接続された第2バイパスキャパシタと、
    前記第3電源ラインと接地端子の間に接続された第3バイパスキャパシタ
    とを具備する
    携帯端末。
  5. ソース線とゲート線とを備える表示パネルを駆動する表示パネルドライバであって、
    アナログ電源電圧を受け取る第1電源ラインと、
    第1ロジック電源電圧を受け取る第2電源ラインと、
    前記第1電源ラインから前記アナログ電源電圧を受け取り、受け取った前記アナログ電源電圧を昇圧して昇圧電源電圧を生成して第3電源ラインに供給するように構成された昇圧電源回路と、
    前記第3電源ラインから前記昇圧電源電圧を受け取って、前記ゲート線を駆動するゲートドライバを制御するゲート制御信号、又は、前記ゲート線を駆動するゲート駆動信号を生成するゲート制御駆動回路と、
    前記ソース線を駆動するソース線駆動回路と、
    前記第1ロジック電源電圧を降圧して第2ロジック電源電圧を生成し、前記第2ロジック電源電圧を第4電源ラインに供給するように構成された第1レギュレータと、
    前記第4電源ラインから前記第2ロジック電源電圧を受け取って、前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成されたロジック回路と、
    電荷輸送経路
    とを具備し、
    前記ロジック回路は、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の電圧の低下に応答して、前記表示パネルに蓄積されている電荷が放電されるように前記ソース線駆動回路と前記ゲート制御駆動回路とを制御するように構成され、
    前記電荷輸送経路は、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の低下に応答して、前記第3電源ラインから前記第4電源ラインに電荷を輸送するように構成された
    表示パネルドライバ。
  6. 請求項5に記載の表示パネルドライバであって、
    前記電荷輸送経路は、
    前記第3電源ラインから受け取った前記昇圧電源電圧を降圧する第2レギュレータと、
    前記第2レギュレータの出力と前記第2電源ラインの間、又は前記第2レギュレータの出力と前記第4電源ラインの間に接続された第1スイッチを具備し、
    前記第1スイッチは、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の電圧の低下に応答してオン状態になるように構成された
    表示パネルドライバ。
  7. 請求項5又は6に記載の表示パネルドライバであって、
    更に、
    前記第2電源ラインに挿入された第2スイッチを具備し、
    前記第2スイッチは、前記第1電源ライン及び前記第2電源ラインの少なくとも一方の低下に応答してオフ状態になるように構成された
    表示パネルドライバ。
JP2013076278A 2013-04-01 2013-04-01 携帯端末及び表示パネルドライバ Active JP6161368B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013076278A JP6161368B2 (ja) 2013-04-01 2013-04-01 携帯端末及び表示パネルドライバ
US14/229,627 US9395783B2 (en) 2013-04-01 2014-03-28 Mobile terminal and display panel driver
CN201410129669.0A CN104103249B (zh) 2013-04-01 2014-04-01 移动终端和显示面板驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013076278A JP6161368B2 (ja) 2013-04-01 2013-04-01 携帯端末及び表示パネルドライバ

Publications (2)

Publication Number Publication Date
JP2014202792A true JP2014202792A (ja) 2014-10-27
JP6161368B2 JP6161368B2 (ja) 2017-07-12

Family

ID=51622055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013076278A Active JP6161368B2 (ja) 2013-04-01 2013-04-01 携帯端末及び表示パネルドライバ

Country Status (3)

Country Link
US (1) US9395783B2 (ja)
JP (1) JP6161368B2 (ja)
CN (1) CN104103249B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119355A (ko) * 2015-04-03 2016-10-13 삼성디스플레이 주식회사 전원 관리 드라이버 및 이를 포함하는 표시 장치
KR20170064962A (ko) * 2015-12-02 2017-06-12 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
US10354571B2 (en) 2017-01-05 2019-07-16 Mitsubishi Electric Corporation Driver IC including an abnormality detection part for detecting abnormalities, a waveform-changing part for changing waveforms, and an output part for outputting signals, and liquid crystal display device comprising the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143029A (ja) * 2015-02-05 2016-08-08 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置及び携帯端末
JP2016170303A (ja) 2015-03-13 2016-09-23 シナプティクス・ジャパン合同会社 半導体装置及び電子機器
JP6745094B2 (ja) * 2015-07-09 2020-08-26 株式会社ジャパンディスプレイ 表示装置およびシステム
KR102400194B1 (ko) 2015-10-12 2022-05-18 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN109036328B (zh) 2017-06-09 2021-09-03 京东方科技集团股份有限公司 寄存器值传输方法及组件、显示装置
CN107564457B (zh) * 2017-10-25 2020-10-16 上海中航光电子有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458219A (ja) * 1990-06-28 1992-02-25 Canon Inc 表示制御回路
JPH09269476A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示装置
JP2001268911A (ja) * 2000-03-15 2001-09-28 Nec Corp 電源回路
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505035B2 (en) * 2004-04-19 2009-03-17 Oki Semiconductor Co., Ltd. Power-down circuit for a display device
KR20080064280A (ko) * 2007-01-04 2008-07-09 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR20080064928A (ko) * 2007-01-06 2008-07-10 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치의 잔상 제거 방법
TW200910308A (en) * 2007-08-31 2009-03-01 Toppoly Optoelectronics Corp Image display system, liquid crystal display and discharge circuit of the same
KR101645208B1 (ko) * 2009-07-14 2016-08-03 삼성전자주식회사 파워오프 디스차지 회로 및 이를 포함하는 소스 드라이버 회로
US8368683B2 (en) * 2010-01-22 2013-02-05 Himax Analogic, Inc. Power-off control circuit and liquid crystal display panel comprising the same
US9111500B2 (en) * 2012-04-19 2015-08-18 Apple Inc. Devices and methods for pixel discharge before display turn-off

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458219A (ja) * 1990-06-28 1992-02-25 Canon Inc 表示制御回路
JPH09269476A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示装置
JP2001268911A (ja) * 2000-03-15 2001-09-28 Nec Corp 電源回路
US20080165109A1 (en) * 2007-01-06 2008-07-10 Samsung Electronics Co., Ltd Liquid crystal display and method for eliminating afterimage thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160119355A (ko) * 2015-04-03 2016-10-13 삼성디스플레이 주식회사 전원 관리 드라이버 및 이를 포함하는 표시 장치
KR102345396B1 (ko) 2015-04-03 2021-12-31 삼성디스플레이 주식회사 전원 관리 드라이버 및 이를 포함하는 표시 장치
KR20170064962A (ko) * 2015-12-02 2017-06-12 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
KR102434376B1 (ko) 2015-12-02 2022-08-19 엘지디스플레이 주식회사 유기발광표시패널 및 유기발광표시장치
US10354571B2 (en) 2017-01-05 2019-07-16 Mitsubishi Electric Corporation Driver IC including an abnormality detection part for detecting abnormalities, a waveform-changing part for changing waveforms, and an output part for outputting signals, and liquid crystal display device comprising the same

Also Published As

Publication number Publication date
CN104103249B (zh) 2018-06-26
CN104103249A (zh) 2014-10-15
US9395783B2 (en) 2016-07-19
JP6161368B2 (ja) 2017-07-12
US20140298065A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6161368B2 (ja) 携帯端末及び表示パネルドライバ
JP6420056B2 (ja) 携帯端末及び表示パネルドライバ
EP2889731B1 (en) Touch panel driving device, display device, mobile terminal, touch panel driver program, computer-readable recording medium having touch panel driver program recorded thereon, and touch panel driving method
US10535287B2 (en) Step-down pixel response correction systems and methods
JP2020517991A (ja) Goa回路の過電流保護システム及びその方法
JP2006126781A (ja) 電源供給方法、電源回路、表示装置および携帯機器
KR102470339B1 (ko) 표시장치와 이의 구동방법
US11727866B2 (en) Power management device and display device including the same
JP2010256403A (ja) 表示装置用電源回路、表示装置、及び表示装置用電源電圧の昇圧倍率変更方法
JP6745094B2 (ja) 表示装置およびシステム
US10176773B2 (en) Semiconductor device and mobile terminal
TW201346409A (zh) 用於放電具有氧化物薄膜電晶體之像素之裝置與方法
US9721524B2 (en) Power supply circuit, display panel driver and display device incorporating the same
JP4905635B2 (ja) 表示駆動装置
TW201415208A (zh) 觸控系統之電源管理裝置
US20190096305A1 (en) Level shift circuit, control method thereof, display device and drive circuit thereof
US20140028658A1 (en) Display device, and method for driving display device
US9111500B2 (en) Devices and methods for pixel discharge before display turn-off
US11282908B2 (en) Control methods and control devices for display power supply
JP5456328B2 (ja) 電子機器及び充電制御方法
US20140347346A1 (en) Display driver integrated circuit and a display system including the same
US10964285B2 (en) Driver chip of a display panel with high resolution display
US9251759B2 (en) Reduction of contention between driver circuitry
JP2013186384A (ja) ガンマ補正電圧発生回路およびそれを備える電子機器
US20110004777A1 (en) Display control circuit and display control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170613

R150 Certificate of patent or registration of utility model

Ref document number: 6161368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360