JPH04568A - レイアウトのコンパクション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明１１ＶＬｓＩ等のレイアウトシステムにおいてデ
ザインルールを満たし最小面積のレイアウトを得ること
によりＶＬＳＩ等の製造コスト削減を目指すレイアウト
コンパクション方法に関するものである。 従来の技術 半導体製造技術の向上により、配線最小間隔等を決める
デザインルールの微細化が進んでいる。 より安価なチップ製造を実現するためにζよ　従来のレ
イアウト資源を有効利用する必要がある。また　レイア
ウトを実現する過程で一般に生じる空き領域を削減する
必要がある。そのた人　既に設計された従来のデザイン
ルールから新しいデザインルールへの自動変換や、レイ
アウトにおける空き領域を少なくし　デザインルールに
矛盾を生じさせないレイアウトを得る方法としてコンパ
クション技術が不可欠となる。 従来の実用的なコンパクション手法の代表的なものとし
て計算機幾何学の分野における平面掃目法に基づくコン
パクション手法の提案がされていも　例えば拡張平面掃
引法を用いた方法として（よ”ビア削除を伴った高速多
機能チャネルスペーサ（電子情報通信学会論文誌ＡＶｏ
１．Ｊ７２−Ａ　Ｎｏ、２　ｐｐ、３４９−３５８　１
９８９年２月）がある 平面掃引法ζ友　以下に示す長所を持つ。 （１）配線　コンタクトなどを幾何学的な情報のまま取
り扱１．Ｌ　　単純な処理によりコンパクションを行う
ので複雑な設計規則に追従しゃすい暮　柔軟性があも （２）配線の折り曲げが容易であ４ （３）不規則な形状のレイアウトにも有効であ４平面掃
引法とは　平面上に走査線と呼ばれる水平な直線を想定
し　前記走査線を下から上に（または上から下に）移動
させながら前記走査線と交差する線分などの幾何学デー
タを探索する手法である。通常は２つのフェーズからな
り、第１フエーズでは幾何データを上端九　下端点のＸ
座標の小さい順に整列し　この整列された端点をリスト
ｙ−ｑｕｅｕｅに保持しておく。第２フエーズでは　前
記ｙ−ｑｕｅｕｅから端点を一つずつ取り出し　各端点
に対しそれが下端点ならばワークリストｘ−ｔａｂｌｅ
に挿入し　上端点ならば削除するという操作を繰り返す
。 こうすることにより前記ｚ−ｔａｂｌｅには常に走査線
と交差するデータが保持されも　データ数をｎ　（ｎは
正整数）とすると、第１フエーズはＯ（ｎｌｏｇｎ）の
手肌　第２フ−ニーズは前記ｘ−ｔａｂｌｅのデータ構
造にＸ座標をキーとした平衡２分木を用いれば各挿入　
削除などが０（ｎｌｏｇｎ）の手間で抑えられるので全
体としてはＯ（ｎｌｏｇｎ）の手間で実行される。従っ
て、平面掃引法の時間複雑度はＱ（ｎｌ。 ｇｎ）となム 発明が解決しようとする課題 平面掃引法（よ　前述のように多くの利点を持つ力丈　
取り扱うデータｎの増加に伴い処理の手間は１１ｏｇｎ
（ｎは正整数）で増加するため処理効率が悪（℃　また
　平面掃引法ではデータを逐次処理することを前提とす
るためへ　複数個のプロセッサを用いたマルチプロセス
処理を行うことによる高速化が困難であム 本発明ζよ　上記の従来の問題点を解決するものて　上
記の平面掃引法の利点を持板　さらに前記データｎ　（
ｎは正整数）の増加に対して処理の手間がｎに比例する
程度の増加で処理ができ、またマルチプロセス処理によ
る高速化も可能とする高速なレイアウトのコンパクショ
ン手法を提供することを目的とする。 課題を解決するための手段 本発明（１）ζよ　レイアウト要素を高さ方向の座標で
、同じ高さのレイアウト要素を一つのグループとするレ
イアウト要素グループ化手段と、直接呼び出しメモリー
に境界情報を登録した境界メモリーを作成する手段と、
レイアウト境界に隣接する同じ高さのレイアウト要素グ
ループをグループ単位で境界メモリーを用いて下詰め操
作する手段と、下詰めの際同じグループであったレイア
ウト要素をグループ単位で境界メモリーを用いて上詰め
操作する手段とを有するレイアウトのコンパクション方
法である。 また本発明（２）ｌ；ｌ、　　レイアウト要素を高さ方
向の座標で、同じ高さのレイアウト要素を一つのグルー
プとするレイアウト要素グループ化手段と、直接呼び出
しメモリーに境界の幾何学的を情報を登録した境界メモ
リーを作成する手段と、前記レイアウト要素グループ化
手段により得られたレイアウト要素グループに対しグル
ープ毎にプロセッサを割り当てる手段と、前記プロセッ
サ間で処理の遅延を持たせて前記全プロセッサにより同
時に境界メモリを用いて、各々の前記レイアウト要素グ
ループを独立に下詰めおよび上詰め操作をする手段とを
備えたレイアウトのコンパクション方法であも 作用 本発明は　上記構成（１）により直接呼び出しメモリー
に境界情報を登録した境界メモリーを作成することによ
り、　コンパクション対象のデータの検索は　座標に対
応するアドレスの内容を取り出すだけで行えるので前記
境界メモリを用いた上詰め下詰め処理は高速なものにな
ム また　上記構成（２）により境界の区分は　メモリーの
アドレスに対応し　各々の座標毎に独立に参照すること
が可能なため複数個のプロセッサを用いた高速マルチプ
ロセス処理も可能となる。 実施例 （実施例１） 本発明の実施例１のレイアウトコンパクション手法につ
いて、第５図のレイアウトに適応し總第５図のＢはレイ
アウトの下側境界を示ＬＴはレイアウトの上側境界を示
Ｌ　　ＬＨＩ〜ＬＨ３は水平配線を示り、、ＬＶＩ〜Ｌ
Ｖ６は垂直配線を示Ｌ　　ｇｒｉｄｌ　〜ｇｒｉｄ３は
レイアウト要素グループ名を示している。以下実施例１
の詳細な説明を図面を用いて行なう。ただし　コンパク
ションはｙ軸方向（垂直方向）に行うものとする。 第１図（よ　本発明の実施例１におけるレイアウトのコ
ンパクション方法の処理の手順を示す流れ図であム　処
理１１でζよ　レイアウト要素データの前処理を行う。 処理１１の処理内容は第２図に示す処理２１〜２５であ
ム　処理２１でレイアウト要素データとレイアウト領域
データとデザインルールを入力すも　デザインルールと
しては配線幅を最小単位長さ１　（レイアウト要素の分
割可能な最小の長さ）、　レイアウト要素とレイアウト
要素とのデザインルールを守る間隔と、レイアウト要素
とレイアウトの下側境界Ｂとのデザインルールを守る間
隔と、　レイアウト要素とレイアウトの上側境界Ｔとの
デザインルールを守る間隔は各々最小単位距離２　（レ
イアウト要素の分割可能な最小の長さ１が最小単位距離
１である。）とすム（ただり、、ＬＶＩとＬＶ２のデザ
インルールを守る間隔は特別に最小単位距離１とす４　
）次に処理２２で、前記レイアウト要素を、水平方向配
線垂直方向配線　コンタクト、矩形に分類する。次に処
理２３で、　レイアウト領域の形状よりレイアウトの上
側境界Ｔとレイアウト下側境界Ｂを設定すム　次に処理
２４で垂直方向配線を除いたレイアウト要素を垂直方向
の高さ座標でソートし　同じ高さを持つレイアウト要素
をグループ化する。 ここではｇｒｉｄｌ〜ｇｒｉｄ３にグループ化する。処
理２５により、第６図（ａ）に示すようにコンパクショ
ン処理を終了した領域の幾何学的情報を参照するたべ　
レイアウト領域の最小単位に対応する境界メモリー５０
を設定する。前記コンパクション処理を終了した領域と
（よ　境界メモリー５０を用いた下詰め処理により拡張
されていくレイアウトの下側境界Ｂである。以後下詰め
処理により拡張されていく領域Ｒ１の境界を簡単のため
境界ＲＢＩと呼Ｊ％　　境界メモリー５０（よ　それぞ
れの配線層に対して設定されており、レイアウト領域の
Ｘ軸方向の座標値が境界メモリー５０のアドレスに対応
り、ｘ軸方向の座標に対応するｙ方向の座標値が境界メ
モリー５０の内容に対応すも　境界メモリー５０の最小
単位距離（また（よ最小単位長さ）（ヨ　　各々のレイ
アウト要素の分割可能な最小の幅と長さに対応できるよ
うに設定する。例えば　各々のレイアウト要素の長汝　
幅はすべて１μｍ以上とし分割可能な最小の幅と長さが
０．１μｍとすると、境界メモリーの最小単位距離１は
０１１μｍとする。 第１図に示す処理１２で（よ　各レイアウト要素グルー
プの境界メモリーを用いた下詰め処理を行う５、第６図
（ａ）（よ　コンパクション処理対象のレイアウト要素
ＬＨＩ〜ＬＨ３と、　レイアウトの下側境界Ｂの形状よ
り初期設定した境界メモリー５（１を示したものである
。第６図（ｂ）〜第６図（１）は処理１２による境界メ
モリーを用いた下詰め処理過程のＬＨＩ〜ＬＨ３とレイ
アウトの下側境界Ｂを更新した領域Ｒ１の境界ＲＢＩと
境界メモリー５０の変化を示すものある。処理１２の処
理手順は　第３図に示す処理３１〜処理３８であ４　処
理３１により、第６図（ｂ）に示すようへ　レイアウト
の下側境界Ｂに凹凸がないので上方向に（もし凹凸があ
れば上方向と凹凸に合わせて左右方向に）デザインルー
ルを守るだけ拡張し境界ＲＢＩの初期設定をする。この
ときＲ１が拡張されたレイアウトの下側境界Ｂの領域で
あ４そして、領域Ｒ１の境界ＲＢＩの幾何学的情報を境
界メモリー５０に格納する。　（Ｘ軸方向の座標に対応
ずＡｙＸ軸方向座標値を境界メモリー５０に格納する。 この場合デザインルールが最小単位距離２なので、境界
ＲＢＩの高さのｙ座標値はＸ座標の０〜２０範囲ですべ
て２であり、境界ＲＢ１の幾何学的情報を格納した境界
メモリー５０の内容は　境界メモリー５０のアドレスの
０〜２０の範囲ですべて２にな７）。） 次に　第３図に示す処理３２により、第６図（ｂ）に示
す境界ＲＢＩに隣接するｇｒｉｄｌ上のレイアウト要素
グループのレイアウト要素ＬＨＩを検索すも　処理３３
により、　ＬＨＩが水平配線データであるかどうかを判
定す、４ＬＨ１１＆　　水平配線であるので、処理３４
により、境界ＲＢＩの幾何学的情報を参照するためＬＨ
Ｉの左端から右端までの範囲で境界メモリー５０を検索
する。 ＬＨＩの左端から右端までの範囲で境界ＲＢＩに凹凸は
ないので、折れ曲がり点は設定しなｔ、％　　次へ　処
理３５により、前記処理３４で探索した境界メモリー５
０の幾何学的情報より第６図（ｃ）に示すようにＬＨＩ
を前記境界とのデザインルールを守る最隣接点に移動す
ム　次へ　処理３６により、第６図（ｄ）に示すよう置
　ＬＨＩの上方向と左右方向に境界ＲＢＩを拡張し　拡
張された境界ＲＢＩに対応する境界メモリー５０の内容
の値を更新する。この時、Ｘ座標１１に対応する境界メ
モリー５０の内容が５に更新されていないのは　境界Ｒ
ＢＩがＸ座標値４以上１１未満の範囲で拡張されたため
であム　境界ＲＢＩの更新に対し　境界メモリー５０の
内容の更新は　更新される境界ＲＢＩの始点のＸ座標以
上終点のＸ座標未満で行われる。次に処理３７により全
データの処理が終了したかどうかを判定する。この場合
　データが残っているので、処理３２から３７を繰り返
す。第６図（ｄ）に示す境界ＲＢＩに隣接するｇｒ　ｉ
ｄＺ上のレイアウト要素グループのレイアウト要素ＬＨ
２を検索すム　処理３３により、ＬＨ２が水平配線デー
タであるかどうかを判定すムＬ　Ｈ２１，Ｌ、　　水平
配線であるので、処理３４により、境界ＲＢＩの幾何学
的情報を参照するためにＬＨ２の左端から右端までの範
囲で境界メモリー５０を検索す＆　　ＬＨ２の左端から
右端までの範囲で境界ＲＢＩに凹凸が存在するので、境
界ＲＢＩに凹凸に合わせて折れ曲がり点を設定し　第６
図（ｅ）に示すようにＬＨ２をＬＨ２−１とＬＨ２−２
とＬＨ２−３に分割し　処理３５により前記処理３４で
探索した境界メモリー５０の幾何学的情報よりＬＨ２−
１とＬＨ２−２とＬＨ２−３を境界ＲＢＩに接する位置
に移動する。次＋Ｑ　　処理３６により、第６図（ｆ）
に示すように　ＬＨ２−１とＬＨ２−２とＬＨ２−３の
上方向と左右方向に境界５０を拡張し　拡張された領域
Ｒ１の境界ＲＢＩに対応すべ　境界メモリー５０の内容
の値を更新すム　次に処理３７により全データの処理が
終了したかどうかを判定する。この場合、ｇｒｉｄ３に
　レイアウト要素グループがあるの℃処理３２から３７
を第６図（ｆ）〜第６図（ｈ）に示すように同様にして
繰り返も 全てのレイアウト要素グループのレイアウト要素の処理
を終了したなぺ　処理３８により、第６図（ｈ）に示す
境界メモリー５０を参照Ｌ−第６図（ｉ）に示すように
レイアウトのＦ側境界Ｔの高さ位置を決定すム　第７図
力（処理１２により得られたレイアウト結果であも　こ
こで、ＬＪＩとＬ　Ｊ　２はＬＨ２の折り曲げにより発
生した垂直方向配線である。しかば　処理１２により得
られたし・ｒアウト結果にはＬＪＩのように無駄な配線
の折れ曲がりがあるのて、無駄な配線の折れ曲がりを取
り除くことによりシー１−アウト・つ整形を行なう、第
１図に示す処理１３を行う。 処理１３０処理手順ζ上　第４図に示す処理４１〜４５
である。第”　図（ａ　）　Ｉｉ　　処理１２により得
られたレイアウト結果の上詰め処理対象となる水平配線
ＬＨＩとＬＨ２−］とＬ　Ｈ２−２とＬ　Ｈ２−３とＬ
Ｈ３と初期比された境界メモリー５０であん　第８図（
ｂ）・−・第ｓ　Ｂ−２（ｒ　ｌ）は処理１３に、よる
境界メモリーをハ１いたＪ、　、ｉ−、ｊ：、、、Ａい
理過程の１゜Ｈ１〜ＬＨ３と境界ＲＢ２と境界メモリー
５０の変化を示すものであム　処理４１により第８図（
ｂ）に示すように　レイアウトの上側境界Ｔを凹凸がな
いので下方向に（もし凹凸があれば下方向と凹凸に合わ
せて左右方向に）デザインルールを守るだけ拡張し　処
理３１と同様に拡張したレイアウトの上側境界Ｔの領域
Ｒ２の幾何学的情報を境界メモリー５０に格納する。以
後拡張された領域Ｒ２の境界を簡単のため境界ＲＢ２と
呼水　処理４２によりｇ　ｒ　ｌｄ　３のレイ／ウド要
素グループのＬＨ３の左端から右端の範囲で境界メモリ
ー５０の幾何学的情報を検索Ｌ　処理４３によりＬＨ３
を無駄な折れ曲がりを減らす位置に移動させる。　しか
しＬＨ３に折れ曲かりはなく、　しかも境界ＲＢ２に接
しているので実際に移動することはなＩ、％　　次に処
理４４によりＴ−Ｈ３から下方向と左右方向に前記レイ
アウトの上側境界Ｔをデザインルールを守るだけ拡張し
　拡張された領域Ｒ２の境界ＲＢ２に対１．フする境界
メモリー５０の内容の値を更新する０１次に処理４５に
、〈り全データの処理が完了し、たかどうかを判定す９
へ　この場合、ｇｒｉｄｌおよびｇｒｉｄ２のレイアウ
ト要素グループが残っているのへ　処理４２から処理４
５を繰り返す。処理４２により第３図（Ｃ）に示すｇｒ
ｉｄ２のレイアウト要素グループのレイアウト要素ＬＨ
２−１とＬＨ２−２とＩ−、、Ｈ２−３の各々の左端か
ら右端の範囲で境界メモリー５０の幾何学的情報を検索
すム　処理４３により、境界メモリーの幾何学的情報よ
りＬＨ２−１とＬＨ２−２とＬ　Ｈ２−３を無駄な折れ
曲がりを減らす位置に移動させる。このＫＬＨｚ−２は
境界ＲＢ２に接し、　しかもＬ　Ｈ２−１とＬ上１２−
２とり、　Ｈ２−３の中で最も高い位置にあるので、Ｌ
Ｈ２−２の高さを土詰め基準位置どし、前記上詰め基準
位置より下にあるＬ　Ｈ２−３とり、　）−１２−３を
できるたけ前記士詰め基準位置まで移動させる。この場
合Ｌｉ（２１は前記上詰め基準位置に移動できる力交１
、、、　Ｈ２−３Ｉｔ　　場界Ｒ１３２に接しているた
め移動できなしＸｏ　　処理４３　”）？−’Ｄ　Ｌ　
Ｆｆ　／ｌ　””　１とＬＨ２２とＬ　Ｈ２−３・Ｄ各
・′・の位置は５仁・；〕い′□Ｉ）に示すＬ　Ｈ２−
１とＬ　ｌ−（２−２とＩ−、Ｈ２−３である。 処理４４により、境界ＲＢ２を第８図（ｅ）に示すよう
に拡張する。次に処理４５により全データの処理が完了
したかどうかを判定する。この場合、ｇｒｉｄｌのレイ
アウト要素グループが残っているので、ｇｒ　ｉｄ　１
のレイアウト要素グループに処理４２から処理４５を繰
り返し　第９図に示すレイアウト結果を得る。また　配
線の折れ曲がりを考虜しない場合α　レイアウト結果を
第１０図に示す。第９図に示すレイアウト結果と第１０
図に示すレイアラ［・結果を比較するとレイアウト領域
の高さは第９図に示すレイアウト結果力＜、第１０図に
示すレイアウト結果の３分の２となり、配線の折り曲げ
が十分効果的であ４Ｊ−とが分かる。 本実施例１で１よ　直接呼び出しメモリーに幾何学的な
境界ＲＢの情報を登１７：１−だ境界メモリー５０を作
成する手段により、コンバクシム１ン対象のデータの検
索３表　レイアラ！・領域のＸ座標に対応する境界メモ
リー”　５００）アト１／スの内容を取り出すだけです
むたへ境界メモリー５０を用いたト詰め下詰め処理（よ
　従って高速なものになる。本実施例１の時間複雑度は
　コンパクション処理の対象となるデータ数Ｎ、レイア
ウト領域幅Ｗ、レイアウトグループ数Ｔとして、次のよ
うな関係がある。 Ｎ　Ｃｘ：ＴＷ　　　　　　　　　　　（１）境界メモ
リーの範囲Ｋｃヨ　　前記境界メモリの最小単位をＵと
すると、 Ｋ　　＝　　Ｗ／ｕ　　　（２） データを境界メモリーへ詰め込むために要する処理の時
間複雑度Ｃは Ｃ＝　　Ｔ＊Ｋ Ｔ＊Ｗ／ｕ　　（（２）より） Ｃ１＊Ｎ　　（３） （Ｃｓ　　は比例常数で、　Ｕ項も含む。）したがって
、時間複雑度Ｃは０（Ｎ）になる。さらに　ソート手法
として″係数情報の整列処理方法″（日本国特許出願番
号］−６７０１１）によれば　実施例１は全体として○
（Ｎ）の時間複雑度で処理できる。　（垂直方向配線の
処理（上　水平方向配線の両端とコンタクトをレイアウ
ト領域を左から（または右から）１度だけ探索すること
で０（Ｎ）の時間複雑度で処理できるからであ７）６）
このソート手法の特徴（よ　すべてのソート対象となる
データのグローバル情報をあらかじめ頻度情報Ｖとして
求めておき、その後に頻度情報Ｖに基づく積算情報をＶ
上に作成すも　この積算情報ＶＭ　　各々ソートキーを
持つ情報の最小からの順番を指している点に着目すれば
　後は　データを書き出すのみでソートが完了する。第
１６図に示した０（Ｎ）ソートアルゴリズムｃヨ１つの
ソートキーをもつデータについてのインデックスソト処
理であ’＋ｓ［ｉ］？！　　データの読み取り順番を示
すもので、　ｉ番目の情報が元のデータ順番の何番目に
書かれているかを示すインデックスである。第１６図に
おいて、ｍｉｎ　ｋｅｙ、ｍａｘ　ｋｅｙｌ友　　ソー
トキーの値の範囲であも　このソートアルゴリズムで（
よ　ソート処理後の順番について、もしも同一のソート
キーを持つ情報については　ソート処理前の順番が保存
されていも　従って、　２つ以上のソートキーを持つデ
ータ（例えｆＥ、　　ｘ座標とｙ座標等）については　
従って、このソートアルゴリズムを優先順位の低いソー
トキーから順番に直列に繰り返すのみで得ることができ
る。上記の手法によれば　高々３　（Ｎ＋Ｋ）から４（
Ｎ＋Ｋ）の繰り返し処理によってソートが完了する。こ
こでＫ（友　座標などに相当する値がもつ範囲である。 以上説明したようＣ，、、本実施例１によれは　境界メ
モリー５０を作成する手段と、レイアウト要素を高さ方
向の座標でグループ化する手段と、レイアウト境界に隣
接する同じ高さのレイアウト要素グループをグループ単
位で境界メモリー５０を用いて下詰めする手段と、下詰
めの際同じグループであったレイアウト要素をグループ
単位で境界メモリー５０を用いて上詰めする手段により
、最小のレイアウト結果を、非常に高速に得ることがで
き、その実用的効果は太きしも　また　複数の層を持つ
レイアウトに対して境界メモリーは各々のレイアウト領
域層に設定できるので、複数のレイアウト領域層を持つ
レイアウトのコンパクション処理にＬ　簡単に適用でき
も な抵　本手法（上　水平配線を例に上げ説明しため（水
平配線ばかりでなく、機能回路ブロック等のデザインル
ールを守りかつ面積最小を目的としたレイアウト一般の
コンパクションにおいても有効であることはいうまでも
なｕ％ （実施例２） 実施例２に適用したレイアウトは第５図に示す実施例１
と同じでものあり、デザインルールも実施例１に適用し
たものと同じである。第１１図に実施例２の処理手順を
示す。以下本実施例２の詳細な説明を図面を用いて行な
う。 第１１図に示す処理１１１で（よ　レイアウト要素デー
タの前処理を行う。前記処理１１１の処理内容は第１２
図に示す処理１２１〜１２８で、処理１２１から処理１
２４までは実施例１の第２図に示す処理２１から処理２
４までと同じである。 処理１２１によりレイアウト要素データとレイアウト領
域データとデザインルールを入力する。次に処理１２２
で、前記レイアウト要素を、水平方面配線　垂直方向配
線　コンタクト、矩形に分類す４　次に処理１２３で、
レイアウト領域形状データよりレイアウトの上側境界と
レイアウトの下側境界を設定すム　次に処理１２４で垂
直方向配線を除いたレイアウト要素を垂直方向の高さ方
向の座標でソートし　同じ高さを持つレイアウト要素を
グループ化すも　処理１２５により、各レイアウト要素
グループのレイアウト要素を最小単位長さ１で分割する
。　（例えばあるレイアウト要素の長さが１０μｍとし
　最小単位長さを０．１μｍとすると、前記レイアウト
要素（よ　最小単位長さ工のレイアウト要素に１００等
分されム　）処理１２６により、第１４図（ａ）に示す
ようにレイアウトの下側境界Ｂの拡張処理をプロセッサ
０が行１．Ｘ、　　レイアウト要素グループｇｒｉｄｌ
の処理をプロセッサ１が行（＼　レイアウト要素グルー
プｇｒｉｄ２の処理をプロセッサ２が行１．％　　レイ
アウト要素グループｇｒｉｄ３の処理をプロセッサ３を
割り当ても　処理１２７で処理されている最小単位長さ
１のレイアウト要素の下の境界ＲＢの幾何学的情報を参
照するため？ニ　実施例１と同様に境界メモリー５０の
初期設定を行なう。 処理１１２では　各レイアウト要素グループの下詰め処
理を行う。第１４図（ｂ）は各プロセッサ０〜３のコン
パクション処理における開始から終了までの様子を示す
タイムチャートである。プロセッサ０は１＝０からレイ
アウトの下側境界Ｂの拡張処理を行う。プロセッサ１は
ｔ＝△Ｗからｇｒｉｄｌの処理を行う。プロセッサ２は
ｔ＝２△Ｗからｇｒｉｄ２の処理を行う。プロセッサ３
はｔ＝３ΔＷからｇｒｉｄ３の処理を行う。ここで△Ｗ
は境界メモリ５０の１アドレスを処理する時間＊デザイ
ンルールを守るために必要な距離を示しデザインルール
を守るために必要な距離とは　デザインルール（２）十
最小単位に分割されたレイアウト要素の長さ（１）で、
　３である。また１アドレスを処理する時間を１とし　
△Ｗ＝３とする。 第１５図（ａ）に示すように　プロセッサ３が処理を開
始するときには　プロセッサ０はレイアウト領域のＸ軸
座標９まで処理を終了し　プロセッサ１はレイアウト領
域のＸ軸座標６まで処理を終了し　プロセッサ２はレイ
アウト領域のＸ軸座標３まで処理を終了していも　プロ
セッサ０が処理を終了したＸ軸座標の位置情報はプロツ
セサ１に送られ　プロセッサ１が処理を終了したＸ軸座
標の位置情報はブロッセサ２に送られ　プロセッサ２が
処理を終了したＸ軸座標の位置情報はブロッセサ３に送
られも　このように位置情報が送られた各プロセッサは
どこまで処理可能であるかを認識すも　走査線ＤＬは各
プロセッサ０〜３の処理を終了した最新のＸ軸座標の相
対位置の関係を視覚的に示したものであも 第１３図は下詰め処理１１２、上詰め処理１１３におい
て用いれる各プロセッサの処理の流れを示すフロー図で
ある。第１５図（ｂ）に示すように　各プロセッサの処
理を最小単位長さ１だけ進めも　各プロセッサ０〜３は
以下に示す処理を並行に行う。プロセッサ０の処理は他
のプロセッサと違１．Ｘ、下にレイアウト要素グループ
が存在しないた敢　処理】３】〜１３４を行う必要はな
く、処理１３５から開始すム　処理１３５によりレイア
ウト領域のＸ軸座標値９のレイアウトの下側境界Ｂを拡
張し対応する境界メモリー５０の内容を２としく境界Ｒ
Ｂの更新に対し　境界メモリー５０の内容の更新ζよ　
更新されるレイアウト境界の始点のＸ軸座標以上終点の
Ｘ軸座標未満で行われるためＸ軸座標１０に対応する境
界メモリー５０の境界メモリーのアドレス１０の境界メ
モリーの内容は　更新されていなＬｙ　　）処理１３６
により処理の終了したＸ軸座標情報をプロセッサ１に送
も　処理１３７によりプロセッサ終了条件を満たせば処
理を終了し　前記条件を満たしていなければ　プロセッ
サ０の処理を最小単位長さ１だけ進める。 プロセッサｌ　Ｊ＆　　処理１３１によりプロセッサ０
の処理を終了したレイアウト領域のＸ軸座標の位置情報
を参照し　プロセッサＯの処理がプロセッサ１の処理よ
り最小単位距離３だけ進むまで待機し　プロセッサ０の
処理が△Ｗ（最小単位距離３を処理する時間）だけ進め
ば　処理１３２によリレイアウド要素グループｇｒｉｄ
ｌのレイアウト要素を探索する。処理１３３でｇｒｊｄ
ｌのレイアウト要素１．Ｈｌの最小単位長さ１に分割さ
れたレイアウト要素があるかないかを判定し　レイアウ
ト要素があれば　処理１３４により第１５図（ｂ）に示
すようにＬＨＩの最小単位長さ１に分割されたレイアウ
ト要素のＸ軸座標値と対応する境界メモリー５０の内容
を参照し　境界ＲＢと最小単位長さ１に分割され′Ｆ、
ＬＨ１のレイアウト要素を境界ＲＢに接する位置に移動
させる。次側へ処理１３５により第１５図（ｃ）に示す
ようにデザインルールを守るように境界メモリー５０の
Ｘ軸座標４以上〜６未満を２から５に更新する。処理１
３６によりプロセッサ１カ（処理が終了したＸ軸座標情
報をプロセッサ２・＼送る。処理１３７によｔ）処理の
終了条件を判定する。プロセッサ１はこの場合処理終了
条件を満たしていないたヘプロセッサ１の処理を最小巣
位長さ１だけ進める。 プロセッサ２の処理は　処理１３１によりプロセッサ１
の処理を終了した境界ＲＢのＸ軸座標情報を参照し　プ
ロセッサ１の処理が△Ｗだけ進むまで待機すム　その後
、プロセッサ１の処理が△Ｗだけ進めば　処理１３２に
よりレイアウト要素グループｇｒｉｄ２のレイアウト要
素を探索り処理１３３により、第１５図（ｂ）に示すよ
うに前記ＬＨ２の最小単位に分割されたレイアウト要素
があるかないかを判定する。１　レイアウト要素があれ
ば処理１３４によりＸ軸座標値と対応する境界メモリー
５０の内容を参照し　境界ＲＢと■、Ｈ２の最小単位に
分割されたレイアウト要素を境界ＲＢに接する位置まで
移動させる。次に　処理１３５により第１５図（ｃ）に
示すように境界、メモリー５０のＸ軸座標３以上を４未
満に対応するアドレスの内容を２から５に更新する。　
（境界ＲＢを更新する範囲としてはＸ軸座標の２以上を
４未満である力＼　２はすてに：ｆ　Ｉ［ｌ！座標値が
５になっており、更新する必要がないためである。）プ
ロセッサ１と同様に　処理の終了したプロセッサ２のＸ
軸座標情報をプロセッサ３−・送りプロセッサ２の処理
を最小単位長さ１だけ進める。 プロセッサ３の処理対象であるしイアウド要素グループ
ｇ　ｒ　ｉ　ｄ　３　Ｌｔ、　　処理１３２でレイアウ
ト要素がみつから力！：いた取　処理１３３〜１３５を
行う必要はなく、また最上位レイアウト要素グループを
処理するプロセッサであるため処理１３６は行う必要も
なし＼、第１５図（ｄ）に第１５図（Ｃ）に対して更に
最小単位長さ１進めた処理状況を示す。 上記に示しまた方法を８ｈのプロセッサ０〜３の処理を
繰り返し５、第７図に示す下詰め処理の結果を１４　　
第９図に示すレイアウト結果はレイアウトの上側境界１
′から、無駄な水平配線の折り曲げを取り除くように　
上記に示した下詰め処理と同様に　上詰め処理を行うこ
とにより得ることができる。 実施例２に−１：、（７、マルチプロセス処理において
、コンパクション側皮のデータ数Ｎ、　レイアウト領域
幅Ｗ、　レイアウトグループ数１とする。−、Ｔ個のＬ
イアウド要素グループとレイアウトの下側境界を処理す
＜３　Ｔ　＋　１４−のプロセッサを用意する。各レイ
ア“ウド要素グループを処理する各プロセッサが処理し
ているＸ！！！標位置が　各レイアウト要素グループの
下に存在するすべてのレイアウト要素グループを処理す
る各プロセッサの処理を終了し７たＸ座標位置を越えて
はならなｕ％　　そのため、各プロッセサ間で距離的お
よび時間的な処理の遅れが存在する。各ブロッセサ間で
処理の遅れは　最小単位距離１の処理に要する時間△Ｗ
１とし　各プロッセサがデザインルールを守るために必
要な距離的な処理の遅れを・」・、とすれ（Ｌ　各ブロ
ッセサ間の時間的な遅れ△Ｗは △Ｗ＝ｄｕ−△ｗ＋　　（４） となる。Ｌ・・イアウドの下側境界から最上位のレイア
ウトグループＴの各々のブロッセサの処理時間Ｔ＠、Ｔ
１．Ｔ２．Ｔｓ、・・・・・、１丁はＴｏ　　　　＝　
　　　Ｗ／ｖ　　牢　△　ｖＩＩ　１丁゛　＋　　　　
＝　　　　Ｗ／ｕ＊　△Ｗ１　　　＋Ｔ　２　　＝　　
Ｗ、、□’　ｕ　＊ムｖｖｚ＋Ｔ　３　　＝　　Ｗ　／
ｂ＊　Ｉ’、１　ｖｉ、４　＋’１１１　＝　　Ｗ／’
ｕ＊、：へが′１　→△Ｗ ２　・　／＼Ｗ ３　・　△Ｖ７ ４　・　△Ｗ ＴＴ　＝　Ｗ／ｕ＊△ｗ＋＋Ｔ・△Ｗ であり、前記最下位のレイアウトの下側境界を処理する
プロッセサと最上位のレイアウトグループＴのブロッセ
サとの処理時間の差はＴ・△Ｗてあり、全体の処理時間
Ｔ８はＴＴと同じとなり、Ｔ、＝Ｗ／ｕ＊△Ｗ１＋Ｔ・
△Ｗ（５）したがって処理の時間複雑度ＣＰｌは ＣＩ！−〇（Ｗ＋Ｔ）であり前記（１）式よりＣガニ○
　（Ｗ＋Ｔ）＜○　（Ｎ）＝Ｏ（Ｗ−Ｔ）（６）となり
、非常に有効なマルチプロセス処理が実現し高速化がで
きる。また　複数の層を持つレイアウトに刻して境界メ
モリーは各々のレイアウト領域層に設定できるのてミ　
複数のレイアウト領域層を持つレイアウトのコンパクシ
ョン処理にも、簡単に適用できる。 な壮　本実施例ではプロセッサ０〜プロ七ソサ３までの
４個のプロセッサで説明してきたが　レイアウト要素グ
ループ数に応じたプロセ・ソサを用いればよく、プロセ
ッサ数は４つに限定されなｕ％全発明詳細 な説明したように　本発明によれＩＬＬｓＩ等のレイア
ウトパターンに関して、直接呼び出しメモリーに境界情
報を登録した境界メモリーを作成する手段により、コン
パクション対象のデータの検索力（座標に対応するアド
レスの内容を取り出すだけですむだ敦　前記境界メモリ
を用いた高速な上詰め下詰め処理が実現できる。ざら（
ミ　境界の区分は　メモリーのアドレスに対応し各々の
座標毎に独立に参照することが可能なため複数個のプロ
セッサを用いた高速マルチプロセス処理も可能となり、
その実用的効果は犬きｌ、Ｘ。

【図面の簡単な説明】

第１図は本発明の実施例１におけるり、イアウドのコン
パクション方法の処理手順を示す流れ巨第２図は処理Ｉ
Ｊのレイアウトデータの前処理および境界メモリー作成
処理の処理手順を示す流れ巨　第３図は処理１２である
境界メモリーを用いた丁詰め処理の処理手順を示す流れ
医　第４図は処理１３である境界メモリーを用いた干詰
め処理の処理手順を示す流れ医　第５図は本発明を適用
したレイアウトを示す医　第６図（ａ）〜第６図（ｉ）
は境界メモリーを用いた下詰め処理によるレイアウト要
素と前記境界メモリーの処理過程での様子を示す医　第
７図は境界メモリーを用いた下詰め処理によるレイアウ
ト結果を示す匝　第８図（ａ）〜第８図（ｆ）は境界メ
モリーを用いた上詰め処理によるレイアウト要素と前記
境界メモリの処理過程での様子を示す医　第９図は境界
メモリーを用いた上詰め処理による最終的なし・イアウ
ド結果を示す医　第を図は配線の折り曲げを考虜せずく
　レイアウトのコンパクション処理を行った場合のレイ
アウト結果を示す＠　第１１図は実施例２におけるマル
チブロッセサを用いたレイアウトのコンパクション処理
の処理手順を示す流れは　第１２図は処理１１１のレイ
アウトデータの前処理および境界メモリー作成処理の処
理手順を示す流れ医　第１３図は実施例２における各プ
ロセッサの処理の処理手順を示す流れ王　第１４図（ａ
）は実施例２における各１ノイアウト要素グループに割
り当てられたプロセッサの各プロセッサ間での通信の様
子と、各プロセッサと境界メモリーとの通信の様子を示
す構成は　第１４図（ｂ）は実施例２におけるプロセッ
サの処理のタイムチャート医　第１５図（ａ）〜第１５
図（ｅ）は実施例２におけるマルチプロッセサを用いた
レイアウトのコンパクション処理によるレイアウト要素
と境界メモリの処理過程の様子を示すは　第１６図は１
つのソートキーをもつデータについてのインデックスソ
ート処理であるソートアルゴリズム図である。 １１・・・レイアウトデータの前処理および境界メモリ
ー作成手段、　１２・・・境界メモリーを用（・た下詰
め処理手段、　１３・・・境界メモリ・−を用いた士詰
め処理手段　１４・・・出力処理手龍 代理人の氏名　弁理士　粟野重孝　はか１名第 図 第 図 第 図 概 図 （α） 第 図 箆 図 Ｃ） 図 紀 図 （ｅ、ン 第 図 結 Ｉな Ｇ） 賂 図 第 図 弔 １０因 （Ｌ：／ン 纂 図 第 図 第１３０ 第１５図 第１５図 第１５図 （Ｃ） 第１６図 Ｈｆｇｈ　５ｐｅａｄ　５ｏｒｔ　０ ｎｅｔＶ［ＭＡＸＫＥＹコ、ＳＸ［ＭＡＸＤＡＴＡｌｌ
ｒｒｔ　　ｉ＋　　Ｓｕｍ、　　ｋ＋　　ｊｆｏｒ　　
（ｋ−ｙｎｉｎ−ｋｅｙ Ｖ［ｋ］＝Ｑ。 、ｋ＜広μ−ｋｅｙ　。 ｋ　十ト　） ｆｏｒ　　（ｒ　　−ｉ　　＋　　　ｉ　＜−Ｎ　　、
　　Ｈ＋＋　　）　　（ｋ　−１）ａｔａ［５ｒｉ１Ｆ
　、５ｏｐｔ、Ｊｅｙ　　、　　ｖｒにコ　−　Ｖ［ｋ
ｌ　　＋　　１　　。 ）／卑称ソートキーの頻度情報体液ｑ Ｓｕｎ＝ｌ＋ ｆｏ”　　（ｊ　　ｙ　　ｒｎｉｎ　　ｋａｙ　　ｒ　
　ゴ　＜−ｍａＸ　　ｋｅｙ　　Ｉ　　ゴ　＋＋）（ｋ
　　−Ｖ［ｊｌ　　、　Ｖ［ｊｌ　　−ｓｕｍ　　、　
　５ｕｙｒ＋　　−５ＬＩＪＬ　　十　Ｋ　？１　　　
戸各ソートキーの槽算情報作穢田ｆｏｒ（ニーｉｒＬ＜
−Ｎｐｉ＋＋）（Ｋ　　−１）ｉｃｃ［ｓ［Ｉ］］、５
ｏｈｔ−ｋｅｙ　　、　　　ｊ　−Ｖ［Ｋ］　　。 ｓｘ［ｊｌ　　−ｓ［ｔｌ　　Ｉ　　　Ｖ［Ｋ］　　＋
＋　　ｒ）　　がソー＃−粕泉作へ”／ 子ｏｒ　　（Ｌ　　＝　　Ｉ　　ｒ　　Ｉ　　＜−ｙ＋
　　　ｆ　　＋＋　）　　（ｓ［ｉ］　　〜　ｓｘ［Ｌ
］ ）　／４ソートｍｕｓｒ：フピー’／ 手続補正音 明細書 平成３年ｑ月／６日 平成２年特許願第　１０１２８３　号 ２　発明の名称 レイアウトのコンパクション方法 ３　補正をする者 ４代理人〒５７１ ５　補正の対象 １、発明の名称 レイアウトのコンパクション方法 ２、特許請求の範囲 （１）ＬＳＩ等のレイアウトパターンに関してデザイン
ルールを満足し　かつ空き領域を可能な限り詰めること
により、最小レイアウトパターンを生成するレイアウト
コンパクション方法において、 直接呼び出しメモリーに境界の幾何学的情報を登録した
境界メモリーを作成する手段と、境界に隣接するレイア
ウト要素を探索し　前記１ノイアウト要素を前記境界メ
モリーを用いて下詰めおよび上詰め操作する手段とを備
えたレイアウトのコンパクション方法。 （２）ＬＳＩ等のレイアウトパターンに関してデザイン
ルールを満足じ　かつ空き領域を可能な限り詰めること
により、最小レイアウトパターンを生成するレイアウト
コンパクション方法におい６　補正の内容 レイアウト要素を高さ方向の座標て　同じ高さのレイア
ウト要素を一つのグループとするレイアウト要素グルー
プ化手段と、直接呼び出しメモリーに境界の幾何学的情
報を登録した境界メモリーを作成する手段と、レイアウ
ト境界に隣接する同じ高さのレイアウト要素グループを
グループ単位で前記境界メモリーを用いて下詰め操作す
る手段と、下詰めの際同じグループであったレイアウト
要素をグループ単位で前記境界メモリーを用いて上詰め
操作する手段とを備えたレイアウトのコンパクション方
法。 （３）ＬＳＩ等のレイアウトパターンに関してデザイン
ルールを満足し　かつ空き領域を可能な限り詰めること
により、最小レイアウトパターンを生成するレイアウト
コンパクション方法において、 レイアウト要素を高さ方向の座標で、同じ高さのレイア
ウト要素を一つのグループとするレイアウト要素グルー
プ化手段と、直接呼び出しメモリーに境界の幾何学的情
報を登録した境界メモリーを作成する手段と、前記レイ
アウト要素グループ化手段により得られたレイアウト要
素グループに対しグループ毎にプロセッサを割り当てる
手段と、前記プロセッサ間で処理の遅延を持たせて前記
全プロセッサにより同時に境界メモリーを用いて、各々
の前記レイアウト要素グループを独立に下詰めおよび上
詰め操作をする手段とを備えたレイアウトのコンパクシ
ョン方訴 ３、発明の詳細な説明 産業上の利用分野 本発明＋１ＶＬＳＩ等のレイアウトシステムにおいてデ
ザインルールを満たし最小面積のレイアウトを得ること
によりＶＬＳＩ等の製造コスト削減を目指すレイアウト
コンパクシクン方法に関するものである。 従来の技術 半導体製造技術の向上により、配線最小間隔等を決める
デザインルールの微細化が進んでいる。 より安価なチップ製造を実現するためには　従来のレイ
アウト資源を有効利用する必要がある。また　レイアウ
トを実現する過程で一般に生じる空き領域を削減する必
要がある。そのたム　既に設計された従来のデザインル
ールから新しいデザインルールへの自動変換や、レイア
ウトにおける空き領域を少なくし　デザインルールに矛
盾を生じさせないレイアウトを得る方法としてコンパク
ション技術が不可欠となる。 従来の実用的なコンパクション手法の代表的なものとし
て計算機幾何学の分野における平面掃目法に基づくコン
パクション手法の提案がされていも　例えば拡張平面掃
引法を用いた方法として（よビア削除を伴った高速多機
能チャネルスペーサ（電子情報通信学会論文誌ＡＶｏ１
．Ｊ７２Ａ　Ｎｏ、２　ｐｐ、３４９−３５８　１９８
９年２月）がある。 平面掃引法ば　以下に示す長所を持つ。 （１）配線　コンタクトなどを幾何学的な情報のまま取
り扱し＼　単純な処理によりコンパクションを行うので
複雑な設計規則に追従しゃすい啄　柔軟性がある。 （２）配線の折り曲げが容易である。 （３）不規則な形状のレイアウトにも有効であも平面掃
引法と（上　平面上に走査線と呼ばれる水平な直線を想
定し　前記走査線を下から上に（または上から下に）移
動させながら前記走査線と交差する線分などの幾何学デ
ータを探索する手法であム　通常は２つのフェーズから
なり、第１フエーズでは幾何データを上端、弧　下端点
のＸ座標の小さい順に整列し　この整列された端点をリ
ストｙ−ｑｕｅｕｅに保持しておく。第２７エーズでは
　前記ｙ−ｑｕｅｕｅから端点を一つずつ取り出し　各
端点に対しそれが下端点ならばワークリストｘ−ｔａｂ
ｌｅに挿入し　上端点ならば削除するという操作を繰り
返す。 こうすることにより前記ｘ−ｔａｂｌｅには常に走査線
と交差するデータが保持される。データ数をｎ　（ｎは
正整数）とすると、第１７エーズは○（ｎｌｏｇｎ）の
手肌　第２フエーズは前記ｘ−ｔａｂｌｅのデータ構造
にＸ座標をキーとした平衡２分木を用いれば各挿入、削
除などが０（ｎｌｏｇｎ）の手間で抑えられるので全体
としては０（ｎｌｏｇｎ）の手間で実行される。従って
、平面掃引法の時間複雑度は○（ｎｌｏｇｎ）となる。 発明が解決しようとする課題 平面掃引法（よ　前述のように多くの利点を持つ力交　
取り扱うデータｎの増加に伴い処理の手間はｎｌｏｇｎ
（ｎは正整数）で増加するため処理効率が悪１ｚ％　　
また　平面掃引法ではデータを逐次処理することを前提
とするために　複数個のプロセッサを用いたマルチプロ
セス処理を行うことによる高速化が困難である。 本発明（よ　上記の従来の問題点を解決するもので、上
記の平面掃引法の利点を持板　境界情報を登録した境界
メモリーを用いることにより、高速な上詰め下詰め処理
が実現できるレイアウトのコンパクション方法を提供す
ることを目的とする。 さらに本発明はデータｎ　（ｎは正整数）の増加に対し
て処理の手間がｎに比例する程度の増加で処理ができる
レイアウトのコンパクション手法を提供することを目的
とする。また本発明はマルチプロセス処理による高速化
も可能とする高速なレイアウトのコンパクション方法を
提供することを目的とすも 課題を解決するための手段 本発明（１）は直接呼び出しメモリーに境界の幾何学的
情報を登録した境界メモリーを作成する手段と、境界に
隣接するレイアウト要素を探索し前記レイアウト要素を
前記境界メモリーを用いて下詰めおよび上詰め操作する
手段とを有するレイアウトのコンパクション方法である
。 本発明（２）４Ｌ、　　レイアウト要素を高さ方向の座
標で、同じ高さのレイアウト要素を一つのグループとす
るレイアウト要素グループ化手段と、直接呼び出しメモ
リーに境界の幾何学的情報を登録した境界メモリーを作
成する手段と、　レイアウト境界に隣接する同じ高さの
レイアウト要素グループをグループ単位で前記境界メモ
リーを用いて下詰め操作する手段と、下詰めの際同じグ
ループであったレイアウト要素をグループ単位で前記境
界メモリーを用いて上詰め操作する手段とを有するレイ
アウトのコンパクション方法である。 また本発明（３）は　レイアウト要素を高さ方向の座標
で、同じ高さのレイアウト要素を一つのグループとする
レイアウト要素グループ化手段と、直接呼び出しメモリ
ーに境界の幾何学的情報を登録した境界メモリーを作成
する手段と、前記レイアウト要素グループ化手段により
得られたレイアウト要素グループに対しグループ毎にプ
ロセッサを割り当てる手段と、前記プロセッサ間で処理
の遅延を持たせて前記全プロセッサにより同時に境界メ
モリーを用いて、各々の前記レイアウト要素グループを
独立に下詰めおよび上詰め操作をする手段とを備えたレ
イアウトのコンパクション方法であ４ 作用 本発明は　上記構成（１）により直接呼び出しメモリー
に境界情報を登録した境界メモリーを作成することによ
り、　コンパクション対象のデータの分割点の探索とデ
ザインルールを守る境界との最隣接位置情報の検索は座
標に対応するアドレスの内容を取り出すだけで行えるの
で前記境界メモリーを用いた上詰め下詰め処理は高速な
ものになム また　上記構成（２）により、　レイアウト要素グルー
プ化手段により前もって同じ高さのレイアウト要素を１
つのグループとすることで、　レイアウト要素の処理の
順番は確定され　コンパクション対象データの探索を不
要とＬ　上詰め下詰め処理はさらに高速なものとなる。 また　上記構成（３）により境界の区分（よ　メモリー
のアドレスに対応し　各々の座標毎に独立に参照するこ
とが可能なため複数個のプロセッサを用いた高速マルチ
プロセス処理も可能となる。 実施例 （実施例１） 本発明の実施例１のレイアウトコンパクション手法につ
いて、図面を参照しながら説明する。本実施例では第５
図のレイアウトに適用した場合について示す。第５図の
Ｂはレイアウトの下側境界を示ＬＴはレイアウトの上側
境界を示Ｌ　　ＬＨｌ−ＬＨ３は水平配線を示り、ＬＶ
Ｉ　〜ＬＶ６４；ｉ垂直配線を示Ｌ　　ｇｒｉｄｌ　〜
ｇｒｉｄ３はレイアウト要素グループ名を示している。 ただし　コンパクションはｙ軸方向（垂直方向）に行う
ものとすム 第１図（友　本発明の実施例１におけるレイアウトのコ
ンパクション方法の処理の手順を示す流れ図である。処
理１１で↓瓜　レイアウト要素データの前処理を行う。 処理Ｉｆの処理内容は第２図に示す処理２１〜２５であ
る。処理２１でレイアウトデータとしてＬＨ１〜ＬＨ３
、Ｌｖ１〜Ｌｖ６のデータを示すレイアウト要素データ
とこのレイアウト要素データが配置されるレイアウト領
域データとデザインルールを入力する。デザインルール
としては配線幅を最小単位長さ１　（レイアウト要素の
分割可能な最小の長さ）、レイアウト要素とレイアウト
要素とのデザインルールを守る間隔と、　レイアウト要
素とレイアウトの下側境界Ｂとのデザインルールを守る
間隔と、レイアウト要素とレイアウトの上側境界Ｔとの
デザインルールを守る間隔は各々最小単位距離２（レイ
アウト要素の分割可能な最小の長さ１が最小単位距離１
である。）とする。　（ただり、、ＬＶＩとＬＶ２のデ
ザインルールを守る間隔は特別に最小単位距離１とすム
　） 次に処理２２で、前記レイアウト要素を、水平方向配線
　垂直方向配線　コンタクト、矩形に分類する。 次に処理２３て　レイアウト領域の形状よりレイアウト
の上側境界Ｔとレイアウト下側境界Ｂを設定する。 次に処理２４で垂直方向配線を除いたレイアウト要素を
垂直方向の高さ座標でソートＬ　　同じ高さを持つレイ
アウト要素をグループ化する。ここではｇｒｉｄｌ〜ｇ
ｒｉｄ３にグループ化する。 処理２５により、第６図（ａ）に示すようにコンパクシ
ョン処理を終了した領域の幾何学的情報を参照するたべ
　レイアウト領域の最小単位に対応する境界メモリー５
０を設定する。前記コンパクション処理を終了した領域
と（よ　境界メモリー５０を用いた下詰め処理により拡
張されていくレイアウトの下側境界Ｂであム　以後下詰
め処理により拡張されていく領域Ｒ１の境界を簡単のた
め境界ＲＢＩと呼」ｔ　境界メモリー５０は　それぞれ
の配線層に対して設定されており、レイアウト領域のＸ
軸方向の座標値が境界メモリー５０のアドレスに対応Ｌ
ｘ軸方向の座標に対応するｙ方向の座標値が境界メモリ
ー５０の内容に対応する。 境界メモリー５０の最小単位距離（または　最小単位長
さ）（ヨ　　各々のレイアウト要素の分割可能な最小の
幅と長さに対応できるように設定する。 例え番え　各々のレイアウト要素の長ま　幅はすべて１
μｍ以上とし分割可能な最小の幅と長さが０．１μｍと
すると、境界メモリーの最小単位距離１は０．１μｍと
する。 第１図に示す処理１２では　各レイアウト要素グループ
の境界メモリーを用いた下詰め処理を行う。第６図（ａ
）Ｉｔ　　コンパクション処理対象のレイアウト要素Ｌ
ＨＩ−ＬＨ３と、　レイアウトの下側境界Ｂの形状より
初期設定した境界メモリー５０を示したものである。第
６図（ｂ）〜第６図（ｉ）は処理１２による境界メモリ
ーを用いた下詰め処理過程のＬＨＩ〜ＬＨ３とレイアウ
トの下側境界Ｂを更新した領域Ｒ１の境界ＲＢＩと境界
メモリー５０の変化を示すものあム　処理１２の処理手
順は　第３図に示す処理３１〜処理３８であａ 処理３１により、第６図（ｂ）に示すようζへレイアウ
トの下側境界Ｂに凹凸がないので上方向に（もし凹凸が
あれば上方向と凹凸に合わせて左右方向に）デザインル
ールを守るだけ拡張し　境界ＲＢＩの初期設定をする。 このときＲ１が拡張されたレイアウトの下側境界Ｂの領
域である。そして、領域Ｒ１の境界ＲＢＩの幾何学的情
報を境界メモリー５０に格納する。　（Ｘ軸方向の座標
に対応ず＆ｙＸ軸方向座標値を境界メモリー５０に格納
する。この場合デザインルールが最小単位距離２なので
、境界ＲＢＩの高さのｙ座標値（友Ｘ座標のＯ〜２０範
囲ですべて２であり、境界ＲＢ１の幾何学的情報を格納
した境界メモリー５０の内容法　境界メモリー５０のア
ドレスの０〜２０の範囲ですべて２になる。） 次へ　第３図に示す処理３２により、第６図（ｂ）に示
す境界ＲＢＩに隣接するｇｒｉｄｌ上のレイアウト要素
グループのレイアウト要素ＬＨＩを検索（ｓｅａｒｃｈ
）　Ｌ、　　Ｌ　ＨＩの左端から右端までの範囲で境界
ＲＢＩの幾何学的情報（境界ＲＢＩの形状）を認識り、
、ＬＨＩの左端から右端までの範囲に対応する境界メモ
リー５０の幾何学的情報（ここで６表　境界メモリー５
０のアドレス６〜９までの境界メモリー５０の内容）を
検索する。ＬＨｌの左端から右端までの範囲で境界ＲＢ
Ｉに凹凸はないので（境界メモリーのアドレス６〜９ま
での境界メモリーの内容はすべて２で値が変化する所は
ない）、折れ曲がり候補点は設定されな１．Ｘ。 処理３３により、ＬＨＩが水平配線データであるかどう
かを判定す４　　ＬＨＩζ友　水平配線であるので、処
理３４により、処理３２で求めた折れ曲がり候補点をも
とにＬＨＩに折れ曲がり点は設定する。この場合、折れ
曲がり候補点は設定されていないので、折れ曲がり点は
設定されなし−次側：、。 処理３５により、前記処理３２により、保持している境
界メモリー５０の幾何学的情報より第６図（Ｃ）に示す
ようにＬＨＩを前記境界とのデザインルールを守る最隣
接点（境界ＲＢＩと接する力（決して重ならない位置）
に移動する。 次に　処理３６により、第６図（ｄ）に示すようＧ；Ｌ
ＨＩの上方向と左右方向に境界ＲＢＩを拡張し　拡張さ
れた境界ＲＢＩに対応する境界メモリー５０の内容の値
を更新する。この時、Ｘ座標１１に対応する境界メモリ
ー５０の内容が５に更新されていないの（よ　境界ＲＢ
ＩがＸ座標値４以上１１未満の範囲で拡張されたためで
ある。境界ＲＢＩの更新に対し　境界メモリー５０の内
容の更新！表　更新される境界ＲＢＩの始点のＸ座標以
上終点のｘＪＩ標未満で行われる。次に処理３７により
全データの処理が終了したかどうかを判定する。この場
合、データが残っているので、処理３２から３７を繰り
返す。 処理３２により、第６図（ｄ）に示す境界ＲＢｌに隣接
するｇｒｉｄ２上のレイアウト要素グル−プのレイアウ
ト要素ＬＨ２を探索Ｌ　　ＬＨ２の左端から右端までの
範囲で境界ＲＢＩの幾何学的情報（境界ＲＢＩの形状）
を認識Ｌ　　ＬＨ２の左端から右端までの範囲に対応す
る境界メモリー５０の幾何学的情報（ここでは　境界メ
モリーのアドレス１〜１８までの境界メモリーの内容）
を検索す、Ｌ　　ＬＨ２の左端から右端までの範囲で境
界ＲＢＩに凹凸が存在するので（境界メモリーのアドレ
ス４と１１で境界メモリーの内容が変化している）、境
界ＲＢＩに凹凸に合わせて折れ曲がり候補点を設定する
。処理３３により、ＬＨ２が水平配線データであるかど
うかを判定す＆　　ＬＨ２（表　水平配線であるので、
処理３４により、第６図（ｅ）に示すように処理３２で
求めた折れ曲がり候補点よりＬＨ２に折れ曲がり点を設
定し　前記折れ曲がり点でＬＨ２をＬＨ２−１とＬＨ２
−２とＬＨ２−３に分割すム　この時、ＬＨ２−２はＬ
Ｈ２−１とＬＨ２−３とを垂直線で結ぶ必要があるた敢
　マージンを持たせる必要がある。この場合、　ＬＨ２
−２は第６図（ｅ）に示すように両端の分割点より、配
線巾だけ拡張する。次に処理３５により前記処理３２で
探索した境界メモリー５０の幾何学的情報よりＬＨ２−
１とＬＨ２−２とＬＨ２−３を境界ＲＢＩに接する位置
に移動すム　次区　処理３６により、第６図（ｆ）に示
すよう＋；、ＬＨ２−１とＬＨ！−２とＬＨ２−３の上
方向と左右方向に境界５０を拡張Ｌ　拡張された領域Ｒ
１の境界ＲＢＩに対応すぺ　境界メモリー５０の内容の
値を更新すム　次に処理３７により全データの処理が終
了したかどうかを判定する。この場合　ｇ　ｒ　ｉ　ｄ
　３　ＪＱ　　レイアウト要素グループがあるの）処理
３２から３７を第６図（ｆ）〜第６図（ｈ）に示すよう
に同様にして繰り返す。 全てのレイアウト要素グループのレイアウト要素の処理
を終了したなら、処理３８により、第６図（ｈ）に示す
境界メモリー５０を参照Ｌ−第６図（ｉ）に示すように
レイアウトの上側境界Ｔの高さ位置を決定する。第７図
力（処理１２により得られたレイアウト結果である。こ
こで、　ＬＪＩとＬＪ２はＬＨ２の折り曲げにより発生
した垂直方向配線であａ　しかし　処理１２により得ら
れたレイアウト結果にはＬＪＩのように無駄な配線の折
れ曲がりがあるので、無駄な配線の折れ曲がりを取り除
くことによりレイアウトの整形を行なう、第１図に示す
処理１３を行う。 処理１３の処理手順ζ友　第４図に示す処理４１〜４５
である。第８図（ａ）ζよ　処理１２により得られたレ
イアウト結果の上詰め処理対象となる水平配線ＬＨＩと
ＬＨ２−１とＬＨ２−２とＬＨ２−３とＬＨ３と初期化
された境界メモリー５０である。第８図（ｂ）〜第８図
（ｆ）は処理１３による境界メモリーを用いた上詰め処
理過程のＬＨ１〜ＬＨ３と境界ＲＢ２と境界メモリー５
０の変化を示すものである。処理４１により第８図（ｂ
）に示すよう番ミ　　レイアウトの上側境界Ｔを凹凸が
ないので下方向に（もし凹凸があれば下方向と凹凸に合
わせて左右方向に）デザインルールを守るだけ拡張し　
処理３１と同様に拡張したレイアウトの上側境界Ｔの領
域Ｒ２の幾何学的情報を境界メモリー５０に格納する。 以後拡張された領域Ｒ２の境界を簡単のため境界ＲＢ２
と呼、Ｇ％　　処理４２によりｇｒｉｄ３のレイアウト
要素グループのＬＨ３の左端から右端の範囲で境界メモ
リー５０の幾何学的情報を検索し　処理４３によりＬＨ
３を無駄な折れ曲がりを減らす位置に移動させも　しか
しＬＨ３に折れ曲がりはなく、　しかも境界ＲＢ２に接
しているので実際に移動することはなｔ、％　　次に処
理４４によりＬＨ３から下方向と左右方向に前記レイア
ウトの上側境界Ｔをデザインルールを守るだけ拡張し　
拡張された領域Ｒ２の境界ＲＢ２に対応する境界メモリ
ー５０の内容の値を更新する。次に処理４５により全デ
ータの処理が完了したかどうかを判定する。この場合　
ｇｒｉｄｌおよびｇｒｉｄ２のレイアウト要素グループ
が残っているので、処理４２から処理４５を繰り返す。 処理４２により第８図（ｃ）に示すｇｒｉｄ２のレイア
ウト要素グループのレイアウト要素ＬＨ２−１とＬＨ２
−２とＬＨ２＝３の各々の左端から右端の範囲で境界メ
モリー５０の幾何学的情報を検索する。処理４３により
、境界メモリーの幾何学的情報よりＬＨ２−１とＬＨ２
−２とＬＨ２−３を無駄な折れ曲がりを減らす位置に移
動させも　この時、ＬＨ２−２は境界ＲＢ２に接し　し
かもＬＨ２−１とＬＨ２−２とＬＨ２３の中で最も高い
位置にあるので、ＬＨ２−２の高さを上詰め基準位置と
し　前記上詰め基準位置より下にあるＬＨ２−１とＬＨ
２−３をできるだけ前記上詰め基準位置まで移動させる
。この場合ＬＨ２−１は前記上詰め基準位置に移動でき
る力丈Ｌ　Ｈ２−３ζ戴　境界ＲＢ２に接しているため
移動できなしも　処理４３の後のＬＨ２−１とＬＨ２−
２とＬＨ２−３の各々の位置は第８図（ｄ）に示すＬＨ
２−］とＬＨ２−２とＬＨ２−３である。 処理４４により、境界ＲＢ２を第８図（ｅ）に示すよう
に拡張する。次に処理４５により全データの処理が完了
したかどうかを判定する。この場合、ｇｒｉｄｌのレイ
アウト要素グループが残っているので、　ｇｒｉｄｌの
レイアウト要素グループに処理４２から処理４５を繰り
返し　第９図に示すレイアウト結果を得る。 また　配線の折れ曲がりを考慮しない場合へレイアウト
結果を第１Ｏ図に示す。第９図に示すレイアウト結果と
第１Ｏ図に示すレイアウト結果を比較するとレイアウト
領域の高さは第９図に示すレイアウト結果力交　第１０
図に示すレイアウト結果の３分の２となり、配線の折り
曲げが十分効果的であることが分かる。 本実施例１で（表　直接呼び出しメモリーに幾何学的な
境界ＲＢの情報を登録した境界メモリー５０を作成する
手段により、コンパクション対象のデータの検索（よ　
レイアウト領域のＸ座標に対応する境界メモリー５０の
アドレスの内容を取り出すだけですむた数　境界メモリ
ー５０を用いた上詰め下詰め処理ｃヨ　　従って高速な
ものになる。本実施例１の時間複雑度は　コンパクショ
ン処理の対象となるデータ数Ｎ、レイアウト領域幅Ｗ、
レイアウトグループ数Ｔとして、次のような関係がある
。 ＮＣｘ−ＴＷ　　　　　　　　　　　（１）境界メモリ
ーの範囲にζ山　前記境界メモリーの最小単位をＵとす
ると、 Ｋ　　＝　　Ｗ／ｕ　　　（２） データを境界メモリーへ詰め込むために要する処理の時
間複雑度Ｃは Ｃ＝　　Ｔ＊に ＝　　Ｔ＊Ｗ／ｕ　　（（２）より） ＝　　Ｃ＊＊Ｎ　　（３） （Ｃ−は比例常数で、　Ｕ項も含む。）したがって、時
間複雑度Ｃは０（Ｎ）になる。さらに　ソート手法とし
て”係数情報の整列処理方法″（日本国特許出願番号１
−６７０１１）によれは　実施例１は全体として○（Ｎ
）の時間複雑度で処理できる。　（垂直方向配線の処理
（よ　水平方向配線の両端とコンタクトをレイアウト領
域を左から（または右から）１度だけ探索することで○
（Ｎ）の時間複雑度で処理できるからである。）このソ
ート手法の特徴（表　すべてのソート対象となるデータ
のグローバル情報をあらかじめ頻度情報Ｖとして求めて
おき、その後に頻度情報Ｖに基づく積算情報をＶ上に作
成する。この積算情報Ｖカ（各々ソートキーを持つ情報
の最小からの順番を指している点に着目すれば　後１よ
　データを書き出すのみでソートが完了する。第１６図
に示した０（Ｎ）ソートアルゴリズムｔ１　１つのソー
トキーをもつデータについてのインデックスソート処理
であ＆ｓ［ｉ］に１．、　　データの読み取り順番を示
すもので、　ｉ番目の情報が元のデータ順番の何番目に
書かれているかを示すインデックスである。第１６図に
おいて、ｍ１ｎ−ｋｅｙ、ｍａｘ　ｋｅｙｆ上　　ソー
トキーの値の範囲である。このソートアルゴリズムでζ
友　ソート処理後の順番について、もしも同一のソート
キーを持つ情報については　ソート処理前の順番が保存
されている。従って、　２つ以上のソートキーを持つデ
ータ（例えｌ；！、　　Ｘ座標とＸ座標等）について（
よ　従って、このソートアルゴリズムを優先順位の低い
ソートキーから順番へ直列に繰り返すのみで得ることが
できる。上記の手法によれ４款　高々３　　（Ｎ＋Ｋ）
から４（Ｎ＋Ｋ）の繰り返し処理によってソートが完了
する。ここでＫ　４１　　座標などに相当する値がもつ
範囲であム以上説明したように　本実施例１によれば　
境界メモリー５０を作成する手段と、レイアウト要素を
高さ方向の座標でグループ化する手段と、レイアウト境
界に隣接する同じ高さのレイアウト要素グループをグル
ープ単位で境界メモリー５０を用いて下詰めする手段と
、下詰めの際同じグループであったレイアウト要素をグ
ループ単位で境界メモリー５０を用いて上詰めする手段
により、最小のレイアウト結果を、非常に高速に得るこ
とができ、その実用的効果は太きｂ℃　また　複数の層
を持つレイアウトに対して境界メモリーは各々のレイア
ウト領域層に設定できるので、複数のレイアウト領域層
を持つレイアウトのコンパクション処理にＬ　簡単に適
用できる。 な耘　本手法は　水平配線を例に上げ説明したバ　水平
配線ばかりでなく、機能回路ブロック等のデザインルー
ルを守りかつ面積最小を目的としたレイアウト一般のコ
ンパクションにおいても有効であることはいうまでもな
賎 （実施例２） 実施例２に適用したレイアウトは第５図に示す実施例１
と同じものであり、デザインルールも実施例１に適用し
たものと同じである。第１１図〈実施例２の処理手順を
示す。以下本実施例２の詳細な説明を図面を用いて行な
う。 第１１図に示す処理１１１では　レイアウト要素データ
の前処理を行う。前記処理１１１の処理内容は第１２図
に示す処理２２１〜１２８　Ｔ、　　処理１２１から処
理１２４までは実施例１の第２図に示す処理２１から処
理２４までと同じである。 処理１２１によりレイアウト要素データとレイアウト領
域データとデザインルールを入力する。次に処理１２２
で、前記レイアウト要素を、水平方向配線　垂直方向配
線　コンタクト、矩形に分類する。次に処理１２３で、
　レイアウト領域形状データよりレイアウトの上側境界
とレイアウトの下側境界を設定すａ　次に処理１２４で
垂直方向配線を除いたレイアウト要素を垂直方向の高さ
方向の座標でソートし　同じ高さを持つレイアウト要素
をグループ化すも　処理１２５により、各レイアウト要
素グループのレイアウト要素を最小単位長さ１で分割す
も　（例えばあるレイアウト要素の長さが１０μｍとし
　最小単位長さを０．１μｍとすると、前記レイアウト
要素は　最小単位長さ１のレイアウト要素に１００等分
される。）処理１２６により、第１４図（ａ）に示すよ
うにレイアウトの下側境界Ｂの拡張処理をプロセッサ０
が行数　レイアウト要素グループｇｒｉｄｌの処理をプ
ロセッサ１が行１．Ｘ、　　レイアウト要素グループｇ
ｒｉｄ２の処理をプロセッサ２が行しくレイアウト要素
グループｇｒｉｄ３の処理をプロセッサ３を割り当て４
　処理１２７で処理されている最小単位長さ１のレイア
ウト要素の下の境界ＲＢの幾何学的情報を参照するため
く　実施例１と同様に境界メモリー５０の初期設定を行
なう。 処理１１２で（よ　各レイアウト要素グループの下詰め
処理を行う。第１４図（ｂ）は各プロセッサ０〜３のコ
ンパクション処理における開始から終了までの様子を示
すタイムチャートである。プロセッサＯは１＝０からレ
イアウトの下側境界Ｂの拡張処理を行う。プロセッサｌ
はｔ＝△Ｗからｇｒｉｄｌの処理を行う。プロセッサ２
はｔ＝２△Ｗからｇｒｉｄ２の処理を行う。プロセッサ
３はｔ＝３△Ｗからｇｒ　ｉｄ３の処理を行う。ここで
△Ｗは境界メモリー５０の１アドレスを処理する時間＊
デザインルールを守るために必要な距離を示し　デザイ
ンルールを守るために必要な距離とは　デザインルール
（２）十最小単位に分割されたレイアウト要素の長さ（
１）で、　３である。 また１アドレスを処理する時間を１とし　△Ｗ−３とす
ム　第１５図（ａ）に示すように　プロセッサ３が処理
を開始するときに（よ　プロセッサ０はレイアウト領域
のＸ軸座標９まで処理を終了しプロセッサ１はレイアウ
ト領域のＸ軸座標６まで処理を終了し　プロセッサ２は
レイアウト領域のＸ軸座標３まで処理を終了している。 プロセッサ０が処理を終了したＸ軸座標の位置情報はプ
ロセッサ１に送られ　プロセッサ１が処理を終了したＸ
軸座標の位置情報はプロセッサ２に送られ　ブロセッサ
２が処理を終了したＸ軸座標の位置情報はプロセッサ３
に送られも　このように位置情報が送られた各プロセッ
サはどこまで処理可能であるかを認識すも　走査線ＤＬ
は各プロセッサＯ〜３の処理を終了した最新のＸ＊ｌｌ
Ｉ座標の相対位置の関係を視覚的に示したものである。 第１３図は下詰め処理１１２、上詰め処理１１３におい
て用いれる各プロセッサの処理の流れを示すフロー図で
ある。第１５図（ｂ）に示すようＣ，、、各プロセッサ
の処理を最小単位長さ１だけ進める。各プロセッサ０〜
３は以下に示す処理を並行に行う。プロセッサＯの処理
は他のプロセッサと違（＼　下にレイアウト要素グルー
プが存在しないた数　処理１３１〜１３４を行う必要は
なく、処理１３５から開始すム　処理１３５によりレイ
アウト領域のＸ軸座標値９のレイアウト下側境界Ｂを拡
張し対応する境界メモリー５０の内容を２としく境界Ｒ
Ｂの更新に対し　境界メモリー５０の内容の更新ζ戴　
更新されるレイアウト境界の始点のＸ軸座標以上終点の
ｘＵ座標未満で行われるためＸ軸座標１０に対応する境
界メモリー５０の境界メモリーのアドレス１０の境界メ
モリーの内容（よ　更新されていな賎　）処理１３６に
より処理の終了したｘｌ＄座標情報をプロセッサ１に送
本処理１３７によりプロセッサ終了条件を満たせば処理
を終了し　前記条件を満たしていなければプロセッサＯ
の処理を最小単位長さ１だけ進める。 プロセッサ１（友　処理１３１によりプロセッサ０の処
理を終了したレイアウト領域のＸ軸座標の位置情報を参
照限　プロセッサＯの処理がプロセッサ１の処理より最
小単位距離３だけ進むまで待機し　プロセッサ０の処理
が△Ｗ（最小単位距離３を処理する時間）だけ進めば　
処理１３２によりレイアウト要素グループｇｒｉｄｌの
レイアウト要素を探索すも　処理１３３でｇｒｉｄｌの
レイアウト要素ＬＨＩの最小単位長さＩに分割されたレ
イアウト要素があるかないかを判定し　レイアウト要素
があれば　処理１３４により第１５図（ｂ）に示すよう
にＬＨＩの最小単位長さｌに分割されたレイアウト要素
のＸ軸座標値と対応する境界メモリー５０の内容を参照
し　境界ＲＢと最小単位長さｌに分割されｆ、ＬＨｌの
レイアウト要素を境界ＲＢに接する位置に移動させる。 次に処理１３５により第１５図（ｃ）に示すようにデザ
インルールを守るように境界メモリー５０のＸ軸座標４
以上〜６未満を２から５に更新する。処理１３６により
プロセッサ１が処理が終了したＸ軸座標情報をプロセッ
サ２へ送る。処理１３７により処理の終了条件を判定す
ａ　プロセッサ１はこの場合処理終了条件を満たしてい
ないた八　プロセッサ１の処理を最小単位長さ１だけ進
める。 プロセッサ２の処理は　処理１３１によりプロセッサ１
の処理を終了した境界ＲＢＯＸ軸座標情報を参照し　プ
ロセッサ１の処理が△Ｗだけ進むまで待機する。その後
、プロセッサ１の処理が△Ｗだけ進めＬＬ　処理１３２
によりレイアウト要素グループｇｒｉｄ２のレイアウト
要素を探索し処理１３３により、第１５図（ｂ）に示す
ように前記ＬＨ２の最小単位に分割されたレイアウト要
素があるかないかを判定する。レイアウト要素があれば
処理１３４によりＸ＊Ｉｌｌ座標値と対応する境界メモ
リー５０の内容を参照し　境界ＲＢとＬＨ２の最小単位
に分割されたレイアウト要素を境界ＲＢに接する位置ま
で移動させる。次へ　処理１３５により第１５図（Ｃ）
に示すように境界メモリー５０のＸ軸座標３以上を４未
満に対応するアドレスの内容を２から５に更新する。　
（境界ＲＢを更新する範囲としてはＸ軸座標の２以上を
４未満である力（２はすでにＸ軸座標値が５になってお
り、更新する必要がないためである。）プロセッサ１と
同様へ　処理の終了したプロセッサ２のＸ軸座標情報を
プロセッサ３へ送りプロセッサ２の処理を最小単位長さ
１だけ進める。 プロセッサ３の処理対象であるレイアウト要素グループ
ｇ　ｒ　ｉ　ｄ　３　ＬＬ　　処理１３２でレイアウト
要素がみつからないたべ　処理１３３〜１３５を行う必
要はなく、また最上位レイアウト要素グループを処理す
るプロセッサであるため処理１３６は行う必要もなＬ〜
　第１５図（ｄ）に第１５図（Ｃ）に対して更に最小単
位長さ１進めた処理状況を示す。上記に示した方法を各
々のプロセッサ０〜３の処理を繰り返し　第７図に示す
下詰め処理の結果を得る。第９図に示すレイアウト結果
はレイアウトの上側境界Ｔか収　無駄な水平配線の折り
曲げを取り除くようへ　上記に示した下詰め処理と同様
に　上詰め処理を行うことにより得ることができる。 実施例２に示したマルチプロセス処理において、コンパ
クション対象のデータ数Ｎ、レイアウト領域幅Ｗ、レイ
アウトグループ数Ｔとする。Ｔ個のレイアウト要素グル
ープとレイアウトの下側境界を処理するＴ＋１個のプロ
セッサを用意する。各レイアウト要素グループを処理す
る各プロセッサが処理しているＸ座標位置力丈　各レイ
アウト要素グループの下に存在するすべてのレイアウト
要素グループを処理する各プロセッサの処理を終了した
Ｘ座標位置を越えてはならな（−そのた数　各プロセッ
サ間で距離的および時間的な処理の遅れが存在すａ　各
プロセッサ間で処理の遅れ（よ　最小単位距離１の処理
に要する時間△Ｗ１とし　各プロセッサがデザインルー
ルを守るために必要な距離的な処理の遅れをｄ□とすれ
ば　各プロセッサ間の時間的な遅れ△Ｗは ΔＷ＝ｄ、−△ｗ＋　　（４） となる。レイアウトの下側境界から最上位のレイアウト
グループＴの各々のプロセッサの処理時間Ｔ　＠、　Ｔ
　１．　Ｔ　２　、　Ｔ　ｓ　、・・・・・、ＴＴはＴ
ｓ　　　＝　　　Ｗ／ｕ＊△ｗ１ Ｔ＋　　＝　　Ｗ／ｕ＊△ｗ１　＋　△ＷＴ２　　＝　
　Ｗ／ｕ＊△ｗ１　＋　２・△ＷＴｓ　　　＝　　　Ｗ
／　ｕ　　＊　△ｗ＋　　　＋　　　３　　・　△ＷＴ
ａ　　　＝　　　Ｗ／ｕ＊　６ｗ１　　＋　　　４　・
　△ＷＴｔ　　　＝　　　Ｗ／ｕ＊△ｗ１　　＋　Ｔ　
・△Ｗであり、前記最下位のレイアウトの下側境界を処
理するプロセッサと最上位のレイアウトグループＴのプ
ロセッサの処理時間の差はＴ・△Ｗであり、全体の処理
時間Ｔ、はＴＴと同じとなり、Ｔ−＝Ｗ／ｕ＊△ｗ１　
＋Ｔ・△Ｗ（５）したがって処理の時間複雑度ＣＭは Ｃれ＝　　Ｏ（Ｗ＋Ｔ）であり前記（１）式よりＣＭ＝
Ｏ（Ｗ＋Ｔ）＜Ｏ（Ｎ）＝Ｏ（Ｗ−Ｔ）となり、非常に
有効なマルチプロセス処理が実現し高速化ができも　ま
た　複数の層を持つレイアウトに対して境界メモリーは
各々のレイアウト領域層に設定できるので、複数のレイ
アウト領域層を持つレイアウトのコンパクション処理に
Ｌ　簡単に適用できも な耘　本実施例ではプロセッサ０〜プロセツサ３までの
４個のプロセッサで説明してきた力交　レイアウト要素
グループ数に応じたプロセッサを用いればよく、プロセ
ッサ数は４つに限定されなＬ％発明の詳細 な説明したようく　本発明によれにＥ、ＬＳＩ等のレイ
アウトパターンに関して、直接呼び出しメモリーに境界
情報を登録した境界メモリーを作成する手段により、　
コンパクション対象のデータの検索力（座標に対応する
アドレスの内容を取り出すだけですむた教　前記境界メ
モリーを用いた高速な上詰め下詰め処理が実現できる。 また　レイアウト要素グループ化手段により前もって同
じ高さのレイアウト要素を１つのグループとすることで
、　レイアウト要素の処理の順番は確定されコンパクシ
ョン対象データの探索を不要とし　上詰め下詰め処理は
さらに高速なものとなる。さら凶　境界の区分ζ友　メ
モリーのアドレスに対応し各々の座標毎に独立に参照す
ることが可能なため複数個のプロセッサを用いた高速マ
ルチプロセス処理も可能となり、その実用的効果は犬き
１．％

【図面の簡単な説明】

第１図は本発明の実施例１におけるレイアウトのコンパ
クション方法の処理手順を示す流れは第２図は処理１１
のレイアウトデータの前処理および境界メモリー作成処
理の処理手順を示す流れ医　第３図は処理１２である境
界メモリーを用いた下詰め処理の処理手順を示す流れ医
　第４図は処理１３である境界メモリーを用いた上詰め
処理の処理手順を示す流れ医　第５図は本発明を適用し
たレイアウトを示す医　第６図（ａ）〜第６図（ｉ）は
境界メモリーを用いた下詰め処理によるレイアウト要素
と前記境界メモリーの処理過程での様子を示す医　第７
図は境界メモリーを用いた下詰め処理によるレイアウト
結果を示す＠　第８図（ａ）〜第８図（ｆ）は境界メモ
リーを用いた上詰め処理によるレイアウト要素と前記境
界メモリーの処理過程での様子を示す医　第９図は境界
メモリーを用いた上詰め処理による最終的なレイアウト
結果を示す医　第１０図は配線の折り曲げを考虜せずに
　レイアウトのコンパクション処理を行った場合のレイ
アウト結果を示す医　第１１図は本実施例２におけるマ
ルチプロセッサを用いたレイアウトのコンパクション処
理の処理手順を示す流れ医　第１２図は処理１１１のレ
イアウトデータの前処理および境界メモリー作成処理の
処理手順を示す流れ医　第１３図は実施例２における各
プロセッサの処理の処理手順を示す流れ１第１４図（ａ
）は実施例２における各レイアウト要素グループに割り
当てられたプロセッサの各プロセッサ間での通信の様子
と、各プロセッサと境界メモリーとの通信の様子を示す
構成は　第１４図（ｂ）は実施例２におけるプロセッサ
の処理のタイムチャート医　第１５図（ａ）〜第１５図
（ｅ）は実施例２におけるマルチプロセッサを用いたレ
イアウトのコンパクション処理によるレイアウト要素と
境界メモリーの処理過程の様子を示す医　第１６図は１
つのソートキーをもつデータについてのインデックスソ
ート処理であるソートアルゴリズム図である。 １１・・・レイアウトデータの前処理および境界メモリ
ー作成手段、　１２・・・境界メモリーを用いた下詰め
処理手段、　１３・・・境界メモリーを用いた上詰め処
理平成　１４・・・出力処理手比 代理人の氏名　弁理士　小鍜治　明　ほか２名第 第　２１４ 第 図 第 図 第 図 （Ｉｔ） 第 図 （Ｃ） 第 図 第 図 第 （Ｃン 第 図 第 ［。

Claims (3)

【特許請求の範囲】
1. （１）ＬＳＩ等のレイアウトパターンに関してデザイン
   ルールを満足し、かつ空き領域を可能な限り詰めること
   により、最小レイアウトパターンを生成するレイアウト
   コンパクション方法において、直接呼び出しメモリーに
   境界の幾何学的情報を登録した境界メモリーを作成する
   手段と、境界に隣接するレイアウト要素を探索し、前記
   レイアウト要素を前記境界メモリーを用いて下詰めおよ
   び上詰め操作する手段とを備えたレイアウトのコンパク
   ション方法。
2. （２）ＬＳＩ等のレイアウトパターンに関してデザイン
   ルールを満足し、かつ空き領域を可能な限り詰めること
   により、最小レイアウトパターンを生成するレイアウト
   コンパクション方法において、レイアウト要素を高さ方
   向の座標で、同じ高さのレイアウト要素を一つのグルー
   プとするレイアウト要素グループ化手段と、直接呼び出
   しメモリーに境界の幾何学的情報を登録した境界メモリ
   ーを作成する手段と、レイアウト境界に隣接する同じ高
   さのレイアウト要素グループをグループ単位で下詰め操
   作する手段と、下詰めの際同じグループであったレイア
   ウト要素をグループ単位で上詰め操作する手段とを備え
   たレイアウトのコンパクション方法。
3. （３）ＬＳＩ等のレイアウトパターンに関してデザイン
   ルールを満足し、かつ空き領域を可能な限り詰めること
   により、最小レイアウトパターンを生成するレイアウト
   コンパクション方法において、レイアウト要素を高さ方
   向の座標で、同じ高さのレイアウト要素を一つのグルー
   プとするレイアウト要素グループ化手段と、直接呼び出
   しメモリーに境界の幾何学的を情報を登録した境界メモ
   リーを作成する手段と、前記レイアウト要素グループ化
   手段により得られたレイアウト要素グループに対しグル
   ープ毎にプロセッサを割り当てる手段と、前記プロセッ
   サ間で処理の遅延を持たせて前記全プロセッサにより同
   時に境界メモリを用いて、各々の前記レイアウト要素グ
   ループを独立に下詰めおよび上詰め操作をする手段とを
   備えたレイアウトのコンパクション方法。