JPH0456150A - Large scale integrated circuit - Google Patents

Large scale integrated circuit

Info

Publication number
JPH0456150A
JPH0456150A JP16269190A JP16269190A JPH0456150A JP H0456150 A JPH0456150 A JP H0456150A JP 16269190 A JP16269190 A JP 16269190A JP 16269190 A JP16269190 A JP 16269190A JP H0456150 A JPH0456150 A JP H0456150A
Authority
JP
Japan
Prior art keywords
processing
input
unit
output
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16269190A
Other languages
Japanese (ja)
Inventor
Hidenobu Nakamoto
中本 秀伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16269190A priority Critical patent/JPH0456150A/en
Publication of JPH0456150A publication Critical patent/JPH0456150A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To minimize an increase in the number of input pins and to be adapted for many functions by connecting input terminals of a plurality of processing units to common input pins, and providing a selector S for selectively outputting the outputs of the units. CONSTITUTION:Input terminals of units P1, P2,..., Pn for processing input data are connected in parallel with input pins I1, I2,..., 101 of an LSI. On the other hand, a mode selection signal for determining the processing mode of the LSI is supplied to mode selection input pins A1,..., Ak of the LSI to conduct processing units for processing by selecting means as a coder unit such as a selector unit S2 inputting the output of the P2, and supplies the output of the unit P2 as the input of a common processing unit C. The unit C outputs processing output to the output pins O1, O2, Oq of the LIS.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 それぞれが各種の機能を有する複数のユニットを1つの
半導体基板に形成した大規模集積回路(以下、LSI、
という)に関する。
[Detailed Description of the Invention] [Industrial Application Field] A large-scale integrated circuit (hereinafter referred to as LSI) in which a plurality of units each having various functions are formed on a single semiconductor substrate.
related to).

3、発明の詳細な説明 〔概 要〕 それぞれが各種の機能を有する複数のユニットを1つの
半導体基板に形成した大規模集積回路に関し、 入力ピンの数の増加を最小限として、多くの機〔従来の
技術〕 コンピュータの周辺装置の小型化を図るためにLSIが
広く用いられているが、この周辺装置に特殊な機能を付
加するためにはそれぞれの機能を実行し得るようなカス
タムLSIを個別に作成しなければならず、結果的に多
品種少量生産となるために著しい価格の上昇を招くこと
になる。
3. Detailed Description of the Invention [Summary] This invention relates to a large-scale integrated circuit in which a plurality of units each having various functions are formed on a single semiconductor substrate. [Prior art] LSIs are widely used to miniaturize computer peripheral devices, but in order to add special functions to these peripheral devices, custom LSIs that can perform each function are individually created. This results in high-mix, low-volume production, resulting in a significant price increase.

この問題を解決するために、複数の処理ユニットを半導
体基板に生成したLSIを構成し、これらユニットの入
力ピンをそれぞれ引出しておき、これら入力ピンを選択
して入力することによって所望のユニットを動作させ、
これによって所要の処理を行わせることが知られている
To solve this problem, we constructed an LSI in which multiple processing units were generated on a semiconductor substrate, pulled out the input pins of each of these units, and operated the desired unit by selecting and inputting these input pins. let me,
It is known that this allows necessary processing to be performed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、入力ピンを含めてLSIの外部接続のた
めのピンの数は規格あるいはコネクタの大きさなどによ
って定められるため、入力ピンの数をあまり増やすこと
かできず、したかって上述したような方法では多くの機
能を備えたLSIを得ることかできない。
However, the number of pins for external connections on an LSI, including input pins, is determined by standards or the size of the connector, so it is not possible to increase the number of input pins very much, so the method described above cannot It is only possible to obtain an LSI with many functions.

したがって本発明は、入力ピンの数の増加を最小限とし
て、多くの機能に適合し得不ようにしたLSIを得るこ
とを目的とする。
Therefore, an object of the present invention is to obtain an LSI that can be adapted to many functions while minimizing the increase in the number of input pins.

〔課題を解決するための手段〕[Means to solve the problem]

第1図の原理図に示すように、多数の処理ユニットP、
S、C,Dを半導体基板に生成した大規模集積回路にお
いて、それぞれが入力データを処理する機能を有する複
数の処理ユニットPの入力端を共通の入力ピンI 、、
 I 2.−一〜I、に接続するとともに、処理モード
に対応したモード選択信号に応じてこの処理ユニットの
出力を選択出力するセレクタSを設けた。
As shown in the principle diagram of FIG. 1, a large number of processing units P,
In a large-scale integrated circuit in which S, C, and D are produced on a semiconductor substrate, the input terminals of a plurality of processing units P each having a function of processing input data are connected to a common input pin I.
I 2. -1 to I, and a selector S for selectively outputting the output of this processing unit in accordance with a mode selection signal corresponding to the processing mode was provided.

〔作 用〕 入力したデータを処理するユニットP、、P29.P、
のそれぞれの入力端子はLSIの入力ピンI、、12.
・−−−・1.に並列に接続されており、この入力ピン
に入力したデータは上記ユニットP、、P2・、・−P
、において同時に処理される。
[Function] Unit P for processing input data, P29. P,
The respective input terminals of the LSI are input pins I, , 12 .
・---・1. The data input to this input pin is connected in parallel to the above units P,, P2,...-P.
, are processed simultaneously.

一方、このLSIのモード選択入力ピンA・−A、には
このLSIの処理モードを定めるモード選択信号が供給
されており、この第1図ではデコーダユニットとして示
した選択手段によって所要の処理を行っている上記処理
ユニット、例えはP2の出力が入力しているセレクタユ
ニットS2を導通状態としてこの処理ユニットP2の出
力を共通処理ユニットCの入力として供給する。
On the other hand, mode selection input pins A and -A of this LSI are supplied with a mode selection signal that determines the processing mode of this LSI, and the selection means shown as a decoder unit in FIG. 1 performs the required processing. The output of the processing unit P2, for example, the selector unit S2 to which the output of the processing unit P2 is inputted, is turned on, and the output of the processing unit P2 is supplied as the input of the common processing unit C.

この共通処理ユニットCは例えば出力インタフェースと
して動作し、LSIの出力ピン0,02・−・−・・・
0.にその処理出力を出力する。もし、上記セレクタユ
ニットS2に代えてセレクタユニット例えばS、を導通
状態とすれば、処理ユニットP。
This common processing unit C operates, for example, as an output interface, and outputs pins 0, 02 of the LSI...
0. The processing output is output to . If the selector unit S, for example, is brought into conduction instead of the selector unit S2, the processing unit P.

で処理された結果を上記の出力ピンに出力することがで
きる。
The processed result can be output to the above output pin.

〔実施例〕〔Example〕

第2図は本発明の実施例を示すもので、第1図の構成要
素に対応する構成要素については同一符号を付しである
が、この実施例では2つの処理ユニットP、、P、を設
けであるが、その一方の処理ユニットP、は無処理で伝
送のみを行うものとして点線で示してあり、単なる伝送
路で足りることはいうまてもない。
FIG. 2 shows an embodiment of the present invention. Components corresponding to those in FIG. 1 are given the same reference numerals. In this embodiment, two processing units P, However, one of the processing units P is shown by a dotted line to perform only transmission without processing, and it goes without saying that a simple transmission path is sufficient.

セレクタユニットS、、S2はそれぞれの伝送路ごとに
1つのトライステートバッファか設けられており、その
制御端子に負の論理信号が印加されると導通状態になる
The selector units S, S2 are provided with one tri-state buffer for each transmission path, and become conductive when a negative logic signal is applied to their control terminals.

この実施例では処理ユニットかPlとP2の2っである
ためにこれら処理ユニットの選択は2値で足り、したか
ってモード選択入力ピンAに印加されるモード選択信号
としては“H”および“L”の2値付号が用いられ、こ
の選択信号はデコーダユニットDから直接セレクタユニ
ットSIのトライステートバッファの制御端子に、また
このデコーダユニットDのインバータによって反転され
てセレクタユニットS2のトライステートバッファの制
御端子に印加される。
In this embodiment, since there are two processing units, Pl and P2, binary values are sufficient for selection of these processing units, so the mode selection signal applied to the mode selection input pin A is "H" and "L". This selection signal is sent from the decoder unit D directly to the control terminal of the tri-state buffer of the selector unit SI, and is inverted by the inverter of this decoder unit D to the control terminal of the tri-state buffer of the selector unit S2. Applied to the control terminal.

したがって、モード選択入力ピンAに“L”論理信号か
与えられている期間中セレクタユニットS、は導通状態
を保って処理ユニットP、によって処理されたデータを
共通処理ユニットCに供給し、また、モード選択入力ピ
ンAに“H″論理信号か与えられている期間中セレクタ
ユニットS2は導通状態を保って処理ユニットP2によ
って処理されたデータを共通処理ユニットCに供給する
ことになる。
Therefore, during the period when the "L" logic signal is applied to the mode selection input pin A, the selector unit S remains conductive and supplies the data processed by the processing unit P to the common processing unit C; During the period when the "H" logic signal is applied to the mode selection input pin A, the selector unit S2 remains conductive and supplies the data processed by the processing unit P2 to the common processing unit C.

この実施例では入力データを処理する機能を有する処理
ユニットとして処理ユニットP、と、単なる伝送を行う
線路として構成した処理ユニットP2と、共通処理ユニ
ットCとを用いているが、より多い処理ユニットを用い
ることができることは第1図について説明したとおりで
あり、この際には上記のように2値のモード制御信号お
よび1つのインバータのみを備えるデコーダDに代えて
第1図に示したように複数桁からなるモード制御信号と
これを復号するデコーダを用いればよい。
In this embodiment, a processing unit P is used as a processing unit having a function of processing input data, a processing unit P2 configured as a line for simple transmission, and a common processing unit C, but more processing units are used. What can be used is as explained with reference to FIG. It is sufficient to use a mode control signal consisting of digits and a decoder that decodes the signal.

トを1つのLSI上に用意しておくことかでき、多品種
を1種類のLSIで実現できるという格別の効果か達成
される。
A special effect is achieved in that a wide variety of products can be realized with one type of LSI.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理を示す図、 第2図は本発明の実施例を示す図である。 FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention.

Claims (1)

【特許請求の範囲】[Claims]  多数の処理ユニットP、S、C、Dを半導体基板に生
成した大規模集積回路において、それぞれが入力データ
を処理する機能を有する複数の処理ユニットPの入力端
を共通の入力ピンI_1、I_2、・・・・・・・・I
_nに接続するとともに、処理モードに対応したモード
選択信号に応じてこの処理ユニットの出力を選択出力す
るセレクタSを備えることを特徴とする大規模集積回路
In a large-scale integrated circuit in which a large number of processing units P, S, C, and D are formed on a semiconductor substrate, the input terminals of the plurality of processing units P, each having a function of processing input data, are connected to common input pins I_1, I_2,・・・・・・・・・I
1. A large-scale integrated circuit characterized by comprising a selector S that is connected to the _n and selects and outputs the output of this processing unit in accordance with a mode selection signal corresponding to a processing mode.
JP16269190A 1990-06-22 1990-06-22 Large scale integrated circuit Pending JPH0456150A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16269190A JPH0456150A (en) 1990-06-22 1990-06-22 Large scale integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16269190A JPH0456150A (en) 1990-06-22 1990-06-22 Large scale integrated circuit

Publications (1)

Publication Number Publication Date
JPH0456150A true JPH0456150A (en) 1992-02-24

Family

ID=15759471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16269190A Pending JPH0456150A (en) 1990-06-22 1990-06-22 Large scale integrated circuit

Country Status (1)

Country Link
JP (1) JPH0456150A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59122234A (en) * 1982-12-28 1984-07-14 Mitsubishi Electric Corp Lsi device
JPS62185337A (en) * 1986-02-12 1987-08-13 Mitsubishi Electric Corp Gate array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59122234A (en) * 1982-12-28 1984-07-14 Mitsubishi Electric Corp Lsi device
JPS62185337A (en) * 1986-02-12 1987-08-13 Mitsubishi Electric Corp Gate array

Similar Documents

Publication Publication Date Title
US7350054B2 (en) Processor having array of processing elements whose individual operations and mutual connections are variable
JPH02222217A (en) Programmable logic circuit
JPH05232196A (en) Test circuit
US4093993A (en) Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device
JPH0258810B2 (en)
JPH0456150A (en) Large scale integrated circuit
JPH07253872A (en) Input output circuit for processor
JPS6193711A (en) Delay circuit
JP2655609B2 (en) I / O circuit
JPS6371671A (en) Large sale integrated circuit
JPS629431A (en) Digital data processor
JPH11289051A (en) Programmable controller and processor
JPS63206675A (en) Lsi testing circuit
JP2511262Y2 (en) Digital signal processor
JPS6022356A (en) Large scale integrated circuit
JPH05291941A (en) Programmable logic device
KR940010672B1 (en) Arithmetic logic circuit
JPS5825460Y2 (en) logic circuit device
JPS6072318A (en) Logical lsi
JP2003233451A (en) Control circuit
JPH01308064A (en) Integrated circuit
JPS62177635A (en) Logic circuit
JPS6214521A (en) Logic circuit
JPH04137919A (en) Parallel-serial conversion circuit
JPH01309520A (en) Data setter