JPH0456149A - Semiconductor substrate - Google Patents
Semiconductor substrateInfo
- Publication number
- JPH0456149A JPH0456149A JP16328490A JP16328490A JPH0456149A JP H0456149 A JPH0456149 A JP H0456149A JP 16328490 A JP16328490 A JP 16328490A JP 16328490 A JP16328490 A JP 16328490A JP H0456149 A JPH0456149 A JP H0456149A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dicing
- chips
- metal
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 238000005520 cutting process Methods 0.000 abstract description 11
- 150000002739 metals Chemical class 0.000 abstract description 4
- 238000007740 vapor deposition Methods 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、表面にダイシングラインによって区分され
た複数個のチップが配列され、裏面にメタルが被着され
る半導体基板に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor substrate on which a plurality of chips separated by dicing lines are arranged on the front surface and metal is deposited on the back surface.
(従来の技術)
従来の半導体基板は、半導体製造工程における前半工程
である前処理工程の最終プロセスで、基板の裏面をラッ
ピングによって所定のチップ厚(約130μ〜150μ
)に削っていた。(Prior Art) Conventional semiconductor substrates are manufactured to a predetermined chip thickness (approximately 130 μm to 150 μm
).
そして、その後チップダイボンド用ロウ材メタルを電子
ビーム及び抵抗加熱蒸着によって、基板裏面の全面に、
T i : 1000人/A u G e : 100
0人/A u S n : 30000人/Au:50
0人を蒸着してメタルを形成し、その後に熱処理によっ
て基板と裏面メタルとの密着性を向上させていた。Then, a brazing metal for chip die bonding is applied to the entire back surface of the substrate by electron beam and resistance heating vapor deposition.
T i : 1000 people/A u G e : 100
0 people/A u S n: 30,000 people/Au: 50
The metal was formed by vapor deposition, and then heat treatment was performed to improve the adhesion between the substrate and the back metal.
その後に、ダイシング工程において、ダイヤモンド製の
ダイシングブレードを用いてカットして半導体基板のチ
ップ化(チップ分離)を行っていた。Thereafter, in a dicing process, the semiconductor substrate is cut into chips (chip separation) by cutting using a diamond dicing blade.
(発明が解決しようとする課題)
ところが、上記従来の技術には、次に説明する問題があ
った。(Problems to be Solved by the Invention) However, the above-mentioned conventional technology has the following problems.
すなわち、ダイシング工程では、約130μ〜150μ
の厚さのGaAs基板とこの基板の裏面に蒸着した約3
.2μの厚さの裏面メタルとを同時にダイヤモンド製の
ダイシングブレードを用いてカットしてチップ化(チッ
プ分離)を行っていた。That is, in the dicing process, approximately 130μ to 150μ
A GaAs substrate with a thickness of
.. At the same time, a diamond dicing blade was used to cut the back metal with a thickness of 2 μm to form chips (chip separation).
このとき、ダイシングブレードは上部でG a A s
基板をカットしながら、下部では約3.2μの厚さOA
u系裏面メタルをカントすることになる。At this time, the dicing blade is G a A s at the top.
While cutting the board, the bottom part has a thickness of approximately 3.2μ OA.
The U-type back metal will be canted.
このために、GaAs基板カット用ダイヤモンド製のダ
イシングブレードで、Au系の金属をカットすることに
なるので、目すまりが起こり、GaAs基板自体の切れ
が悪(なるばかりでなく、チッピング(チップの割れや
欠け)の原因になることが多いといった問題があった。For this reason, a diamond dicing blade for cutting GaAs substrates has to be used to cut the Au-based metal, which results in clogging, poor cutting of the GaAs substrate itself, and chipping (chips). There was a problem that it often caused cracks and chips.
そして、ダイシングブレードの使用限界が、GaAs基
板のみをカットする場合に比べて1/10以下になって
しまうことになるといった問題があった。There is also a problem in that the usage limit of the dicing blade is 1/10 or less compared to when cutting only a GaAs substrate.
尚、現存するダイシングブレードとしては、金属を同時
にカットすることができるものはなく、全て非金属系を
カットするものである。Note that there are no existing dicing blades that can cut metals at the same time, and all of them cut non-metallic materials.
この発明の課題は、上記従来の問題を解決することにあ
る。An object of the present invention is to solve the above-mentioned conventional problems.
すなわち、基板の裏面に、前記ダイシングライン存在部
位を除いてメタルを被着している。このため、チ・ツブ
化するためのカット部分に、メタルが存していない。し
たがって、メタルをカットすることがなく、基板のみを
カントすることができる。このことにより、目すまりが
起こることがなく、基板自体の切れがよくて、チッピン
グ(チップの割れや欠け)が発生することを防止できる
。That is, metal is deposited on the back surface of the substrate except for the area where the dicing line is present. Therefore, there is no metal in the cut portion for forming the chip. Therefore, only the board can be canted without cutting the metal. As a result, clogging does not occur, the substrate itself is sharply cut, and chipping (chip cracking or chipping) can be prevented from occurring.
更に、ダイシングブレードを長持ちさせることができる
半導体基板を提供することである。Furthermore, it is an object of the present invention to provide a semiconductor substrate that allows a dicing blade to last a long time.
(課題を解決するための手段)
この発明は、上記課題を解決するために、基板の表面に
複数個のチップを区分するダイシングラインが設けられ
、この基板の裏面に、前記ダイシングライン存在部位を
除いてメタルが被着されているものとした。(Means for Solving the Problem) In order to solve the above problem, the present invention provides a dicing line for dividing a plurality of chips on the front surface of a substrate, and a portion where the dicing line exists on the back surface of the substrate. It is assumed that metal is coated except for the following.
(作用)
このように、基板の裏面に、ダイシングライン存在部位
を除いてメタルが被着されているので、ダイシングブレ
ードでカットしてチップ化(チップ分離)するときに、
ダイシングブレードがメタルに触れることなく、カット
することが可能である。(Function) In this way, metal is coated on the back side of the substrate except for the area where the dicing line exists, so when cutting it into chips with a dicing blade (chip separation),
It is possible to cut without the dicing blade touching the metal.
(実施例)
以下、この発明に係る半導体基板の実施例について、図
面に基づいて説明する。(Example) Hereinafter, an example of a semiconductor substrate according to the present invention will be described based on the drawings.
第1図はこの発明に係る半導体基板の拡大平面図、第2
図はその拡大裏面図、第3図は半導体基板の裏面におけ
る蒸着用マスクの寸法とチップの寸法を示す説明図、第
4図は基板に蒸着用マスクを被せた状態の平面図である
。FIG. 1 is an enlarged plan view of a semiconductor substrate according to the present invention, and FIG.
The figure is an enlarged rear view of the same, FIG. 3 is an explanatory view showing the dimensions of the vapor deposition mask and the chip dimensions on the back surface of the semiconductor substrate, and FIG. 4 is a plan view of the substrate covered with the vapor deposition mask.
この発明の半導体基板1には、基板2の表面に複数個の
チップ3・・・を区分するダイシングライン4・・・が
設けられている。The semiconductor substrate 1 of the present invention is provided with dicing lines 4 on the surface of the substrate 2 for dividing a plurality of chips 3 .
そして、この基板2の裏面に、ダイシングライン4・・
・の存在部位を除いて、後に詳細に説明するように、メ
タル5・・・が被着される。Then, on the back side of this substrate 2, a dicing line 4...
As will be explained in detail later, metal 5... is deposited except for the area where .
半導体基板1は、2インチGaASウェハからなる基板
2に、チップ3・・・が400μX450μのサイズに
なるように、100μ幅のダイシングライン4・・・が
設けられているパターン配列となっている(第1図参照
)。The semiconductor substrate 1 has a pattern arrangement in which dicing lines 4 with a width of 100 μ are provided on a substrate 2 made of a 2-inch GaAS wafer so that the chips 3 have a size of 400 μ×450 μ. (See Figure 1).
基板2の裏面のメタル5・・・は次に説明するようにし
て形成される。The metal 5 on the back surface of the substrate 2 is formed as described below.
すなわち、ラップ工程で約130μ〜150μ程度に削
られたGaASウェハからなる基板2に、蒸着前処理を
行い、その後に、基板2の裏面のダイシングライン4・
・・の存在部位を除いて、選択的にメタル5・・・を蒸
着する(第2図参照)。That is, a substrate 2 made of a GaAS wafer that has been shaved to about 130 μm to 150 μm in a lapping process is subjected to a pre-evaporation treatment, and then a dicing line 4 on the back side of the substrate 2 is formed.
. . . is selectively vapor-deposited except for the areas where . . . exists (see Fig. 2).
この蒸着には、第4図に示す300μ×350μの大き
さの抜きパターンを有するメツシュ状蒸着マスク6を用
いる。For this vapor deposition, a mesh-like vapor deposition mask 6 having a punched pattern of 300 μ x 350 μ as shown in FIG. 4 is used.
すなわち、GaASウェハからなる基板2の裏面に、ダ
イシングライン4・・・の存在部位にメツシュが整合す
るようにして、メツシュ状蒸着マスク6に基板2を固定
する。That is, the substrate 2 is fixed to the mesh-like vapor deposition mask 6 so that the mesh is aligned with the area where the dicing lines 4 are present on the back surface of the substrate 2 made of a GaAS wafer.
このメツシュ状蒸着マスク6の位置合わせは、GaAS
ウェハからなる基板2のオリニーチージョンフラット部
21の2点と他の1点にアライメントピン(図示せず)
を設けて、ダイシングライン4・・・とメツシュ状蒸着
マスク6のメンシュを整合させる。The alignment of this mesh-like vapor deposition mask 6 is performed using GaAS.
Alignment pins (not shown) are installed at two points on the origny joint flat portion 21 and one other point on the substrate 2 made of a wafer.
is provided to align the dicing lines 4 and the mesh of the mesh-like vapor deposition mask 6.
そしてその後に、メツシュ状蒸着マスク6に固定したG
aASウェハからなる基板2の裏面に、電子ビーム及び
抵抗加熱蒸着法によって、Ti:1000人/AuGe
: 1000人/AuSn:30000人/Au:5
00人を順次蒸着してメタル5・・・を形成する。After that, G fixed to the mesh-like vapor deposition mask 6
Ti: 1000/AuGe was deposited on the back surface of the substrate 2 made of an aAS wafer by electron beam and resistance heating vapor deposition.
: 1000 people/AuSn: 30000 people/Au: 5
00 metals are sequentially deposited to form metal 5...
その後に、メツシュ状蒸着マスク6より、GaASウェ
ハからなる基板2を取り外して熱処理を行う。Thereafter, the substrate 2 made of a GaAS wafer is removed from the mesh vapor deposition mask 6 and subjected to heat treatment.
約3.2厚の基板20表面に形成した400μ×450
μのサイズa1、a2チップ3・・・とこの基板2の裏
面に蒸着した300μ×350μのサイズb1、b2メ
タル5・・・の寸法差は、グイボンド可能な下限値であ
るアライメントマージンである。400μ×450 formed on the surface of the substrate 20 with a thickness of about 3.2
The dimensional difference between the μ size a1, a2 chip 3, etc. and the 300 μ×350 μ size b1, b2 metal 5… deposited on the back surface of the substrate 2 is an alignment margin which is the lower limit value that can be bonded.
但し、チップ3・・・のサイズaLa2が1anXl閣
程度以上に大きくなると、このアライメントマージンを
大きくすることが可能である。However, if the size aLa2 of the chips 3 .
尚、別の実施方法として、基板2の裏面全面にメタル5
を蒸着した後に、フォトプロセスによるパターン形成後
のエツチングによって、基板2の裏面のメタル5のダイ
シングライン4・・・の存在部位部分を除いて分離され
たメタル5・・・を形成することもできる。In addition, as another implementation method, metal 5 is provided on the entire back surface of the substrate 2.
After vapor-depositing, it is also possible to form a metal 5 separated from the back surface of the substrate 2 except for the portion where the dicing line 4 exists of the metal 5 by etching after forming a pattern using a photo process. .
上記したように、基板2の裏面に、ダイシングライン存
在部位を除いてメタル5・・・が被着されたものとなる
ので、ダイシングブレードでカットしてチップ化(チッ
プ分離)するときに、ダイシングブレードがメタル5・
・・に触れることなく、カットすることが可能である。As mentioned above, the metal 5... is adhered to the back side of the substrate 2 except for the area where the dicing line exists, so when cutting it with a dicing blade to form chips (chip separation), the dicing The blade is metal 5.
It is possible to cut without touching...
このように、安定してカットすることができるために、
ダイシング速度は従来に比べて2倍以上(10〜20■
/ s e c )に向上する。また、チッピング(チ
ップの割れや欠は等)が減少する。In this way, in order to be able to cut stably,
The dicing speed is more than twice that of conventional methods (10 to 20
/sec). Also, chipping (chips, chips, etc.) is reduced.
更に、カットするときに使用するダイシングブレードの
使用限界が従来に比べて10倍以上になり、GaAs用
ダイヤモンドブレードが本来もつ使用限界に相当するよ
うになった。Furthermore, the usable limit of the dicing blade used for cutting has become more than 10 times that of the conventional one, and now corresponds to the original usable limit of a diamond blade for GaAs.
(発明の効果)
以上説明したように、この発明は、基板の表面に複数個
のチップを区分するダイシングラインが設けられ、この
基板の裏面に、前記ダイシングライン存在部位を除いて
メタルが被着されているものであるから、以下に述べる
効果を奏する。(Effects of the Invention) As explained above, in the present invention, a dicing line is provided on the front surface of a substrate to separate a plurality of chips, and metal is deposited on the back surface of the substrate except for the area where the dicing line is present. Therefore, the following effects can be achieved.
すなわち、基板の裏面に、前記ダイシングライン存在部
位を除いてメタルを被着することによって、チップ化す
るためのカット部分に、メタルが存することがない。That is, by depositing metal on the back surface of the substrate except for the portion where the dicing line is present, no metal is present in the cut portion for forming chips.
したがって、メタルをカットすることがなく、基板のみ
をカットすることができる。Therefore, only the substrate can be cut without cutting the metal.
このことにより、目すまりが起こることがなく、基板自
体の切れがよくて、チッピング(チップの割れや欠け)
が発生することを防止できる。This prevents clogging, the board itself is sharp, and there is no chance of chipping (chips or cracks).
can be prevented from occurring.
更に、ダイシングブレードを長持ちさせることができる
。Furthermore, the dicing blade can last longer.
第1図はこの発明に係る半導体基板の一実施例の拡大平
面図、第2図はその拡大裏面図、第3図は半導体基板の
裏面における蒸着用マスクの寸法とチップの寸法を示す
説明図、第4図は基板に蒸着用マスクを被せた状態の平
面図である。
3・・・チップ
4・・・ダイシングライン
5・・・メタルFIG. 1 is an enlarged plan view of an embodiment of a semiconductor substrate according to the present invention, FIG. 2 is an enlarged back view thereof, and FIG. 3 is an explanatory diagram showing the dimensions of a deposition mask and the dimensions of a chip on the back surface of the semiconductor substrate. , FIG. 4 is a plan view of the substrate covered with an evaporation mask. 3...Chip 4...Dicing line 5...Metal
Claims (1)
ラインが設けられ、この基板の裏面に、前記ダイシング
ライン存在部位を除いてメタルが被着されていることを
特徴とする半導体基板。1) A semiconductor substrate characterized in that a dicing line for dividing a plurality of chips is provided on the front surface of the substrate, and metal is deposited on the back surface of the substrate except for the area where the dicing line is present.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16328490A JPH0456149A (en) | 1990-06-21 | 1990-06-21 | Semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16328490A JPH0456149A (en) | 1990-06-21 | 1990-06-21 | Semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0456149A true JPH0456149A (en) | 1992-02-24 |
Family
ID=15770896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16328490A Pending JPH0456149A (en) | 1990-06-21 | 1990-06-21 | Semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0456149A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007034139A (en) * | 2005-07-29 | 2007-02-08 | Enplas Corp | Optical element and method for manufacturing the same |
KR20190029452A (en) | 2017-09-11 | 2019-03-20 | 에이블릭 가부시키가이샤 | Method for manufacturing semiconductor device |
-
1990
- 1990-06-21 JP JP16328490A patent/JPH0456149A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007034139A (en) * | 2005-07-29 | 2007-02-08 | Enplas Corp | Optical element and method for manufacturing the same |
KR20190029452A (en) | 2017-09-11 | 2019-03-20 | 에이블릭 가부시키가이샤 | Method for manufacturing semiconductor device |
US10636707B2 (en) | 2017-09-11 | 2020-04-28 | Ablic Inc. | Method of manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910014996A (en) | Integrated Circuit Solder Die-Adhesive Design and Methods | |
GB2150755A (en) | Semiconductor device structures | |
JP2004507094A (en) | Semiconductor chip and method of manufacturing the same | |
US4023260A (en) | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits | |
CN109103328A (en) | A kind of surface acoustic wave chip and preparation method thereof | |
US20020048903A1 (en) | Semiconductor device | |
JPH0456149A (en) | Semiconductor substrate | |
JPS63261851A (en) | Manufacture of semiconductor element | |
US6157077A (en) | Semiconductor device with plated heat sink and partially plated side surfaces | |
US10446510B2 (en) | Process of forming semiconductor apparatus mounting on substrate | |
JPH0983072A (en) | Jig for surface treating semiconductor | |
JPH08152578A (en) | Manufacture of optical isolator | |
JP2564045B2 (en) | Semiconductor chip manufacturing method | |
EP0201954B1 (en) | Semiconductor device comprising a heat sink | |
JPH02191358A (en) | Processing of semiconductor device | |
JP2678474B2 (en) | Method for manufacturing semiconductor device | |
JPS6221239A (en) | Manufacture of semiconductor device | |
JPS61287241A (en) | Manufacture of semiconductor element | |
JPH02148739A (en) | Manufacture of semiconductor device | |
JP3215644B2 (en) | Manufacturing method of diamond heat sink | |
JPH07120642B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2627162B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JPH07176760A (en) | Wafer having phs structure and its manufacture | |
JPH03159153A (en) | Division of semiconductor substrate | |
JPS5992577A (en) | Thin film element plate |