JPH07120642B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH07120642B2
JPH07120642B2 JP7570889A JP7570889A JPH07120642B2 JP H07120642 B2 JPH07120642 B2 JP H07120642B2 JP 7570889 A JP7570889 A JP 7570889A JP 7570889 A JP7570889 A JP 7570889A JP H07120642 B2 JPH07120642 B2 JP H07120642B2
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
back surface
metal layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7570889A
Other languages
Japanese (ja)
Other versions
JPH02253642A (en
Inventor
敬 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7570889A priority Critical patent/JPH07120642B2/en
Publication of JPH02253642A publication Critical patent/JPH02253642A/en
Publication of JPH07120642B2 publication Critical patent/JPH07120642B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板、特にGaAs素子において、その
基板を著しく薄くした際に素子の機械的強度を持たせる
ためのチップ側面にメタライズ部を施した半導体装置お
よびその製造方法に関するものである。
The present invention relates to a semiconductor substrate, particularly a GaAs device, in which a metallized portion is provided on the side surface of the chip for imparting mechanical strength to the device when the substrate is made extremely thin. The present invention relates to an applied semiconductor device and a manufacturing method thereof.

〔従来の技術〕[Conventional technology]

第4図は従来のこの種の半導体装置の断面図である。こ
の図で、1は半導体基板、2〜4は前記半導体基板1の
表面に形成された実素子、5は電気メッキのために必要
な給電層、6は前記半導体基板1の裏面に形成した裏面
電極となる金属層、11は前記チップ側面に形成されたメ
タライズ部であり、このメタライズ部11はチップ表面に
も突出して形成される。
FIG. 4 is a sectional view of a conventional semiconductor device of this type. In this figure, 1 is a semiconductor substrate, 2 to 4 are actual elements formed on the surface of the semiconductor substrate 1, 5 is a feeding layer required for electroplating, and 6 is a back surface formed on the back surface of the semiconductor substrate 1. A metal layer 11 serving as an electrode is a metallized portion formed on the side surface of the chip, and the metallized portion 11 is formed so as to project also on the surface of the chip.

次に、第5図(a)〜(h)により第4図の半導体装置
の製造方法について説明する。
Next, a method of manufacturing the semiconductor device of FIG. 4 will be described with reference to FIGS.

まず、半導体基板1、例えばGaAsウエハ上に実素子2〜
4を形成し(第5図(a))、次いでGaAsウエハを写真
製版工程に通しチップを分離するべき領域(スクライブ
ライン部)以外がレジスト(図示せず)で覆われるよう
にレジストパターンを形成し、次にこのレジストパター
ンをマスクにしてGaAsウエハに基板エッチングを行い分
離溝8を形成する。また、分離溝8は所望の基板厚と等
しい深さまでエッチングされる。その後、レジストを除
去する(第5図(b))。次に写真製版工程で実素子2
〜4がレジストで完全に覆われるように下層レジスト9
を形成し、さらに前工程で形成したスクライブライン部
が露出するように下層レジスト9をパターニングする
(第5図(c))。次に、例えばGaAsウエハ全面にスパ
ッタ金属膜を形成し、後工程で電気メッキを行う際に必
要な給電層5を形成する。そして、その上にもう一度上
層レジスト10を形成し、これをパターニングしてレジス
トパターンを形成する(第5図(d))。この上層レジ
スト10は電気メッキの際の壁となるレジストである。次
に給電層5の露出している部分に電気メッキ法により、
例えば金を成長させチップ側面にメタライズ部11を形成
する(第5図(e))。次に電気メッキの際に使用し不
要となった上,下層レジスト10,9および給電層5の除去
を行う(第5図(f))。以上で表面プロセスが完了す
る。
First, the actual device 2 is formed on the semiconductor substrate 1, for example, a GaAs wafer.
4 (FIG. 5 (a)), and then a GaAs wafer is subjected to a photolithography process to form a resist pattern so that a region other than a region (scribe line portion) where a chip is to be separated is covered with a resist (not shown). Then, using this resist pattern as a mask, substrate etching is performed on the GaAs wafer to form the separation groove 8. Further, the isolation groove 8 is etched to a depth equal to the desired substrate thickness. After that, the resist is removed (FIG. 5 (b)). Next, in the photolithography process, the actual element 2
Lower resist 9 so that ~ 4 is completely covered with resist 9
And the lower layer resist 9 is patterned so that the scribe line portion formed in the previous step is exposed (FIG. 5C). Next, for example, a sputtered metal film is formed on the entire surface of the GaAs wafer, and the power supply layer 5 required when performing electroplating in a later step is formed. Then, an upper layer resist 10 is formed thereon again and patterned to form a resist pattern (FIG. 5 (d)). The upper layer resist 10 is a resist that serves as a wall during electroplating. Next, by an electroplating method on the exposed portion of the power feeding layer 5,
For example, gold is grown to form the metallized portion 11 on the side surface of the chip (FIG. 5 (e)). Then, the upper and lower resists 10 and 9 and the power feeding layer 5 which are no longer needed and are used for electroplating are removed (FIG. 5 (f)). This completes the surface process.

次いで、GaAsウエハを所望の厚みまで削り、その削った
面全面に裏面電極となる金属層6、例えば金属を形成す
る(第5図(g))。最後に、例えばダイサ,スクライ
バ等を用いて分離溝8のスクライブラインに添って各半
導体装置の分離を行う(第5図(h))。
Next, the GaAs wafer is ground to a desired thickness, and a metal layer 6, which is a back electrode, for example, a metal is formed on the entire ground surface (FIG. 5 (g)). Finally, each semiconductor device is separated along the scribe line of the separation groove 8 using, for example, a dicer, a scriber, etc. (FIG. 5 (h)).

このような方法で形成された各半導体装置は、側面が金
等のメタライズ部11でカバーされているので、ピンセッ
ト等で素子をつかんだり、ケースに入れて運搬する際、
機械的にもろいGaAs部がカケたりワレたりすることなく
有効である。なお、完成チップ側面の部分拡大斜視図を
第6図に示す。
Since each semiconductor device formed by such a method has a side surface covered with a metallized portion 11 made of gold or the like, when gripping the element with tweezers or the like, or carrying it in a case,
The mechanically brittle GaAs part is effective without cracking or cracking. A partially enlarged perspective view of the side surface of the completed chip is shown in FIG.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上記のような従来のチップ側面のメタライズ構造は、半
導体装置の表面側も金属、すなわちメタライズ部11で覆
われるような構造になる。このような場合、表面の実素
子2〜4の電極に側面のメタライズ部11が近づきすぎ、
ワイヤボンディングの際、短絡するおそれがある。ま
た、各素子はキャリアに固定する際はんだ付けを行う
が、そのはんだが各半導体装置の表面まであがってきて
短絡するおそれがある。
The conventional metallization structure on the side surface of the chip as described above has a structure in which the front surface side of the semiconductor device is also covered with the metal, that is, the metallized portion 11. In such a case, the metallized portion 11 on the side surface is too close to the electrodes of the actual elements 2 to 4 on the side surface,
A short circuit may occur during wire bonding. Further, each element is soldered when being fixed to the carrier, but the solder may reach the surface of each semiconductor device and cause a short circuit.

また、製造方法も分離溝8の形成のため基板表面に著し
い段差が形成された後に、写真製版を要するため、段差
部のレジスト膜厚の不均一の発生または段差凹部の底に
発生するレジスト残り等の不具合が発生する。さらに、
2回もの写真製版工程およびそれに伴うレジスト除去工
程が必要となり、工程数が大幅に増大する等の問題点が
あった。
Further, in the manufacturing method, since the photolithography is required after a significant step is formed on the substrate surface due to the formation of the separation groove 8, the uneven resist film thickness at the step portion or the resist residue generated at the bottom of the step recess is formed. Such problems occur. further,
The photolithography process as many as twice and the resist removing process accompanied therewith are required, which causes a problem that the number of processes is significantly increased.

この発明は、上記のような多くの問題点を改善するため
になされたもので、チップ側面のメタライズ構造が素子
の側面だけに形成される半導体装置およびその製造方法
を得ることを目的とするものである。
The present invention has been made in order to solve the above-mentioned many problems, and an object thereof is to obtain a semiconductor device in which a metallized structure on the side surface of a chip is formed only on the side surface of an element and a manufacturing method thereof. Is.

〔課題を解決するための手段] この発明に係る半導体装置は、半導体チップ表面にはメ
タライズされないように金属層に連続して、チップ側面
にメタライズ部を形成したものである。
[Means for Solving the Problem] A semiconductor device according to the present invention is one in which a metallized portion is formed on a side surface of a semiconductor chip so as to be continuous with a metal layer so as not to be metallized on the surface of the semiconductor chip.

また、この発明の半導体装置の製造方法は、複数組の実
素子が形成された半導体基板を所望の厚みに形成した
後、半導体基板にレジストパターンを形成し、このレジ
ストパターンをマスクにして各スクライブ部に分離溝を
形成し、前記レジストパターンを除去後、前記分離溝を
埋め込むように裏面全面に金属層を形成し、さらに、前
記分離溝のスクライブラインよりスクライブして各半導
体装置に分離することによって裏面に形成された金属層
と連続して、かつ同時にチップ側面にメタライズ部を形
成するものである。
Further, in the method for manufacturing a semiconductor device of the present invention, after forming a semiconductor substrate on which a plurality of sets of actual elements are formed to a desired thickness, a resist pattern is formed on the semiconductor substrate, and the scribe pattern is used as a mask. Forming a separation groove in a portion, removing the resist pattern, forming a metal layer on the entire back surface so as to fill the separation groove, and further scribing from a scribe line of the separation groove to separate each semiconductor device. The metallized portion is formed on the side surface of the chip continuously and simultaneously with the metal layer formed on the back surface.

〔作用〕[Action]

この発明の請求項(1)に記載の半導体装置において
は、チップ側面のみに裏面の金属層と同時にメタライズ
部を形成し、表面にはメタライズされない構造としたの
で、ワイヤボンディングの際のボンディングワイヤが側
面メタライズによって短絡したり、キャリアに固定する
際に使用するはんだが表面まで上ってきて短絡するよう
なことはない。
In the semiconductor device according to claim (1) of the present invention, since the metallization portion is formed simultaneously with the metal layer on the back surface only on the side surface of the chip and the metallization portion is not formed on the front surface, the bonding wire at the time of wire bonding is There is no short circuit due to side surface metallization, nor does the solder used when fixing to the carrier rise to the surface and cause a short circuit.

また、この発明の請求項(2)に記載の半導体装置の製
造方法においては、分離溝形成後の写真製版工程を必要
としない方法を採用したので、段差部のレジスト膜圧の
不均一およびレジスト残り等のトラブルの低減,工程の
簡略化,工期の短縮が可能となる。
Further, in the method for manufacturing a semiconductor device according to claim (2) of the present invention, since the method which does not require the photolithography process after the formation of the separation groove is adopted, the unevenness of the resist film pressure in the step portion and the resist It is possible to reduce problems such as residuals, simplify the process, and shorten the construction period.

〔実施例〕〔Example〕

以下、この発明の一実施例を図面について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例を示す半導体装置の断面図
である。第1図において、1は半導体基板、2〜4は前
記半導体基板1上の表面に形成された実素子、5は電気
メッキの際必要な給電層、6は素子裏面に電気メッキに
より形成した裏面電極となる金属層、6aは素子側面に形
成されたメタライズ部である。
FIG. 1 is a sectional view of a semiconductor device showing an embodiment of the present invention. In FIG. 1, 1 is a semiconductor substrate, 2 to 4 are actual elements formed on the surface of the semiconductor substrate 1, 5 is a power supply layer necessary for electroplating, and 6 is a back surface formed by electroplating on the back surface of the element. A metal layer 6a to be an electrode is a metallized portion formed on the side surface of the element.

次に第1図の半導体装置の製造方法を第2図(a)〜
(e)について説明する。
Next, a method of manufacturing the semiconductor device of FIG. 1 will be described with reference to FIGS.
(E) will be described.

まず、第2図(a)に示すように、半導体基板1上に実
素子2〜4を複数組形成し、次いで、第2図(b)に示
すように、半導体基板1を所望の厚みまで削り、さら
に、第2図(c)に示すように、半導体基板1の裏面に
写真製版を行いレジスト7をパターニングし、このレジ
ストパターンをマスクにして半導体基板1に対して裏側
からスクライブライン部に分離溝8を形成する。その
後、第2図(d)に示すように、半導体基板1の裏面の
レジスト7を除去した後、裏面全面に電気メッキ用の給
電層5を形成し、この給電層5を用いて裏面電極となる
金属層6、例えば金属を電気メッキにより形成する。最
後に、第2図(e)に示すように、ダイサまたはスクラ
イバ等を用いて分離溝8のスクライブラインに添って各
素子の分離を行うことにより、素子側面にメタライズ部
6aが金属層6と同時に形成され、第1図の半導体装置を
得る。
First, as shown in FIG. 2 (a), a plurality of sets of actual elements 2 to 4 are formed on the semiconductor substrate 1, and then, as shown in FIG. 2 (b), the semiconductor substrate 1 is formed to a desired thickness. Then, as shown in FIG. 2 (c), photolithography is performed on the back surface of the semiconductor substrate 1 to pattern the resist 7, and the resist pattern is used as a mask to form a scribe line portion from the back side of the semiconductor substrate 1. The separation groove 8 is formed. After that, as shown in FIG. 2D, after removing the resist 7 on the back surface of the semiconductor substrate 1, a power feeding layer 5 for electroplating is formed on the entire back surface, and this power feeding layer 5 is used to form a back electrode. The metal layer 6 to be formed, for example, a metal is formed by electroplating. Finally, as shown in FIG. 2 (e), each element is separated along the scribe line of the separation groove 8 by using a dicer or a scriber, so that the metallized portion is formed on the side surface of the element.
6a is formed simultaneously with the metal layer 6 to obtain the semiconductor device of FIG.

第3図は完成チップ側面を拡大して示した斜視図であ
る。
FIG. 3 is an enlarged perspective view showing the side surface of the completed chip.

このような方法で作られた各半導体装置は、側面のメタ
ライズ部6aと半導体基板1の裏面電極である金属層6と
は同時に形成できるため、大幅に工程の削減が可能とな
る。また、側面のメタライズ部6aが裏面から形成される
ため表面側にメタライズがまわり込むことはなく、従来
例のように表面側の素子のワイヤボンド時の短絡等の問
題点も解決できる。また、従来のように著しい段差を伴
う分離溝8を形成した後の写真製版工程も行われないの
で、段差の凹部に発生するレジスト残渣の問題も解決さ
れる。
In each semiconductor device manufactured by such a method, the metallized portion 6a on the side surface and the metal layer 6 which is the back surface electrode of the semiconductor substrate 1 can be formed simultaneously, so that the number of steps can be significantly reduced. Further, since the metallized portion 6a on the side surface is formed from the back surface, the metallization does not wrap around the front surface side, and it is possible to solve the problem such as a short circuit at the time of wire bonding of the element on the front surface side unlike the conventional example. Further, since the photolithography process after the formation of the separation groove 8 with a remarkable step is not performed unlike the conventional case, the problem of the resist residue generated in the concave portion of the step is solved.

なお、上記実施例では側面のメタライズ部6aおよび裏面
電極となる金属層6の構造および形成方法に関して給電
層5を形成した後、電気メッキ法により金属層6を形成
したが、これは素子の特性,性格,性能等を考慮して、
例えば無電解メッキ,金属膜スパッタだけに省略しても
何ら問題なく、上記実施例と同様の効果を奏する。
In addition, in the above embodiment, the metal layer 6 was formed by electroplating after forming the power feeding layer 5 with respect to the structure and forming method of the metallized portion 6a on the side surface and the metal layer 6 to be the back surface electrode. , Considering personality, performance, etc.
For example, even if it is omitted only for electroless plating and metal film sputtering, there is no problem, and the same effect as that of the above-mentioned embodiment can be obtained.

また、最後のチップ分離についても上記実施例では、ス
クライバまたはダイサ等による機械的な分離切断を示し
たが、さらにもう一工程を追加してレジストマスクを用
いたウエットエッチング,ドライエッチング等を用いて
もよい。
Further, regarding the last chip separation, the above-mentioned embodiment showed mechanical separation cutting by a scriber or a dicer, but another step is added to wet separation using a resist mask, dry etching or the like. Good.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明の請求項(1)に記載の
半導体装置は、半導体チップ表面を除くチップ側面およ
び裏面にのみ連続したメタライズ部を形成したので、ワ
イヤボンディング時の短絡,キャリア固定時のはんだ上
昇に伴う短絡が防止される。
As described above, in the semiconductor device according to claim (1) of the present invention, the continuous metallized portion is formed only on the chip side surface and the back surface except the semiconductor chip front surface. A short circuit due to the rise of solder is prevented.

また、この発明の請求項(2)に記載の半導体装置の製
造方法は、複数組の実素子が形成された半導体基板を所
望の厚みに形成した後、半導体基板にレジストパターン
を形成し、このレジストパターンをマスクにして各スク
ライブ部に分離溝を形成し、前記レジストパターンを除
去後、前記分離溝を埋め込むと同時に裏面全面に金属層
を形成し、さらに前記分離溝のスクライブラインよりス
クライブして各半導体装置に分離することによって前記
チップ側面に、裏面に形成された金属層と連続したメタ
ライズ部を形成するようにしたので、チップ側面のメタ
ライズ部が裏面電極と同時に形成されウエハの表面には
メタライズされないので、従来のような著しい段差の凹
部に発生するレジスト残渣等のトラブルが大幅に低減さ
れる。また、分離溝形成後は写真製版工程を通らないの
で、工程の簡略化,工期の短縮化とともに、素子の長期
的な性能の安定,品質および信頼性の向上がはかれる等
の効果が得られる。
Further, in the method for manufacturing a semiconductor device according to claim (2) of the present invention, after forming a semiconductor substrate on which a plurality of sets of actual elements are formed to a desired thickness, a resist pattern is formed on the semiconductor substrate. Separation grooves are formed in each scribe portion using the resist pattern as a mask, and after the resist pattern is removed, the separation grooves are embedded, and at the same time, a metal layer is formed on the entire back surface and further scribed from a scribe line of the separation grooves. Since the metallized portion continuous with the metal layer formed on the back surface is formed on the side surface of the chip by separating each semiconductor device, the metallized portion on the side surface of the chip is formed at the same time as the back surface electrode and is formed on the surface of the wafer. Since it is not metallized, troubles such as resist residue generated in the concave portion having a remarkable step difference as in the conventional case are significantly reduced. In addition, since the photolithography process is not performed after the formation of the separation groove, the process can be simplified, the construction period can be shortened, and the long-term performance of the device can be stabilized and the quality and reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例を示す半導体装置の断面
図、第2図は、第1図の半導体装置の製造方法を説明す
るための工程断面図、第3図は、第1図のチップ側面部
の部分拡大斜視図、第4図は従来の半導体装置の断面
図、第5図は、第4図の半導体装置の製造方法を説明す
るための工程断面図、第6図は従来のチップ側面部の部
分拡大斜視図である。 図において、1は半導体基板、2〜4は実素子、5は給
電層、6は金属層、6aはメタライズ部、7はレジスト、
8は分離溝である。 なお、各図中の同一符号は同一または相当部分を示す。
1 is a sectional view of a semiconductor device showing an embodiment of the present invention, FIG. 2 is a sectional view of a process for explaining a method of manufacturing the semiconductor device of FIG. 1, and FIG. 3 is a sectional view of FIG. FIG. 4 is a cross-sectional view of a conventional semiconductor device, FIG. 5 is a process cross-sectional view for explaining a method for manufacturing the semiconductor device of FIG. 4, and FIG. It is a partial expansion perspective view of a chip side surface part. In the figure, 1 is a semiconductor substrate, 2 to 4 are real elements, 5 is a power feeding layer, 6 is a metal layer, 6a is a metallized portion, 7 is a resist,
Reference numeral 8 is a separation groove. The same reference numerals in each drawing indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に実素子が形成され裏面に金
属層が形成された半導体チップ側面にメタライズ部を形
成した半導体装置において、前記半導体チップ表面を除
くチップ側面および裏面にのみ連続したメタライズ部を
形成し、その部分をダイサ等で切断して形成したことを
特徴とする半導体装置。
1. A semiconductor device in which a metallized portion is formed on a side surface of a semiconductor chip in which an actual element is formed on a semiconductor substrate and a metal layer is formed on the back surface, and the metallization is continuous only on the side surface and the back surface of the chip except the surface of the semiconductor chip. A semiconductor device, wherein a portion is formed and the portion is cut by a dicer or the like.
【請求項2】複数組の実素子が形成された半導体基板を
所望の厚みに形成した後、前記半導体基板にレジストパ
ターンを形成し、このレジストパターンをマスクにして
各スクライブ部に分離溝を形成する工程、前記レジスト
パターンを除去後、前記分離溝を埋め込むと同時に裏面
全面に金属層を形成する工程、前記分離溝のスクライブ
ラインよりスクライブして各半導体装置に分離すること
によって前記チップ側面に、裏面に形成された金属層と
連続したメタライズ部を形成する工程と、その部分をダ
イサで切断する工程を含むことを特徴とする請求項
(1)に記載の半導体装置の製造方法。
2. A semiconductor substrate on which a plurality of sets of actual elements are formed is formed to a desired thickness, a resist pattern is formed on the semiconductor substrate, and a separation groove is formed in each scribe portion using the resist pattern as a mask. The step of, after removing the resist pattern, a step of forming a metal layer on the entire back surface at the same time as filling the separation groove, and by scribe from a scribe line of the separation groove to separate each semiconductor device, to the chip side surface, The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a metallized portion continuous with the metal layer formed on the back surface and a step of cutting the portion with a dicer.
JP7570889A 1989-03-27 1989-03-27 Semiconductor device and manufacturing method thereof Expired - Lifetime JPH07120642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7570889A JPH07120642B2 (en) 1989-03-27 1989-03-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7570889A JPH07120642B2 (en) 1989-03-27 1989-03-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH02253642A JPH02253642A (en) 1990-10-12
JPH07120642B2 true JPH07120642B2 (en) 1995-12-20

Family

ID=13583996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7570889A Expired - Lifetime JPH07120642B2 (en) 1989-03-27 1989-03-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH07120642B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374880B2 (en) * 1994-10-26 2003-02-10 三菱電機株式会社 Semiconductor device manufacturing method and semiconductor device
JP2000332100A (en) 1999-05-18 2000-11-30 Mitsubishi Electric Corp Manufacture of semiconductor device and the semiconductor device
WO2014185010A1 (en) 2013-05-13 2014-11-20 パナソニックIpマネジメント株式会社 Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP7443689B2 (en) * 2019-07-24 2024-03-06 Tdk株式会社 Manufacturing method of electronic component built-in board

Also Published As

Publication number Publication date
JPH02253642A (en) 1990-10-12

Similar Documents

Publication Publication Date Title
US6040235A (en) Methods and apparatus for producing integrated circuit devices
US4722130A (en) Method of manufacturing a semiconductor device
US6245596B1 (en) Method of producing semiconductor device with heat dissipation metal layer and metal projections
US5138439A (en) Semiconductor device
GB2150755A (en) Semiconductor device structures
JP2001176898A (en) Method for manufacturing semiconductor package
JPH07120642B2 (en) Semiconductor device and manufacturing method thereof
JP2922066B2 (en) Method for manufacturing semiconductor device
US6238845B1 (en) Method of forming lead frames with preformation support
JPH02260443A (en) Semiconductor device and its manufacture
JPH0777265B2 (en) Method for manufacturing semiconductor device
JP2005093616A (en) Semiconductor device and its manufacturing method
JPH0864557A (en) Manufacture of mesa type semiconductor element
JP2564045B2 (en) Semiconductor chip manufacturing method
JPS6221239A (en) Manufacture of semiconductor device
KR20020030150A (en) Method for fabricating wafer level package
JPH07221102A (en) Structure of bump electrode of semiconductor device and formation of bump electrode
JP2823046B2 (en) Semiconductor device and manufacturing method thereof
KR20010061801A (en) Method of fabricating wafer level package
KR19980028060A (en) Method for manufacturing pad metal of laser diode
JPH01152731A (en) Manufacture of semiconductor device
JPH01289136A (en) Manufacture of semiconductor device
JPH0476208B2 (en)
JPS6320854A (en) Formation of external electrode for integrated circuit
JPS58166741A (en) Manufacture of semiconductor element