JP2001176898A - Method for manufacturing semiconductor package - Google Patents
Method for manufacturing semiconductor packageInfo
- Publication number
- JP2001176898A JP2001176898A JP36169399A JP36169399A JP2001176898A JP 2001176898 A JP2001176898 A JP 2001176898A JP 36169399 A JP36169399 A JP 36169399A JP 36169399 A JP36169399 A JP 36169399A JP 2001176898 A JP2001176898 A JP 2001176898A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- semiconductor package
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 391
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000011347 resin Substances 0.000 claims abstract description 82
- 229920005989 resin Polymers 0.000 claims abstract description 82
- 238000007789 sealing Methods 0.000 claims description 71
- 239000000853 adhesive Substances 0.000 claims description 43
- 230000001070 adhesive effect Effects 0.000 claims description 43
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体パッケージの
製造方法に関し、特に、ウエハー上に形成された半導体
素子集積回路パターンの電極パッドに電極バンプを形成
し、これらを樹脂封止して半導体パッケージを形成した
後、半導体パッケージを個々に切断分離する半導体パッ
ケージの製造方法に関する。The present invention relates to a CSP (Chip)
More particularly, the present invention relates to a method for manufacturing a semiconductor package of a size package, and more particularly, to a method of forming a semiconductor package by forming an electrode bump on an electrode pad of a semiconductor element integrated circuit pattern formed on a wafer and sealing the same with a resin. The present invention relates to a method of manufacturing a semiconductor package in which packages are individually cut and separated.
【０００２】[0002]
【従来の技術】従来、ＣＳＰ型の半導体パッケージは、
例えば図７に示すように、半導体チップ１１０の半導体
素子集積回路パターン１２０に複数の電極パッド１３０
を設け、その電極パッド１３０には電極バンプ１４０を
金属めっきなどにより突出させて設けている。そして、
電極バンプ１４０の先端だけを露出させて、半導体チッ
プ１１０の半導体素子集積回路パターン１２０の形成面
側を絶縁性樹脂１５０で封止している。ＣＳＰ型の半導
体パッケージの製造方法は、例えばフォトリソグラフィ
法などにより半導体ウエハーの表面に複数の半導体素子
集積回路パターン１２０を形成する。各半導体素子集積
回路パターン１２０には複数の電極パッド１３０を設け
ておき、電極パッド１３０の上には電解めっきなどによ
り電極パッド１３０の上面から突出する電極バンプ１４
０を設ける。その後、半導体素子集積回路パターン１２
０を含めて半導体ウエハーの表面全体に絶縁性樹脂１５
０をコーティング（樹脂封止）し、絶縁性樹脂１５０の
中に電極バンプ１４０を埋め込む。そして、絶縁性樹脂
１５０の表面を研削して電極バンプ１４０の先端を露出
させる。さらに、半導体ウエハーを半導体素子集積回路
パターン１２０の単位でダイシングソーにより分割し、
個々に半導体素子集積回路パターン１２０を備えた半導
体パッケージ１００を形成している。2. Description of the Related Art Conventionally, a CSP type semiconductor package has
For example, as shown in FIG. 7, a plurality of electrode pads 130 are provided on the semiconductor element integrated circuit pattern 120 of the semiconductor chip 110.
The electrode pad 130 is provided with an electrode bump 140 protruding by metal plating or the like. And
Only the tip of the electrode bump 140 is exposed, and the surface of the semiconductor chip 110 on which the semiconductor element integrated circuit pattern 120 is formed is sealed with an insulating resin 150. In a method of manufacturing a CSP type semiconductor package, a plurality of semiconductor element integrated circuit patterns 120 are formed on a surface of a semiconductor wafer by, for example, a photolithography method. Each of the semiconductor element integrated circuit patterns 120 is provided with a plurality of electrode pads 130, and the electrode bumps 14 projecting from the upper surface of the electrode pads 130 on the electrode pads 130 by electrolytic plating or the like.
0 is provided. Thereafter, the semiconductor element integrated circuit pattern 12
Insulating resin 15 over the entire surface of the semiconductor wafer including
0 is coated (resin sealing), and the electrode bump 140 is embedded in the insulating resin 150. Then, the surface of the insulating resin 150 is ground to expose the tip of the electrode bump 140. Further, the semiconductor wafer is divided by a dicing saw in units of the semiconductor element integrated circuit pattern 120,
The semiconductor packages 100 each including the semiconductor element integrated circuit pattern 120 are formed.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、半導体ウエハーの表面側にのみ絶縁性封
止樹脂がコーティングされているため、絶縁性封止樹脂
の硬化時の収縮や絶縁性封止樹脂と半導体ウエハーとの
熱膨張係数の差による熱変形によって、半導体ウエハー
の表側と裏側との間に伸びの差が生じ、半導体ウエハー
に反りが発生する。その結果、半導体ウエハーから分割
されて形成される半導体チップの寸法精度が悪くなった
り、搬送中や製造工程中に損傷したりすることがあっ
た。また、個々の半導体チップの側面には絶縁性封止樹
脂がコーティングされていないため、側面の保護が十分
でなく半導体チップの周囲に欠損が生じることがあり、
信頼性の低下の原因となるという問題があった。本発明
はこのような事情に鑑みてなされたもので、半導体チッ
プの側面を絶縁性を有する封止樹脂により保護し、半導
体チップに寸法精度不良や欠損が生じることがなく、品
質の高い半導体パッケージの製造方法を提供することを
目的とする。However, in the above-mentioned conventional method, the insulating sealing resin is coated only on the surface side of the semiconductor wafer, so that the insulating sealing resin shrinks at the time of curing and the insulating sealing resin is hardened. Due to the thermal deformation due to the difference in thermal expansion coefficient between the resin and the semiconductor wafer, a difference in elongation occurs between the front side and the back side of the semiconductor wafer, and the semiconductor wafer is warped. As a result, the dimensional accuracy of the semiconductor chips divided and formed from the semiconductor wafer may be reduced, or the semiconductor chips may be damaged during transportation or during the manufacturing process. Also, since the insulating sealing resin is not coated on the side surfaces of the individual semiconductor chips, the side surfaces are not sufficiently protected, and defects may occur around the semiconductor chips.
There has been a problem that reliability is reduced. The present invention has been made in view of such circumstances, and a semiconductor package having a high-quality semiconductor package in which the side surfaces of the semiconductor chip are protected by an insulating sealing resin and the semiconductor chip does not have dimensional accuracy defects or defects. It is an object of the present invention to provide a method for producing the same.
【０００４】[0004]
【課題を解決するための手段】前記目的に沿う第１の発
明に係る半導体パッケージの製造方法は、複数の電極パ
ッドを有する半導体素子集積回路パターンが形成された
第１の表面と、第１の半導体ウエハー貼着用粘着シート
上に粘着された第２の表面とを有する半導体ウエハーを
一括樹脂封止し、半導体素子集積回路パターンの単位で
分割して形成される半導体パッケージの製造方法におい
て、半導体ウエハーの第１の表面に形成された電極パッ
ド上にそれぞれ電極バンプを形成する工程と、電極バン
プが形成された半導体ウエハーをダイシング加工により
第１の表面側から半導体素子集積回路パターンの単位で
半導体ウエハーの厚みの切り込み溝を入れるフルダイシ
ング加工を行い、複数の半導体チップに分割する工程
と、複数の半導体チップのそれぞれの分割間隔をエキス
パンディング加工により、均等に拡張する工程と、拡張
された分割間隔に絶縁性を有する封止樹脂を充填して幅
広充填部を形成すると共に、電極パッドを含む半導体ウ
エハーを一括樹脂封止する工程と、半導体ウエハーを一
括樹脂封止する工程の後に、第１の表面側の樹脂封止面
を平坦化する研削加工を行い、樹脂封止面の平坦化形成
面に電極バンプの先端面を露出させる工程と、幅広充填
部の中央部に切り込み溝を入れて半導体チップの単位の
半導体パッケージに分割する工程とを含む。According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: a first surface on which a semiconductor element integrated circuit pattern having a plurality of electrode pads is formed; In a method of manufacturing a semiconductor package, a semiconductor wafer having a second surface adhered on an adhesive sheet for attaching a semiconductor wafer is collectively resin-sealed and divided into semiconductor element integrated circuit patterns. Forming electrode bumps on each of the electrode pads formed on the first surface of the semiconductor wafer, and dicing the semiconductor wafer on which the electrode bumps are formed from the first surface side into semiconductor element integrated circuit pattern units. Performing a full dicing process in which a notch groove having a thickness of 3 mm is formed to divide the semiconductor chip into a plurality of semiconductor chips; A step of uniformly expanding each of the divided intervals by expanding processing, and filling the expanded divided intervals with an insulating sealing resin to form a wide filling portion, and a semiconductor wafer including electrode pads. After the step of collectively sealing the semiconductor wafer and the step of collectively sealing the semiconductor wafer, a grinding process for flattening the resin sealing surface on the first surface side is performed. The method includes a step of exposing the front end face of the electrode bump, and a step of forming a cut groove in a central portion of the wide filling portion to divide the semiconductor package into a unit of a semiconductor chip.
【０００５】これにより、半導体ウエハーは第１の半導
体ウエハー貼着用粘着シート上に粘着されているので、
半導体ウエハーの厚みの切り込み溝を入れて半導体素子
集積回路パターンの単位の半導体チップに分割したあ
と、第１の半導体ウエハー貼着用粘着シートをダイシン
グ加工の方向に対して直角方向に引っ張ると、切り込み
溝の底の部分が均等に拡張して分割間隔が切り込み溝の
幅より拡張される。この、拡張されて形成された分割間
隔に封止樹脂が充填されて幅広充填部が形成されるの
で、半導体ウエハーの反りの発生を防止できる。更に、
その幅広充填部の幅より厚みの薄いダイシングソーによ
って半導体ウエハーが切断され、個々の半導体パッケー
ジに分離されるので、分離された各半導体パッケージの
側面には封止樹脂が残る。したがって、半導体パッケー
ジは、第１の表面側と半導体素子集積回路パターンの単
位に分割された分割面である側面が封止樹脂によって覆
われ、半導体パッケージの側面が保護される。As a result, the semiconductor wafer is adhered to the first adhesive sheet for attaching the semiconductor wafer.
After the semiconductor wafer is divided into semiconductor chips as a unit of the semiconductor element integrated circuit pattern by inserting a notch groove having a thickness of the semiconductor wafer, the first adhesive sheet to be attached to the semiconductor wafer is pulled in a direction perpendicular to the dicing direction. Is evenly expanded, and the division interval is expanded beyond the width of the cut groove. Since the encapsulating resin is filled in the expanded divided space to form the wide filling portion, it is possible to prevent the semiconductor wafer from warping. Furthermore,
Since the semiconductor wafer is cut by a dicing saw having a thickness smaller than the width of the wide filling portion and separated into individual semiconductor packages, the sealing resin remains on the side surfaces of the separated semiconductor packages. Therefore, the semiconductor package is covered with the sealing resin on the first surface side and the side surface that is the division surface divided into units of the semiconductor element integrated circuit pattern, and the side surface of the semiconductor package is protected.
【０００６】ここで、前記第１の発明に係る半導体パッ
ケージの製造方法において、半導体チップの単位の半導
体パッケージに分割する工程は、幅広充填部の中央部
に、樹脂封止面から第１の半導体ウエハー貼着用粘着シ
ートの表面までの切り込み溝を入れるフルダイシング加
工により、半導体チップの単位の半導体パッケージに分
割する工程を含むようにしてもよい。この場合、第２の
表面側の第１の半導体ウエハー貼着用粘着シート上に分
割された複数の半導体パッケージが粘着された状態で得
られるので、半導体パッケージの取り出し作業の自動化
が容易となる。Here, in the method of manufacturing a semiconductor package according to the first aspect of the present invention, the step of dividing the semiconductor package into a unit of a semiconductor chip includes the steps of: The method may include a step of dividing the semiconductor package into units of semiconductor chips by a full dicing process in which a cut groove is formed up to the surface of the pressure-sensitive adhesive sheet for attaching a wafer. In this case, since the plurality of divided semiconductor packages are obtained in an adhered state on the first semiconductor wafer adhesive sheet on the second surface side, it is easy to automate the work of removing the semiconductor package.
【０００７】また、前記第１の発明に係る半導体パッケ
ージの製造方法において、半導体チップの単位の半導体
パッケージに分割する工程は、第１の表面側から幅広充
填部の中央部に沿ってダイシング加工により、所定深さ
のハーフカットの切り込み溝を入れる工程と、第１の表
面側の平坦化形成面を第２の半導体ウエハー貼着用粘着
シート上に粘着すると共に、第２の表面側の第１の半導
体ウエハー貼着用粘着シートを剥離した後、第２の表面
側からハーフカットの切り込み溝まで研削して、半導体
チップの単位で樹脂封止された半導体パッケージに分割
する工程とを含むようにしてもよい。この場合、第１の
表面側の平坦化形成面を第２の半導体ウエハー貼着用粘
着シート上に粘着して、半導体ウエハーを安定した状態
に固定しているので、第２の表面側の第１の半導体ウエ
ハー貼着用粘着シートを剥離した後、第２の表面側、す
なわち半導体ウエハーの裏面側をハーフカットの切り込
み溝まで研削加工する際に、安定した加工を行うことが
出来、半導体パッケージの厚みを薄くする研削加工の寸
法精度を高くすることが容易となる。In the method of manufacturing a semiconductor package according to the first aspect, the step of dividing the semiconductor package into units of semiconductor chips may be performed by dicing along the center of the wide filling portion from the first surface side. Forming a cut groove of a half-cut of a predetermined depth, adhering the flattened formation surface on the first surface side to the second semiconductor wafer-adhering adhesive sheet, and forming the first surface on the second surface side. After the adhesive sheet for attaching the semiconductor wafer is peeled off, grinding may be performed from the second surface side to the cut groove of the half cut to divide the semiconductor package into resin-sealed semiconductor packages in units of semiconductor chips. In this case, since the flattening formation surface on the first surface side is adhered to the second pressure-sensitive adhesive sheet for attaching the semiconductor wafer to fix the semiconductor wafer in a stable state, the first surface side on the second surface side is fixed. When the second front side, that is, the back side of the semiconductor wafer is ground up to the cut groove of the half cut after peeling off the pressure-sensitive adhesive sheet for attaching the semiconductor wafer, stable processing can be performed, and the thickness of the semiconductor package can be reduced. It is easy to increase the dimensional accuracy of the grinding process for reducing the thickness.
【０００８】前記目的に沿う第２の発明に係る半導体パ
ッケージの製造方法は、複数の電極パッドを有する半導
体素子集積回路パターンが形成された第１の表面と、第
１の半導体ウエハー貼着用粘着シート上に粘着された第
２の表面とを有する半導体ウエハーを一括樹脂封止し、
半導体素子集積回路パターンの単位で分割して形成され
る半導体パッケージの製造方法において、半導体ウエハ
ーに第１の表面側からフルダイシング加工により半導体
素子集積回路パターンの単位で半導体ウエハーの厚みの
切り込み溝を入れて半導体ウエハーを複数の半導体チッ
プに分割する工程と、半導体ウエハーを分割して形成さ
れた複数の半導体チップのそれぞれの分割間隔をエキス
パンディング加工により均等に拡張する工程と、電極パ
ッドを覆い、しかも拡張された分割間隔間に絶縁性を有
する感光性封止樹脂を充填して幅広充填部を形成すると
共に、電極パッドを含む半導体ウエハーを一括樹脂封止
する工程と、感光性封止樹脂の表面の電極パッドを除く
領域にマスキングを施し、フォトリソグラフィ加工によ
り、露光・現像して電極パッドを露出する開口部を形成
する工程と、開口部に露出した電極パッドに導電性部材
を堆積して電極バンプを形成する工程と、第１の表面側
の樹脂封止面を平坦化する研削加工を行い、樹脂封止面
の平坦化形成面に電極バンプの先端面を露出させる工程
と、第１の表面側から幅広充填部の中央部に、切り込み
溝を入れて半導体チップの単位の半導体パッケージに分
割する工程とを含む。According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: a first surface on which a semiconductor element integrated circuit pattern having a plurality of electrode pads is formed; and an adhesive sheet for attaching a first semiconductor wafer. A semiconductor resin having a second surface adhered thereon is collectively resin-sealed,
In a method of manufacturing a semiconductor package formed by being divided in units of a semiconductor element integrated circuit pattern, a notch having a thickness of the semiconductor wafer is formed in a unit of the semiconductor element integrated circuit pattern by full dicing processing from a first surface side in a semiconductor wafer. A step of inserting and dividing the semiconductor wafer into a plurality of semiconductor chips, and a step of uniformly expanding each division interval of the plurality of semiconductor chips formed by dividing the semiconductor wafer by expanding, covering the electrode pads, In addition, a step of filling a photosensitive sealing resin having an insulating property between the expanded divided intervals to form a wide filling portion, and collectively sealing the semiconductor wafer including the electrode pads with a resin, Mask the area other than the electrode pads on the surface and expose and develop by photolithography. A step of forming an opening exposing the electrode pad, a step of depositing a conductive member on the electrode pad exposed in the opening to form an electrode bump, and planarizing a resin sealing surface on the first surface side Performing a grinding process to expose the tip end surface of the electrode bump on the flattened formation surface of the resin sealing surface; and forming a cut groove at the center of the wide filling portion from the first surface side to form a semiconductor chip unit. Dividing into semiconductor packages.
【０００９】これにより、半導体ウエハーは第１の半導
体ウエハー貼着用粘着シート上に粘着されているので、
半導体ウエハーの厚みの切り込み溝を入れて半導体素子
集積回路パターンの単位の半導体チップに分割したあ
と、第１の半導体ウエハー貼着用粘着シートをフルダイ
シング加工の方向に対して直角方向に引っ張ると、切り
込み溝の底の部分が均等に拡張して分割間隔が切り込み
の幅より拡張される。この、拡張されて形成された分割
間隔に感光性封止樹脂が充填されて幅広充填部が形成さ
れるので、半導体ウエハーの反りの発生を防止できる。
更に、その幅広充填部の幅より厚みの薄いダイシングソ
ーによって切断され、個々の半導体パッケージに分離さ
れるので、分離された各半導体パッケージの側面には感
光性封止樹脂が残る。したがって、半導体パッケージ
は、第１の表面側と半導体素子集積回路パターンの単位
に分割された分割面である側面が感光性封止樹脂によっ
て覆われ、半導体パッケージの側面が保護される。Accordingly, the semiconductor wafer is adhered on the first adhesive sheet for attaching the semiconductor wafer.
After the semiconductor wafer is divided into semiconductor chips as a unit of the semiconductor element integrated circuit pattern by inserting a notch groove of the thickness of the semiconductor wafer, the first semiconductor wafer sticking adhesive sheet is pulled in a direction perpendicular to the direction of the full dicing processing, and the notch is formed. The bottom portion of the groove is evenly expanded so that the division interval is longer than the width of the cut. Since the photosensitive sealing resin is filled in the expanded divided interval to form the wide filling portion, it is possible to prevent the semiconductor wafer from warping.
Further, since the semiconductor device is cut by a dicing saw having a thickness smaller than the width of the wide filling portion and separated into individual semiconductor packages, the photosensitive sealing resin remains on the side surfaces of the separated semiconductor packages. Therefore, the semiconductor package is covered with the photosensitive sealing resin on the first surface side and the side surface that is the division surface divided into units of the semiconductor element integrated circuit pattern, and the side surface of the semiconductor package is protected.
【００１０】ここで、前記第２の発明に係る半導体パッ
ケージの製造方法において、半導体チップの単位の半導
体パッケージに分割する工程は、幅広充填部の中央部
に、樹脂封止面から第１の半導体ウエハー貼着用粘着シ
ートの表面までの切り込み溝を入れるフルダイシング加
工により、半導体チップの単位の半導体パッケージに分
割する工程を含むようにしてもよい。この場合、第２の
表面側の第１の半導体ウエハー貼着用粘着シート上に分
割された複数の半導体パッケージが粘着された状態で得
られるので、半導体パッケージの取り出し作業におい
て、例えばロボットハンド等による自動化が容易とな
る。Here, in the method of manufacturing a semiconductor package according to the second aspect of the present invention, the step of dividing the semiconductor package into a unit of a semiconductor chip includes the step of: The method may include a step of dividing the semiconductor package into units of semiconductor chips by a full dicing process in which a cut groove is formed up to the surface of the pressure-sensitive adhesive sheet for attaching a wafer. In this case, since a plurality of divided semiconductor packages are obtained in an adhered state on the first semiconductor wafer-adhering adhesive sheet on the second surface side, the semiconductor package can be removed automatically by, for example, a robot hand. Becomes easier.
【００１１】また、前記第２の発明に係る半導体パッケ
ージの製造方法において、半導体チップの単位の半導体
パッケージに分割する工程は、平坦化された第１の表面
側から幅広充填部の中央部に沿ってダイシング加工によ
り、所定深さのハーフカットの切り込み溝を入れる工程
と、第１の表面側の平坦化形成面を第２の半導体ウエハ
ー貼着用粘着シート上に粘着すると共に、第２の表面側
の第１の半導体ウエハー貼着用粘着シートを剥離した
後、第２の表面側からハーフカットの切り込み溝まで研
削して、半導体チップの単位で樹脂封止された半導体パ
ッケージに分割する工程とを含むようにしてもよい。こ
の場合、第１の表面側の平坦化形成面を第２の半導体ウ
エハー貼着用粘着シート上に粘着して、半導体ウエハー
を安定した状態に固定しているので、第２の表面側の第
１の半導体ウエハー貼着用粘着シートを剥離した後、第
２の表面側をハーフカットの切り込み溝まで研削加工す
る際に、安定した加工を行うことが出来、半導体パッケ
ージの厚みを薄くする研削加工の寸法精度を高くするこ
とが容易となる。In the method of manufacturing a semiconductor package according to the second aspect of the present invention, the step of dividing the semiconductor package into units of semiconductor chips may be performed along a central portion of the wide filling portion from the flattened first surface side. Forming a half-cut notch groove of a predetermined depth by dicing, and adhering the flattened formation surface on the first surface side to the second semiconductor wafer-adhering pressure-sensitive adhesive sheet; Peeling off the first semiconductor wafer-adhering adhesive sheet, grinding the second surface side to a half-cut notch, and dividing the semiconductor chip into resin-sealed semiconductor packages in units of semiconductor chips. You may be able to do it. In this case, since the flattening formation surface on the first surface side is adhered to the second pressure-sensitive adhesive sheet for attaching the semiconductor wafer to fix the semiconductor wafer in a stable state, the first surface side on the second surface side is fixed. After peeling off the pressure-sensitive adhesive sheet for attaching a semiconductor wafer, when grinding the second surface side up to the cut groove of the half cut, stable processing can be performed, and the dimensions of the grinding processing to reduce the thickness of the semiconductor package It is easy to increase the accuracy.
【００１２】[0012]
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は本発明の第１の実施
の形態に係る半導体パッケージの製造方法によって製造
される半導体パッケージの側断面図、図２（Ａ）〜
（Ｇ）はそれぞれ同半導体パッケージの製造方法の製造
工程を示す側断面図、図３（Ａ）、（Ｂ）はそれぞれ同
半導体パッケージの製造方法のエキスパンディング加工
の説明図、図４は本発明の第１の実施の形態に係る半導
体パッケージの製造方法の変形例を示す側断面図、図５
（Ａ）〜（Ｈ）はそれぞれ本発明の第２の実施の形態に
係る半導体パッケージの製造方法の製造工程を示す側断
面図、図６（Ａ）〜（Ｃ）は本発明の第３の実施の形態
に係る半導体パッケージの製造方法の製造工程を示す側
断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the accompanying drawings to provide an understanding of the present invention. FIG. 1 is a side sectional view of a semiconductor package manufactured by the method for manufacturing a semiconductor package according to the first embodiment of the present invention, and FIGS.
3 (G) is a side sectional view showing a manufacturing process of the semiconductor package manufacturing method, FIGS. 3 (A) and 3 (B) are explanatory views of an expanding process of the semiconductor package manufacturing method, respectively, and FIG. 4 is the present invention. FIG. 5 is a side sectional view showing a modification of the method of manufacturing the semiconductor package according to the first embodiment.
FIGS. 6A to 6H are side sectional views showing manufacturing steps of a method for manufacturing a semiconductor package according to a second embodiment of the present invention, and FIGS. FIG. 4 is a side sectional view showing a manufacturing step of a method for manufacturing a semiconductor package according to an embodiment.
【００１３】図１に示すように、本発明の第１実施の形
態に係る半導体パッケージの製造方法によって製造され
る半導体パッケージ１０は、半導体チップ２０の上面
（第１の表面に相当）２１に半導体素子集積回路パター
ン３０を設けている。半導体素子集積回路パターン３０
には複数の電極パッド４０を設け、その電極パッド４０
には電極バンプ５０を、例えば半田などの低溶融点金属
によって柱状に突出させている。そして、電極バンプ５
０の先端と半導体チップ２０の下面（第２の表面に相
当）２２とを露出させて、半導体チップ２０の上面２１
側（半導体素子集積回路パターン３０の形成面側）と半
導体チップ２０の側面２３を、例えばポリイミド樹脂な
どの絶縁性を有する封止樹脂６０で覆い、樹脂封止して
いる。As shown in FIG. 1, a semiconductor package 10 manufactured by a method for manufacturing a semiconductor package according to a first embodiment of the present invention has a semiconductor chip 20 on an upper surface (corresponding to a first surface) 21. An element integrated circuit pattern 30 is provided. Semiconductor element integrated circuit pattern 30
Is provided with a plurality of electrode pads 40, and the electrode pads 40
, The electrode bumps 50 are projected in a columnar shape using a low melting point metal such as solder. And the electrode bump 5
0 and the lower surface 22 (corresponding to the second surface) of the semiconductor chip 20 are exposed.
The side (the side on which the semiconductor element integrated circuit pattern 30 is formed) and the side surface 23 of the semiconductor chip 20 are covered with an insulating sealing resin 60 such as a polyimide resin, for example, and are sealed with a resin.
【００１４】ここで、第１の実施の形態に係る半導体パ
ッケージの製造方法について図２（Ａ）〜（Ｇ）に基づ
いて説明する。 （１）図２（Ａ）に示すように、複数の電極パッド４０
を備えた複数の半導体素子集積回路パターン３０が上面
側の第１の表面７１（半導体チップ２０の上面２１に相
当）に形成された半導体ウエハー７０を準備し、その半
導体ウエハー７０の下面側の第２の表面７２（半導体チ
ップ２０の下面２２に相当）を第１の半導体ウエハー貼
着用粘着シート８０の上に貼着する。 （２）図２（Ｂ）に示すように、電極パッド４０に柱状
の、例えば低溶融点金属からなる電極バンプ５０を形成
する。 （３）図２（Ｃ）に示すように、半導体素子集積回路パ
ターン３０の単位で半導体ウエハー７０の第１の表面７
１側から半導体ウエハー７０の厚みだけ深く切り込むフ
ルダイシング加工により、複数の切り込み溝７３を例え
ば碁盤目状に入れて、半導体ウエハー７０を半導体素子
集積回路パターン３０の単位の半導体チップ２０に分割
する。Here, a method of manufacturing the semiconductor package according to the first embodiment will be described with reference to FIGS. (1) As shown in FIG.
A semiconductor wafer 70 having a plurality of semiconductor element integrated circuit patterns 30 provided on a first surface 71 (corresponding to the upper surface 21 of the semiconductor chip 20) on the upper surface side is prepared, and a lower surface side of the semiconductor wafer 70 is prepared. The second surface 72 (corresponding to the lower surface 22 of the semiconductor chip 20) is stuck on the first semiconductor wafer sticking adhesive sheet 80. (2) As shown in FIG. 2B, a columnar electrode bump 50 made of, for example, a low melting point metal is formed on the electrode pad 40. (3) As shown in FIG. 2C, the first surface 7 of the semiconductor wafer 70 is defined in units of the semiconductor element integrated circuit pattern 30.
By a full dicing process in which the semiconductor wafer 70 is cut deeper from one side by a thickness, a plurality of cut grooves 73 are formed in a grid pattern, for example, and the semiconductor wafer 70 is divided into the semiconductor chips 20 of the unit of the semiconductor element integrated circuit pattern 30.
【００１５】（４）図２（Ｄ）に示すように、第１の半
導体ウエハー貼着用粘着シート８０をエキスパンディン
グ加工により、切り込み溝７３の（平面視して）長手方
向に対して直角方向に引っ張り、第１の半導体ウエハー
貼着用粘着シート８０の切り込み溝７３の底に対向する
部分を均等に拡張して、切り込み溝７３の幅より拡張さ
れた分割間隔に幅広空間部７４を形成する。図３（Ａ）
に示すように、半導体ウエハー７０に切り込み溝７３を
碁盤目状に入れてあれば、前後左右の方向（矢印方向）
に第１の半導体ウエハー貼着用粘着シート８０を引っ張
ることにより、図３（Ｂ）に示すように、格子状の幅広
空間部７４が形成される。(4) As shown in FIG. 2D, the first pressure-sensitive adhesive sheet 80 for attaching a semiconductor wafer is expanded in a direction perpendicular to the longitudinal direction (in plan view) of the cut groove 73 by expanding processing. By pulling, the portion facing the bottom of the cut groove 73 of the first semiconductor wafer sticking adhesive sheet 80 is evenly expanded to form a wide space portion 74 at a division interval wider than the width of the cut groove 73. FIG. 3 (A)
As shown in the figure, if the cut grooves 73 are formed in a grid pattern in the semiconductor wafer 70, the front, rear, left and right directions (arrow directions)
By pulling the first semiconductor wafer sticking adhesive sheet 80, a lattice-shaped wide space portion 74 is formed as shown in FIG.
【００１６】（５）図２（Ｅ）に示すように、半導体ウ
エハー７０の拡張された幅広空間部７４（分割間隔）
に、例えばポリアミド樹脂やエポキシ樹脂などの絶縁性
を有する封止樹脂６０を充填して幅広空間部７４に幅広
充填部６１を形成すると共に、電極パッド４０を含む半
導体ウエハー７０を一括樹脂封止する。 （６）図２（Ｆ）に示すように、第１の表面７１側の樹
脂封止面を平坦化する研削加工を行い、樹脂封止面の平
坦化形成面に電極バンプ５０の先端面を露出させる。 （７）図２（Ｇ）に示すように、幅広空間部７４に封止
樹脂６０が充填されて形成された幅広充填部６１の中央
部に、樹脂封止面から第１の半導体ウエハー貼着用粘着
シート８０の表面まで、フルダイシング加工により切り
込み溝６２を入れて半導体チップ２０の単位の半導体パ
ッケージ１０に分割する。その後、第１の半導体ウエハ
ー貼着用粘着シート８０から半導体パッケージ１０を、
例えばロボットハンド等の自動取り出し装置によって引
き剥がし、次工程に送る。(5) As shown in FIG. 2E, the expanded wide space portion 74 (division interval) of the semiconductor wafer 70
Then, for example, a sealing resin 60 having an insulating property such as a polyamide resin or an epoxy resin is filled to form the wide filling portion 61 in the wide space 74, and the semiconductor wafer 70 including the electrode pad 40 is collectively resin-sealed. . (6) As shown in FIG. 2F, a grinding process for flattening the resin sealing surface on the first surface 71 side is performed, and the tip end surface of the electrode bump 50 is formed on the flattening formation surface of the resin sealing surface. Expose. (7) As shown in FIG. 2 (G), the first semiconductor wafer is attached from the resin sealing surface to the central portion of the wide filling portion 61 formed by filling the wide space portion 74 with the sealing resin 60. Cut grooves 62 are formed by full dicing to the surface of the adhesive sheet 80 to divide the semiconductor package 10 into units of the semiconductor chip 20. After that, the semiconductor package 10 is separated from the first semiconductor wafer sticking adhesive sheet 80,
For example, it is peeled off by an automatic removal device such as a robot hand and sent to the next step.
【００１７】これにより、拡張されて形成された幅広空
間部７４に封止樹脂６０が充填されて幅広充填部６１が
形成されるが、その幅広充填部６１の幅より厚みの薄い
ダイシングソーによって幅広充填部６１の幅の中央部に
長手方向に沿って切り込み溝６２を入れて切断し、半導
体パッケージ１０を分離するので、各半導体パッケージ
１０の側面２３には封止樹脂６０が残る。したがって、
半導体パッケージ１０は、上面２１（第１の表面７１）
側と半導体チップ２０の単位に分割された側面２３が封
止樹脂６０によって保護される。As a result, the wide space 74 formed by the expansion is filled with the sealing resin 60 to form the wide filling portion 61. The wide filling portion 61 is formed by a dicing saw thinner than the width of the wide filling portion 61. The semiconductor package 10 is separated by making a cut groove 62 along the longitudinal direction at the center of the width of the filling portion 61 and cutting the semiconductor package 10, so that the sealing resin 60 remains on the side surface 23 of each semiconductor package 10. Therefore,
The semiconductor package 10 has an upper surface 21 (first surface 71).
The side surface 23 divided into the side and the unit of the semiconductor chip 20 is protected by the sealing resin 60.
【００１８】また、前記第１の実施の形態に係る半導体
パッケージの製造方法では、第１の表面７１側の樹脂封
止面を平坦化する研削加工を行い、樹脂封止面に電極バ
ンプ５０の先端面を露出させていたが、変形例として、
次の方法を用いて電極バンプ５０の先端面を露出するよ
うにしてもよい。すなわち、図４に示すように、封止樹
脂６０で半導体ウエハー７０を封止する際に、金型６０
０の内面に、例えば四フッ化樹脂（商品名テフロン）の
ような高温で軟化し、しかも封止樹脂６０に対して離型
性のあるソフト樹脂６１０をコーティングしておく。そ
して、電極パッド４０には柱状の、例えば低溶融点金属
からなる電極バンプ５０を突出させておき、半導体ウエ
ハー７０を金型６００に装着した後、封止樹脂６０を金
型６００に封入する。そうすると、電極バンプ５０が金
型６００の内面にコーティングしたソフト樹脂６１０の
中に入り込み、電極バンプ５０の根元部が封止樹脂６０
によって覆われる。封止樹脂６０が硬化したときに半導
体ウエハー７０を金型６００から外すと、封止樹脂６０
の表面から突出した電極バンプ５０が形成され、先端面
が露出することになる。これにより、電極バンプ５０の
露出のための研削加工を省略することが可能である。Further, in the method of manufacturing a semiconductor package according to the first embodiment, a grinding process for flattening the resin sealing surface on the first surface 71 side is performed, and the electrode bumps 50 are formed on the resin sealing surface. Although the tip surface was exposed, as a modification,
The tip surface of the electrode bump 50 may be exposed using the following method. That is, as shown in FIG. 4, when sealing the semiconductor wafer 70 with the sealing resin 60,
A soft resin 610 which is softened at a high temperature, such as a tetrafluoride resin (trade name: Teflon), and which is releasable from the sealing resin 60, is coated on the inner surface of the sealing resin 60. Then, a columnar electrode bump 50 made of, for example, a low melting point metal is projected from the electrode pad 40, and after the semiconductor wafer 70 is mounted on the mold 600, the sealing resin 60 is sealed in the mold 600. Then, the electrode bumps 50 enter the soft resin 610 coated on the inner surface of the mold 600, and the root of the electrode bumps 50 is
Covered by When the semiconductor wafer 70 is removed from the mold 600 when the sealing resin 60 is cured, the sealing resin 60
The electrode bumps 50 protruding from the surface are formed, and the front end surface is exposed. Thus, grinding for exposing the electrode bumps 50 can be omitted.
【００１９】次に、第２の実施の形態に係る半導体パッ
ケージの製造方法について図５（Ａ）〜（Ｈ）に基づい
て説明する。なお、第２の実施の形態に係る半導体パッ
ケージの製造方法によって製造される半導体パッケージ
１１は、第１の実施の形態に係る半導体パッケージの製
造方法によって製造された図１に示す半導体パッケージ
１０と実質的に同じ構成を備え、異なる構成は封止樹脂
６０に代えて、図５（Ｄ）〜（Ｈ）に示す感光性封止樹
脂９０を使用した点である。それで、半導体パッケージ
１０と同一構成の要素については同一符号を付して説明
する。Next, a method of manufacturing a semiconductor package according to a second embodiment will be described with reference to FIGS. The semiconductor package 11 manufactured by the semiconductor package manufacturing method according to the second embodiment is substantially the same as the semiconductor package 10 illustrated in FIG. 1 manufactured by the semiconductor package manufacturing method according to the first embodiment. The difference is that a photosensitive sealing resin 90 shown in FIGS. 5D to 5H is used instead of the sealing resin 60. Therefore, components having the same configuration as the semiconductor package 10 will be described with the same reference numerals.
【００２０】（１）図５（Ａ）に示すように、複数の電
極パッド４０を備えた複数の半導体素子集積回路パター
ン３０が第１の表面７１側に形成された半導体ウエハー
７０を準備し、その半導体ウエハー７０の第２の表面７
２側を第１の半導体ウエハー貼着用粘着シート８０の上
に貼着する。 （２）図５（Ｂ）に示すように、半導体素子集積回路パ
ターン３０の単位で半導体ウエハー７０の第１の表面７
１側より半導体ウエハー７０の厚みだけ深く切り込むフ
ルダイシング加工により複数の切り込み溝７３を、例え
ば碁盤目状に入れて、半導体ウエハー７０を半導体素子
集積回路パターン３０の単位の半導体チップ２０に分割
する。 （３）図５（Ｃ）に示すように、第１の半導体ウエハー
貼着用粘着シート８０を切り込み溝７３の（平面視し
て）長手方向に対して直角方向に引っ張り、半導体チッ
プ２０の分割間隔を均等に拡張するエキスパンディング
加工により、幅広空間部７４を形成する。(1) As shown in FIG. 5A, a semiconductor wafer 70 having a plurality of semiconductor element integrated circuit patterns 30 having a plurality of electrode pads 40 formed on a first surface 71 side is prepared. The second surface 7 of the semiconductor wafer 70
The two sides are stuck on the first semiconductor wafer sticking adhesive sheet 80. (2) As shown in FIG. 5B, the first surface 7 of the semiconductor wafer 70 is formed in units of the semiconductor element integrated circuit pattern 30.
A plurality of cut grooves 73 are cut in, for example, a grid by full dicing to cut the semiconductor wafer 70 deeper from one side by the thickness of the semiconductor wafer 70, and the semiconductor wafer 70 is divided into the semiconductor chips 20 of the unit of the semiconductor element integrated circuit pattern 30. (3) As shown in FIG. 5C, the first pressure-sensitive adhesive sheet 80 for attaching a semiconductor wafer is pulled in a direction perpendicular to the longitudinal direction of the cut groove 73 (in a plan view), and the semiconductor chip 20 is divided at intervals. The wide space portion 74 is formed by an expanding process for uniformly expanding.
【００２１】（４）図５（Ｄ）に示すように、拡張され
た幅広空間部７４（分割間隔）に、例えば感光性液体ポ
リアミドや感光性エポキシ系樹脂などの絶縁性を有する
感光性封止樹脂９０を充填して幅広空間部７４に幅広充
填部９１を形成すると共に、電極パッド４０を含む半導
体ウエハー７０を一括樹脂封止する。 （５）図５（Ｅ）に示すように、感光性封止樹脂９０の
表面の電極パッド４０を除く領域にマスキング９３を被
せ、フォトリソグラフィ加工により露光・現像して電極
パッド４０を露出する開口部９２を形成する。 （６）図５（Ｆ）に示すように、マスキング９３を除去
して、開口部９２に露出した電極パッド４０に例えば電
解めっきにより導電性部材を堆積して電極バンプ５５を
形成する。 （７）図５（Ｇ）に示すように、第１の表面７１側の樹
脂封止面を平坦化する研削加工を行い、樹脂封止面に電
極バンプ５０の先端面を露出させる。（８）図５（Ｈ）
に示すように、第１の表面７１側から幅広充填部６１の
中央部に、樹脂封止面から第１の半導体ウエハー貼着用
粘着シート８０までフルダイシング加工により切り込み
溝９４を入れて半導体チップ２０の単位の半導体パッケ
ージ１１に分割する。その後、第１の半導体ウエハー貼
着用粘着シート８０から半導体パッケージ１１を、例え
ばロボットハンド等の自動取り出し装置によって引き剥
がし、次工程に送り出す。(4) As shown in FIG. 5 (D), an insulative photosensitive sealing such as photosensitive liquid polyamide or photosensitive epoxy resin is provided in the expanded wide space portion 74 (division interval). The wide filling portion 91 is formed in the wide space portion 74 by filling the resin 90, and the semiconductor wafer 70 including the electrode pad 40 is collectively resin-sealed. (5) As shown in FIG. 5E, an opening exposing the electrode pad 40 by covering the area of the surface of the photosensitive sealing resin 90 except the electrode pad 40 with a masking 93 and exposing and developing by photolithography. A portion 92 is formed. (6) As shown in FIG. 5 (F), the masking 93 is removed, and a conductive member is deposited on the electrode pad 40 exposed in the opening 92 by, for example, electrolytic plating to form the electrode bump 55. (7) As shown in FIG. 5 (G), a grinding process for flattening the resin sealing surface on the first surface 71 side is performed, and the tip end surface of the electrode bump 50 is exposed on the resin sealing surface. (8) FIG. 5 (H)
As shown in FIG. 7, a notch groove 94 is formed from the first surface 71 side to the center of the wide filling portion 61 by a full dicing process from the resin sealing surface to the first semiconductor wafer sticking adhesive sheet 80 to form the semiconductor chip 20. Is divided into the semiconductor packages 11 of the unit (1). Thereafter, the semiconductor package 11 is peeled off from the first semiconductor wafer sticking adhesive sheet 80 by an automatic take-out device such as a robot hand, and sent out to the next step.
【００２２】この場合、感光性封止樹脂９０を使用して
半導体パッケージ１１を封止しているので、樹脂封止の
工程の後に、露光・現像して電極パッド４０を露出する
開口部９２を設けて、電極バンプ５５を形成することが
可能である。そのため、あらためて電極バンプを露出さ
せる研削などの工程を省略することが可能である。ま
た、第１の実施の形態に係る半導体パッケージの製造方
法と同様に、半導体パッケージ１１は、上面２１（第１
の表面７１）側と半導体チップ２０の単位に分割された
側面２３が感光性封止樹脂９０によって覆われ、側面が
保護される。また、半導体パッケージ１１が第１の半導
体ウエハー貼着用粘着シート８０に貼着れた状態で分割
されているので、例えば自動取り出し装置による取り出
しの自動化が可能である。In this case, since the semiconductor package 11 is sealed using the photosensitive sealing resin 90, the opening 92 exposing the electrode pad 40 by exposing and developing after the resin sealing step is formed. It is possible to form the electrode bumps 55 by providing them. Therefore, it is possible to omit a process such as grinding for exposing the electrode bumps. Further, similarly to the method of manufacturing the semiconductor package according to the first embodiment, the semiconductor package 11 has an upper surface 21 (first
The surface 23) and the side surface 23 divided into units of the semiconductor chip 20 are covered with the photosensitive sealing resin 90 to protect the side surface. Further, since the semiconductor package 11 is divided while being attached to the first adhesive sheet 80 for attaching a semiconductor wafer, it is possible to automate the removal by, for example, an automatic removal device.
【００２３】本発明の第３の実施の形態に係る半導体パ
ッケージの製造方法は、前記第１の実施の形態に係る半
導体パッケージの製造方法における（７）工程の、幅広
充填部６１の中央部にフルダイシング加工により切り込
み溝６２を入れて、それぞれ半導体チップ２０の単位の
半導体パッケージ１０に分割する代わりに、次の工程を
行う。なお、第３の実施の形態に係る半導体パッケージ
の製造方法によって製作される半導体パッケージ１２は
第１実施の形態に係る半導体パッケージの製造方法によ
って製作される半導体パッケージ１０とは実質的に同じ
構成を備えるので、同一構成の要素については同一符号
を付し、詳細説明は省略する。The method for manufacturing a semiconductor package according to the third embodiment of the present invention is the same as the method for manufacturing a semiconductor package according to the first embodiment, except that the step (7) is performed at the center of the wide filling portion 61. Instead of forming the cut grooves 62 by full dicing to divide the semiconductor package 10 into units of the semiconductor chip 20, the following steps are performed. The semiconductor package 12 manufactured by the semiconductor package manufacturing method according to the third embodiment has substantially the same configuration as the semiconductor package 10 manufactured by the semiconductor package manufacturing method according to the first embodiment. Therefore, the same reference numerals are given to the components having the same configuration, and the detailed description will be omitted.
【００２４】すなわち、第３の実施の形態に係る半導体
パッケージの製造方法の工程は、前記第１の実施の形態
に係る半導体パッケージの製造方法における（１）〜
（６）工程の後に、次の工程を続けて行う。 （１）図６（Ａ）に示すように、幅広空間部７４に封止
樹脂６０を充填して形成された幅広充填部６１の長手方
向に沿って幅方向の中央部に、平坦化された第１の表面
７１側から所定深さの、すなわち例えば第１の半導体ウ
エハー貼着用粘着シート８０に達する直前まで切り込む
ダイシング加工により、ハーフカット溝６３（ハーフカ
ットの切り込み溝）を形成する。 （２）図６（Ｂ）に示すように、第１の表面７１側の平
坦化された樹脂封止面を第２の半導体ウエハー貼着用粘
着シート８１に粘着し、反転させて第２の表面７２に粘
着していた第１の半導体ウエハー貼着用粘着シート８０
を剥離する。 （３）図６（Ｃ）に示すように、第２の表面７２側から
ハーフカット溝６３の底面まで研削加工により除去し
て、半導体チップ２０の単位で樹脂封止された半導体パ
ッケージ１３に分割する。その後、第２の半導体ウエハ
ー貼着用粘着シート８１から半導体パッケージ１２を、
例えば自動取り出し装置により引き剥がし、次工程に送
り出す。That is, the steps of the method of manufacturing a semiconductor package according to the third embodiment are the same as those of the method of manufacturing a semiconductor package according to the first embodiment.
(6) After the step, the next step is continuously performed. (1) As shown in FIG. 6A, the wide space portion 74 is flattened at the center in the width direction along the longitudinal direction of the wide filling portion 61 formed by filling the sealing resin 60. A half-cut groove 63 (cut-cut groove of a half-cut) is formed by dicing from the first surface 71 side to a predetermined depth, that is, just before reaching the first semiconductor wafer sticking adhesive sheet 80, for example. (2) As shown in FIG. 6 (B), the flattened resin sealing surface on the first surface 71 side is adhered to the second adhesive sheet 81 for attaching a semiconductor wafer, and the second surface is inverted. The first semiconductor wafer sticking adhesive sheet 80 adhered to 72
Is peeled off. (3) As shown in FIG. 6C, the semiconductor chip 13 is removed by grinding from the second surface 72 side to the bottom surface of the half-cut groove 63 and divided into the semiconductor package 13 sealed with resin in units of the semiconductor chip 20. I do. Then, the semiconductor package 12 is attached from the second semiconductor wafer sticking adhesive sheet 81,
For example, it is peeled off by an automatic take-out device and sent out to the next step.
【００２５】これにより、ハーフカット加工された半導
体ウエハー７０は第１の表面７１側の第２の半導体ウエ
ハー貼着用粘着シート８１によって安定した状態に固定
されているので、第２の表面７２側から研削加すること
により、半導体チップ２０の単位の半導体パッケージ１
２に分割すると共に、半導体パッケージ１２の厚みを薄
くする研削加工の寸法精度を高くすることが容易とな
る。As a result, the semiconductor wafer 70 subjected to the half-cut processing is fixed in a stable state by the second semiconductor wafer sticking adhesive sheet 81 on the first surface 71 side. By grinding, the semiconductor package 1 in the unit of the semiconductor chip 20 is formed.
In addition to the division into two, it becomes easy to increase the dimensional accuracy of the grinding process for reducing the thickness of the semiconductor package 12.
【００２６】なお、第３の実施の形態に係る半導体パッ
ケージの製造方法については、第２の実施の形態に係る
半導体パッケージの製造方法に適用することも可能であ
る。すなわち、第２の実施の形態に係る半導体パッケー
ジの製造方法の（８）の工程の代わりに、感光性封止樹
脂９０の幅広充填部９１の長手方向に沿って幅方向の中
央部に、所定深さのダイシング加工により、ハーフカッ
ト溝６３を形成し、第１の表面７１側の平坦化された樹
脂封止面を第２の半導体ウエハー貼着用粘着シート８１
に粘着し、第２の表面７２側からハーフカット溝６３の
底面まで研削加工により除去して、半導体チップの単位
の半導体パッケージに分割することも可能である。The method for manufacturing a semiconductor package according to the third embodiment can be applied to the method for manufacturing a semiconductor package according to the second embodiment. That is, instead of the step (8) of the method for manufacturing a semiconductor package according to the second embodiment, a predetermined portion is provided at the center in the width direction along the longitudinal direction of the wide filling portion 91 of the photosensitive sealing resin 90. A half-cut groove 63 is formed by dicing to a depth, and the flattened resin sealing surface on the first surface 71 side is bonded to the second semiconductor wafer adhesive sheet 81.
It is also possible to remove by grinding from the second surface 72 side to the bottom surface of the half-cut groove 63 and to divide the semiconductor package into semiconductor chips.
【００２７】[0027]
【発明の効果】請求項１〜３記載の半導体パッケージの
製造方法においては、電極バンプが形成された半導体ウ
エハーを第１の表面側から半導体素子集積回路パターン
の単位でフルダイシング加工を行い、複数の半導体チッ
プに分割し、複数の半導体チップのそれぞれの分割間隔
をエキスパンディング加工により、均等に拡張された分
割間隔に絶縁性を有する封止樹脂を充填して幅広充填部
を形成して、電極パッドを含む半導体ウエハーを一括樹
脂封止する。この段階で、半導体ウエハーの反りの発生
を防止することが出来る。その後、幅広充填部の中央部
にその幅広充填部の幅より厚みの薄いダイシングソーを
用いて切り込み溝を入れて半導体チップの単位の半導体
パッケージに分割するので、半導体パッケージの側面に
は封止樹脂が残る。したがって、半導体パッケージは、
第１の表面側と半導体素子集積回路パターンの単位に分
割された分割面である側面とが絶縁性を有する封止樹脂
によって保護され、半導体チップに寸法精度不良や欠損
が生じることがなく、品質の高い半導体パッケージの製
造方法を提供できる。According to the semiconductor package manufacturing method of the present invention, the semiconductor wafer on which the electrode bumps are formed is subjected to full dicing from the first surface side in units of semiconductor element integrated circuit patterns. The semiconductor chip is divided into a plurality of semiconductor chips, and the dividing interval of each of the plurality of semiconductor chips is expanded by an expanding process to fill a sealing resin having an insulating property into the equally extended dividing interval to form a wide filling portion, and an electrode is formed. The semiconductor wafer including the pads is collectively resin-sealed. At this stage, warpage of the semiconductor wafer can be prevented. Then, a notch is made in the center of the wide filling portion using a dicing saw thinner than the width of the wide filling portion to divide the semiconductor package into semiconductor packages in units of semiconductor chips. Remains. Therefore, the semiconductor package is
The first surface side and the side surface, which is a division surface divided into units of the semiconductor element integrated circuit pattern, are protected by a sealing resin having an insulating property. And a method of manufacturing a semiconductor package with high reliability.
【００２８】特に、請求項２記載の半導体パッケージの
製造方法においては、幅広充填部の中央部に、樹脂封止
面から第１の半導体ウエハー貼着用粘着シートの表面ま
での切り込み溝を入れるフルダイシング加工により、半
導体チップの単位の半導体パッケージに分割する工程を
含むので、第２の表面側の第１の半導体ウエハー貼着用
粘着シート上に分割された複数の半導体パッケージが粘
着された状態で得られ、半導体パッケージの取り出し作
業の自動化が容易となる。[0028] In particular, in the method of manufacturing a semiconductor package according to the second aspect, full dicing is performed in which a cut groove from the resin sealing surface to the surface of the first semiconductor wafer sticking adhesive sheet is formed in the center of the wide filling portion. Since the process includes a step of dividing the semiconductor package into a unit of a semiconductor chip by processing, a plurality of divided semiconductor packages are obtained in an adhered state on the first semiconductor wafer sticking adhesive sheet on the second surface side. In addition, the semiconductor package removal operation can be easily automated.
【００２９】請求項３記載の半導体パッケージの製造方
法においては、第１の表面側から幅広充填部の中央部に
沿ってダイシング加工により、ハーフカットの切り込み
溝を入れ、第１の表面側を第２の半導体ウエハー貼着用
粘着シート上に粘着すると共に、第２の表面側の第１の
半導体ウエハー貼着用粘着シートを剥離した後、第２の
表面側からハーフカットの切り込み溝まで研削して、半
導体チップの単位で半導体パッケージに分割する。これ
によって、第２の半導体ウエハー貼着用粘着シートによ
って半導体ウエハーが安定した状態に固定され、半導体
チップの単位の半導体パッケージに分割すると共に、半
導体パッケージの厚みを薄くする研削加工の寸法精度を
高くすることが容易となる。According to a third aspect of the present invention, a half cut cut groove is formed by dicing along the center of the wide filling portion from the first surface side, and the first surface side is cut into the first surface side. After sticking on the adhesive sheet for attaching the semiconductor wafer of No. 2 and peeling off the adhesive sheet for attaching the first semiconductor wafer on the second surface side, grinding from the second surface side to the cut groove of the half cut, Semiconductor chips are divided into semiconductor packages. As a result, the semiconductor wafer is fixed in a stable state by the second semiconductor wafer sticking adhesive sheet, is divided into semiconductor packages in units of semiconductor chips, and the dimensional accuracy of the grinding process for reducing the thickness of the semiconductor package is increased. It becomes easier.
【００３０】請求項４〜６記載の半導体パッケージの製
造方法においては、半導体素子集積回路パターンが形成
された第１の表面と、第１の半導体ウエハー貼着用粘着
シート上に粘着された第２の表面とを有する半導体ウエ
ハーを、第１の表面側からフルダイシング加工により半
導体素子集積回路パターンの単位で複数の半導体チップ
に分割する。そして、複数の半導体チップのそれぞれの
分割間隔をエキスパンディング加工により均等に拡張さ
れた分割間隔間に感光性封止樹脂を充填して幅広充填部
を形成し、半導体ウエハーを一括樹脂封止する。この段
階で、半導体ウエハーの反りの発生を防止することが出
来る。その後、フォトリソグラフィ加工により形成した
開口部に露出した電極パッドに導電性部材を堆積して電
極バンプを形成し、第１の表面側から幅広充填部の中央
部に切り込み溝を入れて半導体チップの単位の半導体パ
ッケージに分割する。このとき、幅広充填部の幅より厚
みの薄いダイシングソーによって切断して分離すること
により、半導体パッケージの側面には感光性封止樹脂が
残る。したがって、半導体パッケージは、第１の表面側
と半導体素子集積回路パターンの単位に分割された分割
面である側面とが感光性封止樹脂によって保護され、半
導体チップに寸法精度不良や欠損が生じることがなく、
品質の高い半導体パッケージの製造方法を提供できる。In the method for manufacturing a semiconductor package according to the present invention, the first surface on which the semiconductor element integrated circuit pattern is formed and the second surface adhered on the first semiconductor wafer adhesive sheet. A semiconductor wafer having a surface is divided into a plurality of semiconductor chips in units of a semiconductor element integrated circuit pattern by full dicing from the first surface side. Then, the photosensitive sealing resin is filled between the divided intervals equally expanded by the expanding process to form the wide filling portion, and the semiconductor wafer is collectively resin-sealed. At this stage, warpage of the semiconductor wafer can be prevented. Thereafter, an electrode bump is formed by depositing a conductive member on the electrode pad exposed in the opening formed by the photolithography process, and a cut groove is formed in the center of the wide filling portion from the first surface side to form a groove. Divide into unit semiconductor packages. At this time, the photosensitive sealing resin is left on the side surface of the semiconductor package by being cut and separated by a dicing saw having a thickness smaller than the width of the wide filling portion. Therefore, in the semiconductor package, the first surface side and the side surface, which is a division surface divided into units of the semiconductor element integrated circuit pattern, are protected by the photosensitive sealing resin, and the semiconductor chip may have defective dimensional accuracy or defects. Without
A method of manufacturing a high-quality semiconductor package can be provided.
【００３１】特に、請求項５記載の半導体パッケージの
製造方法においては、請求項２に記載の構成と同様に、
幅広充填部の中央部に樹脂封止面から第１の半導体ウエ
ハー貼着用粘着シートの表面までの切り込み溝を入れる
フルダイシング加工により、半導体チップの単位の半導
体パッケージに分割するので、第２の表面側の第１の半
導体ウエハー貼着用粘着シート上に分割された複数の半
導体パッケージが粘着された状態で得られ、半導体パッ
ケージの取り出し作業の自動化が容易となる。請求項６
記載の半導体パッケージの製造方法においては、請求項
３に記載の構成と同様に、第１の表面側から幅広充填部
の中央部に沿ってダイシング加工により、ハーフカット
の切り込み溝を入れ、第１の表面側を第２の半導体ウエ
ハー貼着用粘着シート上に粘着すると共に、第２の表面
側の第１の半導体ウエハー貼着用粘着シートを剥離した
後、第２の表面側からハーフカットの切り込み溝まで研
削して、半導体チップの単位で半導体パッケージに分割
する。これにより、第２の半導体ウエハー貼着用粘着シ
ートによって半導体ウエハーが安定した状態に固定さ
れ、半導体チップの単位の半導体パッケージに分割する
と共に、半導体パッケージの厚みを薄くする研削加工の
寸法精度を高くすることが容易となる。In particular, in the method of manufacturing a semiconductor package according to the fifth aspect, similar to the configuration of the second aspect,
Since the semiconductor chip is divided into semiconductor packages in units of semiconductor chips by a full dicing process in which a cut groove from the resin sealing surface to the surface of the first semiconductor wafer sticking adhesive sheet is formed at the center of the wide filling portion, the second surface is formed. A plurality of divided semiconductor packages are obtained in an adhered state on the first pressure-sensitive adhesive sheet for attaching a semiconductor wafer, so that the semiconductor package can be easily taken out automatically. Claim 6
In the method for manufacturing a semiconductor package described above, similarly to the configuration according to claim 3, a half-cut cut groove is formed by dicing from the first surface side along the center of the wide filling portion. Is adhered onto the second semiconductor wafer-adhering adhesive sheet and the first semiconductor wafer-adhering adhesive sheet on the second surface side is peeled off, and then a half-cut notch is formed from the second surface side. And then divided into semiconductor packages in units of semiconductor chips. As a result, the semiconductor wafer is fixed in a stable state by the second semiconductor wafer sticking adhesive sheet, and is divided into semiconductor packages in units of semiconductor chips, and the dimensional accuracy of the grinding process for reducing the thickness of the semiconductor package is increased. It becomes easier.
【図１】本発明の第１の実施の形態に係る半導体パッケ
ージの製造方法によって製造された半導体パッケージの
側断面図である。FIG. 1 is a side sectional view of a semiconductor package manufactured by a method of manufacturing a semiconductor package according to a first embodiment of the present invention.
【図２】（Ａ）〜（Ｇ）はそれぞれ同半導体パッケージ
の製造方法の製造工程を示す側断面図である。FIGS. 2A to 2G are side sectional views showing manufacturing steps of the method for manufacturing the same semiconductor package; FIGS.
【図３】（Ａ）、（Ｂ）はそれぞれ同半導体パッケージ
の製造方法のエキスパンディング加工の説明図である。FIGS. 3A and 3B are diagrams illustrating an expanding process of the method of manufacturing the semiconductor package. FIGS.
【図４】本発明の第１の実施の形態に係る半導体パッケ
ージの製造方法の変形例を示す側断面図である。FIG. 4 is a side sectional view showing a modification of the method for manufacturing a semiconductor package according to the first embodiment of the present invention;
【図５】（Ａ）〜（Ｈ）はそれぞれ本発明の第２の実施
の形態に係る半導体パッケージの製造方法の製造工程を
示す側断面図である。FIGS. 5A to 5H are side sectional views showing manufacturing steps of a method for manufacturing a semiconductor package according to a second embodiment of the present invention;
【図６】（Ａ）〜（Ｃ）はそれぞれ本発明の第３の実施
の形態に係る半導体パッケージの製造方法の製造工程を
示す側断面図である。FIGS. 6A to 6C are side sectional views showing manufacturing steps of a method for manufacturing a semiconductor package according to a third embodiment of the present invention.
【図７】従来例の半導体パッケージの製造方法によって
製造された半導体パッケージの側断面図である。FIG. 7 is a side sectional view of a semiconductor package manufactured by a conventional semiconductor package manufacturing method.
１０、１１、１２：半導体パッケージ、２０：半導体チ
ップ、２１：上面、２２：下面、２３：側面、３０：半
導体素子集積回路パターン、４０：電極パッド、５０、
５５：電極バンプ、６０：封止樹脂、６１：幅広充填
部、６２：切り込み溝、６３：ハーフカット溝、７０：
半導体ウエハー、７１：第１の表面、７２：第２の表
面、７３：切り込み溝、７４：幅広空間部、８０：第１
の半導体ウエハー貼着用粘着シート、８１：第２の半導
体ウエハー貼着用粘着シート、９０：感光性封止樹脂、
９１：幅広充填部、９２：開口部、９３：マスキング、
９４：切り込み溝、６００：金型、６１０：ソフト樹脂10, 11, 12: semiconductor package, 20: semiconductor chip, 21: upper surface, 22: lower surface, 23: side surface, 30: semiconductor element integrated circuit pattern, 40: electrode pad, 50,
55: electrode bump, 60: sealing resin, 61: wide filling portion, 62: cut groove, 63: half cut groove, 70:
Semiconductor wafer, 71: first surface, 72: second surface, 73: cut groove, 74: wide space, 80: first
Adhesive sheet for attaching a semiconductor wafer, 81: adhesive sheet for attaching a second semiconductor wafer, 90: photosensitive sealing resin,
91: wide filling portion, 92: opening, 93: masking,
94: notch groove, 600: mold, 610: soft resin
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今田 光彦 福岡県北九州市八幡西区小嶺２丁目10−１ 株式会社三井ハイテック内 (72)発明者 香月 謙治 福岡県北九州市八幡西区小嶺２丁目10−１ 株式会社三井ハイテック内 Ｆターム(参考） 5F061 AA01 BA07 CA10 CB02 CB13 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Mitsuhiko Imada 2-10-1 Komine, Yawatanishi-ku, Kitakyushu City, Fukuoka Prefecture Inside Mitsui High-Tech Corporation (72) Inventor Kenji Kazuki 2-chome, Komine, Yawatanishi-ku, Kitakyushu City, Fukuoka Prefecture 1 F-term in Mitsui High-Tech Co., Ltd. (reference) 5F061 AA01 BA07 CA10 CB02 CB13
Claims (6)
積回路パターンが形成された第１の表面と、第１の半導
体ウエハー貼着用粘着シート上に粘着された第２の表面
とを有する半導体ウエハーを一括樹脂封止し、前記半導
体素子集積回路パターンの単位で分割して形成される半
導体パッケージの製造方法において、前記半導体ウエハ
ーの第１の表面に形成された前記電極パッド上にそれぞ
れ電極バンプを形成する工程と、前記電極バンプが形成
された半導体ウエハーを、前記第１の表面側から前記半
導体素子集積回路パターンの単位で前記半導体ウエハー
の厚みの切り込み溝を入れるフルダイシング加工を行
い、複数の半導体チップに分割する工程と、前記複数の
半導体チップのそれぞれの分割間隔をエキスパンディン
グ加工により、均等に拡張する工程と、前記拡張された
分割間隔に絶縁性を有する封止樹脂を充填して幅広充填
部を形成すると共に、前記電極パッドを含む半導体ウエ
ハーを一括樹脂封止する工程と、前記半導体ウエハーを
一括樹脂封止する工程の後に、前記第１の表面側の樹脂
封止面を平坦化する研削加工を行い、前記樹脂封止面の
平坦化形成面に電極バンプの先端面を露出させる工程
と、前記幅広充填部の中央部に切り込み溝を入れて前記
半導体チップの単位の半導体パッケージに分割する工程
とを含むことを特徴とする半導体パッケージの製造方
法。1. A semiconductor wafer having a first surface on which a semiconductor element integrated circuit pattern having a plurality of electrode pads is formed and a second surface adhered on an adhesive sheet for attaching the first semiconductor wafer. In a method for manufacturing a semiconductor package formed by encapsulating a resin and dividing the semiconductor element integrated circuit pattern into units, an electrode bump is formed on each of the electrode pads formed on the first surface of the semiconductor wafer. And performing a full dicing process on the semiconductor wafer on which the electrode bumps are formed, in which a notch groove having a thickness of the semiconductor wafer is formed from the first surface side in a unit of the semiconductor element integrated circuit pattern. The step of dividing into chips and the dividing intervals of each of the plurality of semiconductor chips are evenly distributed by an expanding process. Expanding, filling the expanded divided space with a sealing resin having insulating properties to form a wide filling portion, and collectively resin-sealing a semiconductor wafer including the electrode pads; and Performing a grinding process to flatten the resin sealing surface on the first surface side after the step of collectively resin sealing, and exposing a tip end surface of an electrode bump to a flattening formation surface of the resin sealing surface. And a step of forming a notch in the center of the wide filling portion to divide the semiconductor package into units of the semiconductor chip.
方法において、前記半導体チップの単位の半導体パッケ
ージに分割する工程は、前記幅広充填部の中央部に、前
記樹脂封止面から前記第１の半導体ウエハー貼着用粘着
シートの表面までの切り込み溝を入れるフルダイシング
加工により、前記半導体チップの単位の半導体パッケー
ジに分割する工程を含むことを特徴とする半導体パッケ
ージの製造方法。2. The method of manufacturing a semiconductor package according to claim 1, wherein the step of dividing the semiconductor package into units of a semiconductor chip includes the step of: A method of manufacturing a semiconductor package, comprising a step of dividing the semiconductor chip into semiconductor packages in units of the semiconductor chip by full dicing processing in which a cut groove is made up to a surface of the adhesive sheet for attaching a semiconductor wafer.
方法において、前記半導体チップの単位の半導体パッケ
ージに分割する工程は、前記第１の表面側から前記幅広
充填部の中央部に沿ってダイシング加工により、所定深
さのハーフカットの切り込み溝を入れる工程と、前記第
１の表面側の平坦化形成面を第２の半導体ウエハー貼着
用粘着シート上に粘着すると共に、前記第２の表面側の
前記第１の半導体ウエハー貼着用粘着シートを剥離した
後、前記第２の表面側から前記ハーフカットの切り込み
溝まで研削して、前記半導体チップの単位で樹脂封止さ
れた半導体パッケージに分割する工程とを含むことを特
徴とする半導体パッケージの製造方法。3. The method of manufacturing a semiconductor package according to claim 1, wherein the step of dividing the semiconductor package into units of a semiconductor chip includes dicing from the first surface side along a central portion of the wide filling portion. A step of forming a cut groove of a half-cut having a predetermined depth, and a step of forming a flattening formation surface on the first surface side on a second semiconductor wafer bonding adhesive sheet, and a step on the second surface side. After peeling off the pressure-sensitive adhesive sheet for attaching the first semiconductor wafer, grinding from the second surface side to the cut groove of the half cut to divide the semiconductor package into resin-sealed semiconductor packages in units of the semiconductor chips And a method of manufacturing a semiconductor package.
積回路パターンが形成された第１の表面と、第１の半導
体ウエハー貼着用粘着シート上に粘着された第２の表面
とを有する半導体ウエハーを一括樹脂封止し、前記半導
体素子集積回路パターンの単位で分割して形成される半
導体パッケージの製造方法において、前記半導体ウエハ
ーに前記第１の表面側からフルダイシング加工により、
前記半導体素子集積回路パターンの単位で前記半導体ウ
エハーの厚みの切り込み溝を入れて複数の半導体チップ
に分割する工程と、前記半導体ウエハーを分割して形成
された前記複数の半導体チップのそれぞれの分割間隔を
エキスパンディング加工により均等に拡張する工程と、
前記電極パッドを覆い、しかも前記拡張された分割間隔
間に絶縁性を有する感光性封止樹脂を充填して幅広充填
部を形成すると共に、前記電極パッドを含む前記半導体
ウエハーを一括樹脂封止する工程と、前記感光性封止樹
脂の表面の前記電極パッドを除く領域にマスキングを施
し、フォトリソグラフィ加工により、露光・現像して前
記電極パッドを露出する開口部を形成する工程と、前記
開口部に露出した電極パッドに導電性部材を堆積して電
極バンプを形成する工程と、前記第１の表面側の樹脂封
止面を平坦化する研削加工を行い、前記樹脂封止面に前
記電極バンプの先端面を露出させる工程と、前記第１の
表面側から前記幅広充填部の中央部に、切り込み溝を入
れて前記半導体チップの単位の半導体パッケージに分割
する工程とを含むことを特徴とする半導体パッケージの
製造方法。4. A semiconductor wafer having a first surface on which a semiconductor element integrated circuit pattern having a plurality of electrode pads is formed and a second surface adhered on an adhesive sheet for attaching a first semiconductor wafer. In a method of manufacturing a semiconductor package formed by encapsulating resin at a time and dividing in units of the semiconductor element integrated circuit pattern, a full dicing process is performed on the semiconductor wafer from the first surface side.
A step of dividing the semiconductor wafer into a plurality of semiconductor chips by making cuts in the thickness of the semiconductor wafer in units of the semiconductor element integrated circuit pattern, and a division interval of each of the plurality of semiconductor chips formed by dividing the semiconductor wafer To expand evenly by expanding processing,
A wide filling portion is formed by covering the electrode pad and filling the photosensitive sealing resin having an insulating property between the extended divided intervals, and collectively resin-sealing the semiconductor wafer including the electrode pad. Forming an opening that exposes the electrode pad by performing masking on a region of the surface of the photosensitive sealing resin other than the electrode pad, and exposing and developing by photolithography processing; and Forming a conductive member on the exposed electrode pad to form an electrode bump, and performing a grinding process to flatten the resin sealing surface on the first surface side, and forming the electrode bump on the resin sealing surface. Exposing a leading end surface of the semiconductor chip, and a step of forming a notch groove in a central portion of the wide filling portion from the first surface side to divide the semiconductor package into a unit of the semiconductor chip. The method of manufacturing a semiconductor package characterized by and.
方法において、前記半導体チップの単位の半導体パッケ
ージに分割する工程は、前記幅広充填部の中央部に、前
記樹脂封止面から前記第１の半導体ウエハー貼着用粘着
シートの表面までの切り込み溝を入れるフルダイシング
加工により、前記半導体チップの単位の半導体パッケー
ジに分割する工程を含むことを特徴とする半導体パッケ
ージの製造方法。5. The method of manufacturing a semiconductor package according to claim 4, wherein the step of dividing the semiconductor package into a unit of a semiconductor chip includes the step of: A method of manufacturing a semiconductor package, comprising a step of dividing the semiconductor chip into semiconductor packages in units of the semiconductor chip by full dicing processing in which a cut groove is made up to a surface of the adhesive sheet for attaching a semiconductor wafer.
方法において、前記半導体チップの単位の半導体パッケ
ージに分割する工程は、平坦化された前記第１の表面側
から前記幅広充填部の中央部に沿ってダイシング加工に
より、所定深さのハーフカットの切り込み溝を入れる工
程と、前記第１の表面側の平坦化形成面を第２の半導体
ウエハー貼着用粘着シート上に粘着すると共に、前記第
２の表面側の前記第１の半導体ウエハー貼着用粘着シー
トを剥離した後、前記第２の表面側から前記ハーフカッ
トの切り込み溝まで研削して、前記半導体チップの単位
で樹脂封止された半導体パッケージに分割する工程とを
含むことを特徴とする半導体パッケージの製造方法。6. The method of manufacturing a semiconductor package according to claim 4, wherein the step of dividing the semiconductor package into a unit of a semiconductor chip is performed from a flattened first surface side to a central portion of the wide filling portion. Forming a half-cut incision groove of a predetermined depth by dicing along the step; and adhering the flattening formation surface on the first surface side onto a second semiconductor wafer-adhering pressure-sensitive adhesive sheet; After peeling off the pressure-sensitive adhesive sheet for attaching the first semiconductor wafer on the surface side of the semiconductor package, the semiconductor package is ground from the second surface side to the cut groove of the half cut, and is resin-sealed in units of the semiconductor chip. A method of manufacturing a semiconductor package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36169399A JP2001176898A (en) | 1999-12-20 | 1999-12-20 | Method for manufacturing semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36169399A JP2001176898A (en) | 1999-12-20 | 1999-12-20 | Method for manufacturing semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176898A true JP2001176898A (en) | 2001-06-29 |
Family
ID=18474566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36169399A Pending JP2001176898A (en) | 1999-12-20 | 1999-12-20 | Method for manufacturing semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001176898A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258157A (en) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | Method for producing chip-size package |
| JP2004014854A (en) * | 2002-06-07 | 2004-01-15 | Shinko Electric Ind Co Ltd | Semiconductor device |
| US7238548B2 (en) | 2003-08-19 | 2007-07-03 | Nec Electronics Corporation | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device |
| JP2007266421A (en) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| US7387949B2 (en) | 2004-12-21 | 2008-06-17 | Seiko Epson Corporation | Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus |
| WO2009122911A1 (en) * | 2008-03-31 | 2009-10-08 | 三洋電機株式会社 | Semiconductor module, method for manufacturing semiconductor module and portable apparatus |
| JP2010245443A (en) * | 2009-04-09 | 2010-10-28 | Disco Abrasive Syst Ltd | Method of manufacturing semiconductor apparatus |
| JP2010534949A (en) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | Electronic module manufacturing method and electronic module |
| WO2011090164A1 (en) * | 2010-01-22 | 2011-07-28 | 三洋電機株式会社 | Semiconductor module manufacturing method |
| US8278213B2 (en) | 2004-02-17 | 2012-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN103779241A (en) * | 2012-10-23 | 2014-05-07 | Nxp股份有限公司 | Protection for wafer-level chip scale package (WLCSP) |
| CN106098712A (en) * | 2015-04-28 | 2016-11-09 | 豪威科技股份有限公司 | Seal device crystal grain and the manufacture method thereof of sidewall |
| WO2020079110A3 (en) * | 2018-10-18 | 2020-08-13 | Reiner Götzen | Method for producing modules for microelectronic components by means of a photopolymerization method |
| KR102203649B1 (en) * | 2019-09-10 | 2021-01-15 | (주)라이타이저 | Sub pixel csp, manufacturing method of the sub pixel csp, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
-
1999
- 1999-12-20 JP JP36169399A patent/JP2001176898A/en active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258157A (en) * | 2002-02-28 | 2003-09-12 | Toppan Printing Co Ltd | Method for producing chip-size package |
| JP2004014854A (en) * | 2002-06-07 | 2004-01-15 | Shinko Electric Ind Co Ltd | Semiconductor device |
| US7763985B2 (en) | 2003-08-19 | 2010-07-27 | Nec Electronics Corporation | Flip-chip type semiconductor device |
| US7238548B2 (en) | 2003-08-19 | 2007-07-03 | Nec Electronics Corporation | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device |
| US7554205B2 (en) | 2003-08-19 | 2009-06-30 | Nec Electronics Corporation | Flip-chip type semiconductor device |
| US8278213B2 (en) | 2004-02-17 | 2012-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7387949B2 (en) | 2004-12-21 | 2008-06-17 | Seiko Epson Corporation | Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus |
| JP2007266421A (en) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2010534949A (en) * | 2007-07-31 | 2010-11-11 | シーメンス アクチエンゲゼルシヤフト | Electronic module manufacturing method and electronic module |
| JP2009246174A (en) * | 2008-03-31 | 2009-10-22 | Sanyo Electric Co Ltd | Semiconductor module, method of manufacturing semiconductor module, and portable equipment |
| WO2009122911A1 (en) * | 2008-03-31 | 2009-10-08 | 三洋電機株式会社 | Semiconductor module, method for manufacturing semiconductor module and portable apparatus |
| US8476776B2 (en) | 2008-03-31 | 2013-07-02 | Sanyo Electric Co., Ltd. | Semiconductor module, method for fabricating the semiconductor module, and mobile apparatus |
| JP2010245443A (en) * | 2009-04-09 | 2010-10-28 | Disco Abrasive Syst Ltd | Method of manufacturing semiconductor apparatus |
| WO2011090164A1 (en) * | 2010-01-22 | 2011-07-28 | 三洋電機株式会社 | Semiconductor module manufacturing method |
| JP2011151231A (en) * | 2010-01-22 | 2011-08-04 | Sanyo Electric Co Ltd | Method of manufacturing semiconductor module |
| US8592257B2 (en) | 2010-01-22 | 2013-11-26 | Sanyo Electric Co., Ltd. | Method for manufacturing semiconductor modules |
| CN103779241A (en) * | 2012-10-23 | 2014-05-07 | Nxp股份有限公司 | Protection for wafer-level chip scale package (WLCSP) |
| CN106098712A (en) * | 2015-04-28 | 2016-11-09 | 豪威科技股份有限公司 | Seal device crystal grain and the manufacture method thereof of sidewall |
| CN106098712B (en) * | 2015-04-28 | 2020-10-30 | 豪威科技股份有限公司 | Device die with sealed sidewalls and method of making same |
| WO2020079110A3 (en) * | 2018-10-18 | 2020-08-13 | Reiner Götzen | Method for producing modules for microelectronic components by means of a photopolymerization method |
| KR102203649B1 (en) * | 2019-09-10 | 2021-01-15 | (주)라이타이저 | Sub pixel csp, manufacturing method of the sub pixel csp, manufacturing method of display apparatus using this same and display apparatus manufactured by that method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366735B1 (en) | Manufacturing Method of Semiconductor Device | |
| JP4034073B2 (en) | Manufacturing method of semiconductor device | |
| JP4159431B2 (en) | Manufacturing method of semiconductor device | |
| US8048781B2 (en) | Methods and systems for packaging integrated circuits | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| TWI343085B (en) | Non-pull back pad package with an additional solder standoff | |
| US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| JP3446825B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0932198B1 (en) | Process for manufacturing semiconductor package and circuit board assembly | |
| JP2006196701A (en) | Manufacturing method for semiconductor device | |
| JP2001176898A (en) | Method for manufacturing semiconductor package | |
| JP3751587B2 (en) | Manufacturing method of semiconductor device | |
| JP2007329445A (en) | Method of manufacturing resin-sealed semiconductor device, and wiring board therefor | |
| JP2008078335A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4503632B2 (en) | Manufacturing method of semiconductor device | |
| JP3633364B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP2003142509A (en) | Semiconductor device and its manufacturing method | |
| KR100345165B1 (en) | Sawing method of semiconductor package | |
| JP2001168139A (en) | Semiconductor device and bonding structure using it | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| JP4002220B2 (en) | Manufacturing method of semiconductor device | |
| JP3525808B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2003338589A (en) | Bga package and its manufacturing method | |
| JPH118335A (en) | Circuit board, manufacture thereof, and manufacturing semiconductor package using the same | |
| JP2005093616A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |