JPH0454084A - Ntsc/hdコンバータ - Google Patents
Ntsc/hdコンバータInfo
- Publication number
- JPH0454084A JPH0454084A JP2165007A JP16500790A JPH0454084A JP H0454084 A JPH0454084 A JP H0454084A JP 2165007 A JP2165007 A JP 2165007A JP 16500790 A JP16500790 A JP 16500790A JP H0454084 A JPH0454084 A JP H0454084A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock pulse
- circuit
- speed conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、NTSC信号を受信して変換処理してEDT
V及びEDTVで再生可能とした信号を供給スるNTS
C/HDコンバータに関する。
V及びEDTVで再生可能とした信号を供給スるNTS
C/HDコンバータに関する。
近年、アスペクト比3:4のNTSC信号をアスペクト
比9:16のEDTVモニターで再生するシステムが求
められているが、このためには信号のアスペクト比の変
換処理をして、NTSC信号をEDTVモニターの西面
に映した場合に画像が歪まないようにする必要がある。
比9:16のEDTVモニターで再生するシステムが求
められているが、このためには信号のアスペクト比の変
換処理をして、NTSC信号をEDTVモニターの西面
に映した場合に画像が歪まないようにする必要がある。
〔従来の技術〕
従来のEDTVにおいては、第1図に示すようにNTS
Cの映像信号がY/C分離回路1に加えられ、同Y/C
分離回路1で輝度信号と色信号に分離し出力して、輝度
信号はそのままA/D変換器3に入力し、色信号は色復
調回路2で色差信号に復調して前記A/D変換器3に入
力し、同変換器3で輝度信号と色差信4号をデジタル信
号に変換して信号処理回路4に入力し、同信号処理回路
4で輝度信号と色差信号をノンインターレース補間をし
て出力し倍速変換メモリ5に入力し、同人力信号を垂直
方向525水平方向910に分割してカラー信号のサブ
キャリア周波数3.58MHzの4倍の略14゜3MH
zのクロックパルスで前記倍速変換メモリ5に書き込み
を行い、同倍速変換メモリ5に書き込まれたデータを前
記14.3MHzのクロックパルスの2倍の略2B、6
MH2のクロックパルスで読み出してノンインターレー
スされた信号を出力し、D/A変換器6及び逆マトリッ
クス回路7を介してRGBの原色信号として出力してデ
イスプレィモニタ等に加えて映像信号を再生していた。
Cの映像信号がY/C分離回路1に加えられ、同Y/C
分離回路1で輝度信号と色信号に分離し出力して、輝度
信号はそのままA/D変換器3に入力し、色信号は色復
調回路2で色差信号に復調して前記A/D変換器3に入
力し、同変換器3で輝度信号と色差信4号をデジタル信
号に変換して信号処理回路4に入力し、同信号処理回路
4で輝度信号と色差信号をノンインターレース補間をし
て出力し倍速変換メモリ5に入力し、同人力信号を垂直
方向525水平方向910に分割してカラー信号のサブ
キャリア周波数3.58MHzの4倍の略14゜3MH
zのクロックパルスで前記倍速変換メモリ5に書き込み
を行い、同倍速変換メモリ5に書き込まれたデータを前
記14.3MHzのクロックパルスの2倍の略2B、6
MH2のクロックパルスで読み出してノンインターレー
スされた信号を出力し、D/A変換器6及び逆マトリッ
クス回路7を介してRGBの原色信号として出力してデ
イスプレィモニタ等に加えて映像信号を再生していた。
本発明は、EDTVの倍速変換メモリ回路を利用してE
DTV信号として出力することも、また、アスペクト比
の違いを補正して画像が歪まないようにしてHD画面で
再生可能な信号として出力することもできるようにした
NTSC/HDコンバータを提供することを目的とする
。
DTV信号として出力することも、また、アスペクト比
の違いを補正して画像が歪まないようにしてHD画面で
再生可能な信号として出力することもできるようにした
NTSC/HDコンバータを提供することを目的とする
。
第1図に示すように、EDTVの倍速変換メモリ5にN
TSCの輝度信号と色差信号を略14゜3MHzのクロ
ックパルスで垂直方向525水平方向910に分割して
書き込みを行い、略28゜6MHzのクロックパルスと
略3B、8MHzのクロックパルスとを切り換える切換
手段と、カウンタとを設けて、同切換手段からのクロッ
クパルスの供給回路を分岐させて同分岐させた一方を読
み出し用のクロックパルスとして前記倍速変換メモリ5
に入力し、前記分岐させた他方を前記カウンタを介して
読み出し用の制御信号として前記倍速変換メモリ5に入
力し、同倍速変換メモリ5に書き込まれたデータを略2
B、6MHzのクロ・ンクパルスで読み出してノンイン
ターレースされたEDTV用の信号として出力し、前記
切換手段でクロックパルスの周波数を略3B、8MHz
に切り換えて、前記カウンタの制御信号により1ライン
あたり910サンプル数の信号のみを読み出してHD画
面で再生可能な信号として出力するようにしたものであ
る。
TSCの輝度信号と色差信号を略14゜3MHzのクロ
ックパルスで垂直方向525水平方向910に分割して
書き込みを行い、略28゜6MHzのクロックパルスと
略3B、8MHzのクロックパルスとを切り換える切換
手段と、カウンタとを設けて、同切換手段からのクロッ
クパルスの供給回路を分岐させて同分岐させた一方を読
み出し用のクロックパルスとして前記倍速変換メモリ5
に入力し、前記分岐させた他方を前記カウンタを介して
読み出し用の制御信号として前記倍速変換メモリ5に入
力し、同倍速変換メモリ5に書き込まれたデータを略2
B、6MHzのクロ・ンクパルスで読み出してノンイン
ターレースされたEDTV用の信号として出力し、前記
切換手段でクロックパルスの周波数を略3B、8MHz
に切り換えて、前記カウンタの制御信号により1ライン
あたり910サンプル数の信号のみを読み出してHD画
面で再生可能な信号として出力するようにしたものであ
る。
本発明は上記に説明したように構成されており、第2図
に示すようにEDTV用の信号を出力するときには、N
TSCの映像信号を略14.3MH2のクロックパルス
を使用して垂直方向525水平方向910に分割して書
き込みを可能とした倍速変換メモリ5に書き込みを行い
、切換器13を介して加えられた読み出し用の略28.
6MHzのクロックパルスにより読す出すことによりイ
ンターレース走査をしているNTSC信号をノンインタ
ーレース化されたEDTV用の信号に変換するようにし
ている。
に示すようにEDTV用の信号を出力するときには、N
TSCの映像信号を略14.3MH2のクロックパルス
を使用して垂直方向525水平方向910に分割して書
き込みを可能とした倍速変換メモリ5に書き込みを行い
、切換器13を介して加えられた読み出し用の略28.
6MHzのクロックパルスにより読す出すことによりイ
ンターレース走査をしているNTSC信号をノンインタ
ーレース化されたEDTV用の信号に変換するようにし
ている。
EDTVは画面のアスペクト比が16:9となっており
、EDTVの画面のアスペクト比は4:3であり、ED
TV用の信号でそのままEDTVの横長の画面に映し出
すと横長の画像となり画像が歪むため、映像信号を水平
方向に時間軸圧縮してアスペクト比の変換処理をする必
要がある。
、EDTVの画面のアスペクト比は4:3であり、ED
TV用の信号でそのままEDTVの横長の画面に映し出
すと横長の画像となり画像が歪むため、映像信号を水平
方向に時間軸圧縮してアスペクト比の変換処理をする必
要がある。
EDTVは水平走査周波数31.5kHz、帰線期間を
除いた水平有効期間は26.35μsであり、EDTV
は水平走査周波数33.75kHz、帰線期間を除いた
水平有効期間は25.86μsとなっており、EDTV
信号でそのままEDTVの画面に映し出したときの画像
歪みを防止するためには、EDTVの水平有効期間の3
/4の期間にEDTVのノンインターレース化された信
号の水平有効期間を圧縮すれば良く、この場合の圧縮率
は 25、 86/26. 35X3/4=0. 736#
14/19となる。
除いた水平有効期間は26.35μsであり、EDTV
は水平走査周波数33.75kHz、帰線期間を除いた
水平有効期間は25.86μsとなっており、EDTV
信号でそのままEDTVの画面に映し出したときの画像
歪みを防止するためには、EDTVの水平有効期間の3
/4の期間にEDTVのノンインターレース化された信
号の水平有効期間を圧縮すれば良く、この場合の圧縮率
は 25、 86/26. 35X3/4=0. 736#
14/19となる。
従って、倍速変換メモリに略14.3MHzのクロツタ
パルスで書き込んだ映像信号を、略28゜6MHzのク
ロックパルスで読み出すところを38.8MHz (
28,6x19/14)のクロックパルスで読み出すよ
うにすれば、所定の映像信号の圧縮が可能となる。
パルスで書き込んだ映像信号を、略28゜6MHzのク
ロックパルスで読み出すところを38.8MHz (
28,6x19/14)のクロックパルスで読み出すよ
うにすれば、所定の映像信号の圧縮が可能となる。
圧縮率を分数の形にすることによりPLL回路を使用す
れば、入力されるクロックパルスの周波数に対して19
/14倍の周波数のクロックパルスを出力させることは
可能であり、回路としては第2図に示すような回路を使
用する。
れば、入力されるクロックパルスの周波数に対して19
/14倍の周波数のクロックパルスを出力させることは
可能であり、回路としては第2図に示すような回路を使
用する。
略2B、6MHzのクロックパルスを19/14PLL
回路12に入力して、同19/14PLL回路12で1
9/14倍の周波数略3B、8MHzのクロックパルス
を発生させて切換器13に入力して、切換器13を切り
換えることにより38.8MHzのクロックパルスを切
換器13より出力させて、同切換器13からのクロック
パルスの供給回路を分岐させて同分岐させた一方を読み
出し用のクロックパルスとして倍速変換メモリ5に入力
し、前記分岐させた他方をカウンタ11を介して読み出
し用の制御信号として前記倍速変換メモリ5のリードイ
ネーブル端子に入力して、第3図に示すメモリの読み出
しのタイミング図のように、前記カウンタ11の制御信
号(RE)によりlラインあたり910サンプル数のデ
ータのみを読み出してDoutの如く出力せしめて、H
D画面で再生可能な映像信号として出力するようにした
ものである。
回路12に入力して、同19/14PLL回路12で1
9/14倍の周波数略3B、8MHzのクロックパルス
を発生させて切換器13に入力して、切換器13を切り
換えることにより38.8MHzのクロックパルスを切
換器13より出力させて、同切換器13からのクロック
パルスの供給回路を分岐させて同分岐させた一方を読み
出し用のクロックパルスとして倍速変換メモリ5に入力
し、前記分岐させた他方をカウンタ11を介して読み出
し用の制御信号として前記倍速変換メモリ5のリードイ
ネーブル端子に入力して、第3図に示すメモリの読み出
しのタイミング図のように、前記カウンタ11の制御信
号(RE)によりlラインあたり910サンプル数のデ
ータのみを読み出してDoutの如く出力せしめて、H
D画面で再生可能な映像信号として出力するようにした
ものである。
〔実施例]
第2図は本発明の一実施例を示す倍速変換メモリ回路の
電気回路ブロック図であり、第1図の要部電気回路ブロ
ック図に示すようなEDTVの倍速変換メモリ1路にお
いて、倍速変換メモリ回路の構成を第2図に示すように
し、倍速変換メモリ5にNTSCの輝度信号と色差信号
を略14.3MHzのクロックパルスで垂直方向525
水平方向910に分割して書き込みを行っている。
電気回路ブロック図であり、第1図の要部電気回路ブロ
ック図に示すようなEDTVの倍速変換メモリ1路にお
いて、倍速変換メモリ回路の構成を第2図に示すように
し、倍速変換メモリ5にNTSCの輝度信号と色差信号
を略14.3MHzのクロックパルスで垂直方向525
水平方向910に分割して書き込みを行っている。
一方、略2B、6MHzのクロックパルスの入力回路を
分岐させて、同分岐させた一方を切換器13の入力端子
の一端に入力し、前記分岐させた他方を略19/14倍
に周波数を変換するPLL回路12を介して切換器13
の入力端子の他端に入力して略28.6MHzと略3B
、8MHzのクロックパルスの切換手段とし、切換器1
3の出力回路を分岐させて同分岐させた一方を読み出し
用のクロックパルスとして前記倍速変換メモリ5に入力
し、前記分岐させた他方をカウンタ11を介して読み出
し信号として前記倍速変換メモリに入力し、切換器13
の制御端子には制御信号としてEDTV用と)EDTV
用の選択用の信号が加えられている。
分岐させて、同分岐させた一方を切換器13の入力端子
の一端に入力し、前記分岐させた他方を略19/14倍
に周波数を変換するPLL回路12を介して切換器13
の入力端子の他端に入力して略28.6MHzと略3B
、8MHzのクロックパルスの切換手段とし、切換器1
3の出力回路を分岐させて同分岐させた一方を読み出し
用のクロックパルスとして前記倍速変換メモリ5に入力
し、前記分岐させた他方をカウンタ11を介して読み出
し信号として前記倍速変換メモリに入力し、切換器13
の制御端子には制御信号としてEDTV用と)EDTV
用の選択用の信号が加えられている。
制御信号としてEDTV用が選択された場合広切換器1
3を切り換えて切換器13から略28゜6MHzのクロ
ックパルスが出力されるようにして、倍速変換メモリ5
に書き込まれたデータを略2B、6MHzのクロックパ
ルスで読み出してノンインターレースされたEDTV用
の信号を出力するようにし、制御信号としてEDTV用
が選択された場合は、前記切換手段でクロックパルスの
周波数をPLL回路12から出力される略38゜8MH
zに切り換えて出力し、第3図で示すようなメモリの読
み出しのタイミングで前記カウンタの制御信号により1
ラインあたり910サンプル数の信号のみを読み出して
HD画面で再生可能な信号として出力するようにしてい
る。
3を切り換えて切換器13から略28゜6MHzのクロ
ックパルスが出力されるようにして、倍速変換メモリ5
に書き込まれたデータを略2B、6MHzのクロックパ
ルスで読み出してノンインターレースされたEDTV用
の信号を出力するようにし、制御信号としてEDTV用
が選択された場合は、前記切換手段でクロックパルスの
周波数をPLL回路12から出力される略38゜8MH
zに切り換えて出力し、第3図で示すようなメモリの読
み出しのタイミングで前記カウンタの制御信号により1
ラインあたり910サンプル数の信号のみを読み出して
HD画面で再生可能な信号として出力するようにしてい
る。
第4図は本発明の他の実施例を示す倍速変換メモリ回路
の電気回路ブロック図であり、位相同期回路14にカラ
ー信号のサブキャリア周波数3゜58MHzの信号を入
力し、位相同期回路14より3.58MHzの4倍の約
14.3MHzのり07クパルスと、3.58MHzの
8倍の約28゜6MHzのクロックパルスと、3.58
MHzの8X19/14倍の約38.8MHzのり07
クバルスとを出力させて、約14.3MHzのクロック
パルスは書き込み用のクロックパルスとして倍速変換メ
モリ5に加え、約28.6MHzのクロックパルスと約
38.8MHzのクロックパルスとを切換器13に加え
て、前記と同様に信号処理ができるようにしている。
の電気回路ブロック図であり、位相同期回路14にカラ
ー信号のサブキャリア周波数3゜58MHzの信号を入
力し、位相同期回路14より3.58MHzの4倍の約
14.3MHzのり07クパルスと、3.58MHzの
8倍の約28゜6MHzのクロックパルスと、3.58
MHzの8X19/14倍の約38.8MHzのり07
クバルスとを出力させて、約14.3MHzのクロック
パルスは書き込み用のクロックパルスとして倍速変換メ
モリ5に加え、約28.6MHzのクロックパルスと約
38.8MHzのクロックパルスとを切換器13に加え
て、前記と同様に信号処理ができるようにしている。
以上説明したように、本発明によればEDTVの倍速変
換メモリ回路を利用してEDTV信号として出力するこ
とも、また、アスペクト比の違いを補正して画像が歪ま
ないようにしてHD画面で再生可能な信号として出力す
ることもでき、有効なNTSC/HDコンバータを提供
することができる。
換メモリ回路を利用してEDTV信号として出力するこ
とも、また、アスペクト比の違いを補正して画像が歪ま
ないようにしてHD画面で再生可能な信号として出力す
ることもでき、有効なNTSC/HDコンバータを提供
することができる。
第1図は従来例のEDTVの要部電気回路ブロック図、
第2図は本発明の一実施例を示す倍速変換メモリ回路の
電気回路ブロック図、第3図はメモリの読み出しのタイ
ミング図、第4図は本発明の他の実施例を示す倍速変換
メモリ回路の電気回路ブロック図である。 1−−−−− Y / C分離回路、2・−色復調回路
、3・−A/D変換器、4・−・・・信号処理回路、5
・・倍速変換メモリ、6−・−D/A変換器、7−・逆
マトリックス回路、11−・・−カウンタ、12.14
−・−PLL、13− 切換器。 特許出願人 株式会社富士通ゼネラル 第1図 箪A回 第3図 E
第2図は本発明の一実施例を示す倍速変換メモリ回路の
電気回路ブロック図、第3図はメモリの読み出しのタイ
ミング図、第4図は本発明の他の実施例を示す倍速変換
メモリ回路の電気回路ブロック図である。 1−−−−− Y / C分離回路、2・−色復調回路
、3・−A/D変換器、4・−・・・信号処理回路、5
・・倍速変換メモリ、6−・−D/A変換器、7−・逆
マトリックス回路、11−・・−カウンタ、12.14
−・−PLL、13− 切換器。 特許出願人 株式会社富士通ゼネラル 第1図 箪A回 第3図 E
Claims (3)
- (1)NTSCの映像信号を輝度信号と色差信号とに分
離してデジタル信号に変換して出力する回路と、前記デ
ジタル信号をノンインターレース補間をして出力する信
号処理回路と、同信号処理回路の出力を第1周波数のク
ロックパルスで垂直方向525水平方向910に分割し
て倍速変換メモリに書き込みを行い、同倍速変換メモリ
に書き込まれたデータを前記第1周波数の倍速の第2周
波数のクロックパルスで読み出して、ノンインターレー
スされた信号を出力する回路とからなるEDTVの走査
線変換回路において、前記第2周波数のクロックパルス
の周波数を第2周波数×19/14の第3周波数のクロ
ックパルスに切り換える切換手段とカウンタとを設けて
、同切換手段からのクロックパルスの供給回路を分岐さ
せて同分岐させた一方を読み出し用のクロックパルスと
して前記倍速変換メモリに入力し、前記分岐させた他方
を前記カウンタを介して読み出し用の制御信号として前
記倍速変換メモリに入力して、前記切換手段でクロック
パルスの周波数を前記第2周波数から前記第3周波数に
切り換えることにより、前記カウンタの制御信号により
1ラインあたり910サンプル数のデータのみを読み出
して出力することにより、映像信号を水平方向に時間軸
圧縮してHD画面で再生可能な信号を供給することを可
能としたことを特徴とするNTSC/HDコンバータ。 - (2)前記切換手段が、前記第2周波数のクロックパル
スの供給回路を分岐させて同分岐させた一方を切換器の
一端に入力している回路と、前記分岐させた他方を位相
同期回路に入力して同位相同期回路で前記第3周波数の
クロックパルスに変換して前記切換器の他端に入力して
いる回路とからなり、前記切換器の制御端子に加えられ
た制御信号によりクロックパルスの周波数を切り換えて
出力することを特徴とする請求項(1)記載のNTSC
/HDコンバータ。 - (3)前記第1周波数のクロックパルスと前記第2周波
数のクロックパルス及び前記第3周波数のクロックパル
スとを、位相同期回路に入力されたカラー信号のサブキ
ャリア周波数3.58MHzをカウントアップして各々
出力せしめることを特徴とする請求項(1)記載のNT
SC/HDコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2165007A JPH0454084A (ja) | 1990-06-21 | 1990-06-21 | Ntsc/hdコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2165007A JPH0454084A (ja) | 1990-06-21 | 1990-06-21 | Ntsc/hdコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0454084A true JPH0454084A (ja) | 1992-02-21 |
Family
ID=15804073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2165007A Pending JPH0454084A (ja) | 1990-06-21 | 1990-06-21 | Ntsc/hdコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0454084A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008013770A (ja) * | 1996-03-06 | 2008-01-24 | Eastman Chemical Resins Inc | 石油に基づく脂肪族樹脂、該樹脂の軟化点及び分子量を制御する方法、及び該樹脂を含む感圧性ホットメルト接着剤 |
-
1990
- 1990-06-21 JP JP2165007A patent/JPH0454084A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008013770A (ja) * | 1996-03-06 | 2008-01-24 | Eastman Chemical Resins Inc | 石油に基づく脂肪族樹脂、該樹脂の軟化点及び分子量を制御する方法、及び該樹脂を含む感圧性ホットメルト接着剤 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0660601B1 (en) | Video processing circuit for a simultaneous display of two pictures | |
CA1311835C (en) | Progressive scan video signal processor | |
JP2607020B2 (ja) | テレビモードの自動変換装置 | |
JPH04293384A (ja) | 画像表示装置 | |
EP0449176B1 (en) | Image display apparatus | |
US5173777A (en) | Circuit configuration for inset-image keying in a television set having only one tuner | |
JPH0547025B2 (ja) | ||
JPH0247918B2 (ja) | ||
JPH0468685A (ja) | 映像信号処理装置 | |
JPH0454084A (ja) | Ntsc/hdコンバータ | |
JP2713699B2 (ja) | 2画面表示機能付高画質テレビジョン受信機 | |
JP2708848B2 (ja) | テレビジヨン方式変換器 | |
JP2872269B2 (ja) | 標準/高品位テレビジョン受信装置 | |
JP2525431B2 (ja) | Rgbマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
JP2545631B2 (ja) | テレビジョン受信機 | |
JPH0516783Y2 (ja) | ||
JPH0638649B2 (ja) | 2画面表示機能付高画質テレビジヨン受信機 | |
JPS6284665A (ja) | テレビジヨン受像機 | |
JPH02294190A (ja) | テレビジョン方式変換器 | |
JP2605255B2 (ja) | テレビジヨン受像機 | |
JP4109328B2 (ja) | ビデオ信号符号化装置 | |
JPH02285897A (ja) | エレビジョン方式変換装置 | |
JPS6367093A (ja) | 磁気記録再生装置 | |
JPH07154715A (ja) | 二画面テレビジョン受信機 | |
JPH0454081A (ja) | 高品位テレビジョン信号の受信、処理装置 |