JPH0452646B2 - - Google Patents

Info

Publication number
JPH0452646B2
JPH0452646B2 JP57115228A JP11522882A JPH0452646B2 JP H0452646 B2 JPH0452646 B2 JP H0452646B2 JP 57115228 A JP57115228 A JP 57115228A JP 11522882 A JP11522882 A JP 11522882A JP H0452646 B2 JPH0452646 B2 JP H0452646B2
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
output
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57115228A
Other languages
Japanese (ja)
Other versions
JPS596605A (en
Inventor
Masayuki Katakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57115228A priority Critical patent/JPS596605A/en
Publication of JPS596605A publication Critical patent/JPS596605A/en
Publication of JPH0452646B2 publication Critical patent/JPH0452646B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types

Description

【発明の詳細な説明】 本発明は、一対の差動入力端子に印加された入
力信号の差電圧に対応する出力電流を得る電流増
幅器に関し、特に、集積回路化に好適なものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current amplifier that obtains an output current corresponding to a voltage difference between input signals applied to a pair of differential input terminals, and is particularly suitable for integration into an integrated circuit.

たとえば、平衡信号として伝送された信号から
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−差動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
For example, it is possible to realize an instrumentation amplifier that removes the common mode component from a signal transmitted as a balanced signal and converts it into an unbalanced signal, a voltage-to-current converter whose gain can be electrically controlled, a voltage amplifier, or a variable impedance circuit. As a means for achieving this, a means for obtaining a current output by combining a differential input-differential output voltage-current conversion circuit and a multiplication circuit is required.

このような形態の電流増幅器は、集積回路化し
た場合により良好な素子間の特性整合性、熱結合
のため、本質的に集積回路形態に適したものであ
る。しかし、トランスコンダクタンスの絶対値が
集積回路内部の拡散抵抗の絶対値に依存するた
め、絶対値が充分確保できないという問題点があ
る。すなわち、集積回路内の拡散抵抗は、±20%
程度の絶対値のばらつきと、約1500ppm/deg
の温度依存性を有しており、集積回路化した電流
増幅器のトランスコンダクタンスの絶対値もこの
影響をそのまま受ける。
This type of current amplifier is essentially suitable for an integrated circuit configuration because it provides better characteristic matching and thermal coupling between elements when integrated. However, since the absolute value of the transconductance depends on the absolute value of the diffused resistance inside the integrated circuit, there is a problem that a sufficient absolute value cannot be secured. That is, the diffused resistance within the integrated circuit is ±20%
Variation in absolute value of degree and approximately 1500ppm/deg
The absolute value of the transconductance of an integrated circuit current amplifier is also directly affected by this temperature dependence.

ただし、上記絶対値のばらつきや温度依存性
は、集積回路内部で全体が構成される回路装置の
一部となる電流増幅器の場合には問題とならな
い。これに対して、集積回路からの電流出力を外
付けのL(コイル)、C(キヤパシタ)、R(抵抗)
素子等により電圧に変換するような電圧増幅器、
もしくは、電流増幅器を可変インピーダンス回路
として用い、プログラマブルな周波数特性やフイ
ルタ特性を実現する回路等においては、トランス
コンダクタンスの絶対値を高精度に実現すること
が強く望まれる。
However, the above-mentioned variations in absolute values and temperature dependence do not pose a problem in the case of a current amplifier that is part of a circuit device that is entirely configured inside an integrated circuit. In contrast, the current output from the integrated circuit is connected to external L (coil), C (capacitor), and R (resistance).
Voltage amplifiers that convert into voltage using elements, etc.
Alternatively, in a circuit that uses a current amplifier as a variable impedance circuit to realize programmable frequency characteristics or filter characteristics, it is strongly desired to realize the absolute value of transconductance with high precision.

第1図は、このような電流増幅器の一例を示す
回路図である。この第1図において、1は正電源
供給端子、2は負電源供給端子である。差動入力
−差動出力の電圧−電流変換回路3は、一対の互
いに等しい電流Ixをそれぞれ供給する電流源4の
各出力端子間に接続された抵抗値R0の抵抗5と、
これらの電流源4と抵抗5とのそれぞれの接続点
にエミツタが接続されたPNP形トランジスタ6,
7とより成る。これらのトランジスタ6,7のそ
れぞれのペースである差動入力端子8,9に供給
された差動入力電圧が電流に変換され、これらの
トランジスタ6,7のそれぞれのコレクタである
差動出力端子10,11から電流I1、I2となつて
出力される。これらの出力電流I1、I2は、PN接
合対12を構成するNPN形トランジスタ13,
14にそれぞれ供給される。トランジスタ13,
14は、各ベースがそれぞれのコレクタに接続さ
れてPN接合のアノードを形成しており、これら
のダイオード接続されたトランジスタ13,14
のカソードとなる各エミツタが共通接続されて定
電圧源に接続されている。さらに、PN接合対1
2を構成する各トランジスタ14,13の上記各
アノードは、エミツタ共通トランジスタ対15を
構成するNPN形トランジスタ16,17の各ベ
ースにそれぞれ接続されている。これらのPN接
合対12とエミツタ共通トランジスタ対15とは
乗算器18を構成する。エミツタ共通トランジス
タ対15の共通エミツタに接続された電流源19
は、電流2IYを流し、上記乗算器18の乗算係数
を定めるものである。乗算器18の出力端子2
0,21には電流反転(カレントミラー)回路2
2が接続され、エミツタ共通トランジスタ対15
の各トランジスタ16,17のそれぞれのコレク
タ出力電流I3、I4の差電流が出力電流i0として出
力端子23に取り出される。すなわち、端子20
の出力電流I4は電流反転回路22により極性が反
転され、端子21,20の出力電流I4、I3の差成
分が出力電流i0となつて、出力端子23に表われ
る。なお、電流反転(カレントミラー)回路22
はPNP形トランジスタ24,25により構成さ
れている。
FIG. 1 is a circuit diagram showing an example of such a current amplifier. In FIG. 1, 1 is a positive power supply terminal, and 2 is a negative power supply terminal. The differential input-differential output voltage-current conversion circuit 3 includes a resistor 5 having a resistance value R 0 connected between each output terminal of a current source 4 that supplies a pair of mutually equal currents I x ;
A PNP transistor 6 whose emitter is connected to each connection point between the current source 4 and the resistor 5,
It consists of 7. The differential input voltage supplied to the differential input terminals 8, 9, which are the respective paces of these transistors 6, 7, is converted into a current, which is then applied to the differential output terminal 10, which is the respective collector of these transistors 6, 7. , 11 as currents I 1 and I 2 . These output currents I 1 and I 2 are supplied to the NPN transistors 13 and 13 forming the PN junction pair 12.
14 respectively. transistor 13,
14, each base is connected to each collector to form a PN junction anode, and these diode-connected transistors 13, 14
The emitters, which serve as cathodes, are commonly connected and connected to a constant voltage source. Furthermore, PN junction pair 1
The anodes of the transistors 14 and 13 constituting the transistor 2 are respectively connected to the bases of NPN transistors 16 and 17 constituting the common emitter transistor pair 15. These PN junction pair 12 and common emitter transistor pair 15 constitute a multiplier 18. Current source 19 connected to the common emitter of common emitter transistor pair 15
is used to flow current 2I Y and determine the multiplication coefficient of the multiplier 18. Output terminal 2 of multiplier 18
Current inversion (current mirror) circuit 2 is installed at 0 and 21.
2 are connected, common emitter transistor pair 15
The difference current between the respective collector output currents I 3 and I 4 of the transistors 16 and 17 is taken out to the output terminal 23 as an output current i 0 . That is, terminal 20
The polarity of the output current I 4 is inverted by the current inversion circuit 22, and the difference component between the output currents I 4 and I 3 of the terminals 21 and 20 becomes the output current i 0 and appears at the output terminal 23. Note that the current reversal (current mirror) circuit 22
is composed of PNP type transistors 24 and 25.

このような第1図の構成において、電圧−電流
反転回路3の出力電流I1、I2は、 I1≒Ix−v/R0 …… I2≒Ix−v/R0 …… となり、乗算器18の出力電流I3、I4は、 I3=I1(IY/IX) …… I4=I2(IY/IX) …… となる。これらの〜式より、出力電流i0は、 i0=I4−I3=2vIY/IXR0 …… となる。したがつて、この回路は、端子8,9間
の電位差を電流に変換し、その出力電流への変換
係数は電流源19の電流値IYによつて制御し得
る。すなわち、この回路は、2IY/IXR0のトラン
スコンダクタンスを持ち、このトランスコンダク
タンスは電流比IY/IXと抵抗値R0とで決定され
る。
In the configuration shown in FIG. 1, the output currents I 1 and I 2 of the voltage-current inversion circuit 3 are as follows: I 1 ≒I x -v/R 0 ... I 2 ≒ I x -v/R 0 ... Therefore, the output currents I 3 and I 4 of the multiplier 18 are as follows: I 3 =I 1 (I Y /I X ) . . . I 4 = I 2 (I Y /I X ) . From these formulas, the output current i 0 is i 0 =I 4 −I 3 =2vI Y /I X R 0 . Therefore, this circuit converts the potential difference between the terminals 8 and 9 into a current, and the conversion coefficient to the output current can be controlled by the current value I Y of the current source 19. That is, this circuit has a transconductance of 2I Y /I X R 0 , and this transconductance is determined by the current ratio I Y /I X and the resistance value R 0 .

ところで、集積回路内の拡散抵抗の絶対値精度
は、前述したように±20%程度であるが、相対値
精度は±2%程度の良好な特性を有する。したが
つて、第1図の回路を集積回路化する場合に、上
記電流比IY/IXは、電圧冷や抵抗比で定まるため
高い精度で設定することが可能であるが、抵抗値
R0が±20%程度のばらつきを持ち、結果として、
上記トランスコンダクタンスの精度は、拡散抵抗
の精度でほぼ一義的に定まることになる。したが
つて、このような電流増幅器を電流出力形の集積
回路として構成する場合、その回路の性能は、拡
散抵抗精度により支配され、充分満足し得るもの
ではなかつた。
By the way, the absolute value accuracy of the diffused resistor in the integrated circuit is about ±20% as described above, but the relative value accuracy is about ±2%, which is a good characteristic. Therefore, when the circuit shown in Figure 1 is integrated, the current ratio I Y / I
R 0 has a variation of about ±20%, and as a result,
The accuracy of the transconductance is almost uniquely determined by the accuracy of the diffused resistance. Therefore, when such a current amplifier is configured as a current output type integrated circuit, the performance of the circuit is dominated by the accuracy of the diffused resistance and is not fully satisfactory.

本発明は上述の点に鑑み、集積回路化した場合
に、トランスコンダクタンスを集積回路内部の拡
散抵抗の絶対値に依存することなく高精度に設定
することができ、適用される回路装置の特性向上
が図れ、集積回路の製造条件の緩和および歩留り
の向上を図れるような電流増幅器を提供すること
を目的とする。
In view of the above points, the present invention makes it possible to set the transconductance with high accuracy without depending on the absolute value of the diffused resistance inside the integrated circuit when it is integrated into an integrated circuit, thereby improving the characteristics of the circuit device to which it is applied. An object of the present invention is to provide a current amplifier that can reduce manufacturing conditions of integrated circuits and improve yields.

すなわち、本発明に係る電流増幅器の特徴は、
2つの入力端子間に印加された差動電圧に対応し
た出力電流を得る集積回路化された電流増幅器に
おいて、差動トランジスタのエミツタに接続され
た第1のバイアス電流源および電圧−電流変換係
数を定める集積回路内に形成された第1の抵抗を
備えた差動入力−差動出力の電圧−電流変換回路
と、この電圧−電流変換回路の差動出力の電流が
供給されるPN接合対およびそれぞれのベースが
上記PN接合対の各一端に接続された少なくとも
1組のエミツタ共通トランジスタ対を備えた乗算
回路と、この乗算回路のエミツタ共通トランジス
タ対からの出力を取り出す出力端子と、上記エミ
ツタ共通トランジスタ対の共通エミツタに接続さ
れた第2のバイアス電流源と、基準電圧発生手段
と、この基準電圧発生手段が発生する基準電圧と
集積回路内に形成された第2の抵抗の抵抗値によ
り反比例関係で定まる第1の基準電流を発生する
手段と、上記基準電圧と集積回路外部に接続され
る第3の抵抗の抵抗値により反比例関係で定まる
第2の基準電流を発生する手段とを具備して成
り、上記第1の基準電流発生手段により上記第1
のバイアス電流源を制御し、上記第2の基準電流
発生手段により上記第2のバイアス電流源を制御
することである。
That is, the characteristics of the current amplifier according to the present invention are as follows:
In an integrated circuit current amplifier that obtains an output current corresponding to a differential voltage applied between two input terminals, a first bias current source connected to the emitter of a differential transistor and a voltage-current conversion coefficient are configured. a differential input-differential output voltage-current conversion circuit including a first resistor formed in a defined integrated circuit; a PN junction pair to which differential output current of the voltage-current conversion circuit is supplied; a multiplier circuit comprising at least one pair of common-emitter transistors each having a base connected to one end of each of the pair of PN junctions; an output terminal for taking out an output from the common-emitter transistor pair of the multiplier circuit; A second bias current source connected to the common emitter of the transistor pair, a reference voltage generating means, and a resistance value inversely proportional to the reference voltage generated by the reference voltage generating means and a second resistor formed in the integrated circuit. means for generating a first reference current determined by a relationship, and means for generating a second reference current determined by an inversely proportional relationship between the reference voltage and the resistance value of a third resistor connected outside the integrated circuit. The first reference current generating means generates the first reference current.
and controlling the second bias current source by the second reference current generating means.

以下、本発明に係る好ましい実施例について図
面を参照しながら説明する。
Preferred embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の第1の実施例としての電流増
幅器を示す回路図である。この第2図において、
本発明の先行技術を示す第1図と同様の部分には
同一の参照番号を付して説明を省略する。
FIG. 2 is a circuit diagram showing a current amplifier as a first embodiment of the present invention. In this figure 2,
Components similar to those in FIG. 1 showing the prior art of the present invention are given the same reference numerals and their explanation will be omitted.

先ず、基準電圧源31は、たとえば集積回路内
部のPN接合の順方向電圧降下等を利用すること
により得られるものであり、この基準電圧源31
に基き、内部基準電流IRIと外部基準電流IREとが
作られる。内部基準電流IRIは、上記基準電圧源
31と、集積回路内部の拡散抵抗により形成され
た内部基準抵抗32により定められ、この内部基
準抵抗32の抵抗値RIの絶対値は±20%程度の
誤差を含んでいるが、集積回路内部の他の拡散抵
抗との相対値精度は±2%程度となつている。外
部基準電流IREは、基準電圧源31と、基準電圧
端子33と基準電流端子34との間に接続された
集積回路外部の外部基準抵抗35によつて定めら
れ、この外部基準抵抗35の抵抗値REは、たと
えば誤差が±数%以下の高精度に保たれている。
内部基準抵抗32および外部基準抵抗35の一端
は、基準電圧端子33にそれぞれ接続され、これ
らの抵抗32,35の各他端は、電流反転回路3
6,37にそれぞれ接続されている。NPN形ト
ランジスタ38,39および電流源40は、電流
反転(カレントミラー)回路の入力端に生ずるダ
イオードの順方向電圧降下を打ち消すための回路
で、基準電圧端子33には、基準電圧源31の起
電圧にダイオードの順方向電圧降下分を加えた電
圧を発生する。その結果、内部および外部の基準
抵抗32,33には、実質的に基準電圧源31の
起電圧が印加される。
First, the reference voltage source 31 is obtained by using, for example, a forward voltage drop of a PN junction inside an integrated circuit.
Based on this, an internal reference current I RI and an external reference current I RE are created. The internal reference current I RI is determined by the reference voltage source 31 and an internal reference resistor 32 formed by a diffused resistor inside the integrated circuit, and the absolute value of the resistance value R I of this internal reference resistor 32 is approximately ±20%. However, the relative value accuracy with respect to other diffused resistors inside the integrated circuit is approximately ±2%. The external reference current I RE is determined by the reference voltage source 31 and an external reference resistor 35 external to the integrated circuit connected between the reference voltage terminal 33 and the reference current terminal 34 , and the resistance of the external reference resistor 35 The value R E is kept highly accurate, with an error of ±several percent or less, for example.
One ends of the internal reference resistor 32 and the external reference resistor 35 are connected to the reference voltage terminal 33, and the other ends of each of these resistors 32 and 35 are connected to the current inversion circuit 3.
6 and 37, respectively. The NPN transistors 38 and 39 and the current source 40 are circuits for canceling the forward voltage drop of the diode that occurs at the input end of a current inversion (current mirror) circuit. Generates a voltage that is the voltage plus the forward voltage drop of the diode. As a result, the electromotive voltage of the reference voltage source 31 is substantially applied to the internal and external reference resistors 32 and 33.

電流反転回路36は、NPNトランジスタ41,
42により構成され、その出力端子であるトラン
ジスタ42のコレクタは電流反転(カレントミラ
ー)回路43の入力端に接続される。この電流反
転回路43は、PNP形トランジスタ44,45,
46により接続され、トランジスタ45,46の
各コレクタより電流IRI(前述の電流IXに対応)を
それぞれ出力する2出力タイプのものであり、各
出力端は前述の抵抗5の両端にそれぞれ接続され
ている。したがつて、第1図とともに前述した差
動入力、差動出力の電圧−電流変換回路3を構成
するトランジスタ6,7の定常電流(前記IX
は、上記内部基準電流IRIとなる。次に、電流反
転(カレントミラー)回路37は、NPN形トラ
ンジスタ47,48,49により構成され、トラ
ンジスタ47のコレクタがベースに接続されて電
流入力端となつており、トランジスタ48,49
のコレクタは共通接続されて出力端となつて、外
部基準電流IREの2倍の電流2IREを流す。この出力
端は、エミツタ共通トランジスタ対15の共通エ
ミツタに接続されている。
The current inversion circuit 36 includes an NPN transistor 41,
42, and the collector of the transistor 42, which is its output terminal, is connected to the input terminal of a current inversion (current mirror) circuit 43. This current inversion circuit 43 includes PNP type transistors 44, 45,
46, and outputs a current I RI (corresponding to the above-mentioned current I has been done. Therefore, the steady current ( IX ) of the transistors 6 and 7 constituting the differential input/differential output voltage-current conversion circuit 3 described above with reference to FIG.
becomes the internal reference current IRI . Next, the current inversion (current mirror) circuit 37 is composed of NPN transistors 47, 48, and 49, and the collector of the transistor 47 is connected to the base to serve as a current input terminal, and
The collectors of are connected in common and serve as output terminals, allowing a current 2I RE that is twice the external reference current I RE to flow. This output terminal is connected to the common emitter of the common emitter transistor pair 15.

このような構成の第1の実施例における出力電
流i0は、第1図の先行技術の回路におけるIX、IY
をそれぞれIRI、IREに置換したものとなり、前記
式より、 i0=2vIRE/IRIR0 …… が得られる。したがつて、この第1の実施例回路
のトランスコンダクタンスは、2IRE/IRIR0とな
る。このトランスコンダクタンス内のIRE/IRIは、
内部基準抵抗32と外部基準抵抗33との抵抗比
として与えられ、この抵抗比によつて式を表わ
すと、 i0=2vRI/RER0 …… となり、トランスコンダクタンスは2RI/RER0
なる。ここで、式中のRIおよびR0は、いずれ
も集積回路内部に拡散等により形成された抵抗5
および32のそれぞれ抵抗値であり、これらの抵
抗値の絶対値は、集積回路の製造条件や使用温度
等により大きく依存するが、RI、R0間の相対精
度は極めて高く良好な値を実現するものである。
これらの抵抗値R0とRIの比をK(=RI/R0)とす
るとき、式は i0=2vK/RE …… と表わされ、外部基準抵抗35の抵抗値REと、
集積回路内部の拡散抵抗の比とで決定される。す
なわち、精度の低い拡散抵抗の絶対値に依存する
ことなく、トランスコンダクタンス2K/REが高
精度に決定され、結果として、回路特性の性能向
上、および集積回路の製造条件の緩和や歩留りの
向上が期待できる。
The output current i 0 in the first embodiment of such a configuration is equal to I X , I Y in the prior art circuit of FIG.
are replaced with I RI and I RE , respectively, and from the above formula, i 0 =2vI RE /I RI R 0 . . . is obtained. Therefore, the transconductance of this first embodiment circuit is 2I RE /I RI R 0 . I RE /I RI in this transconductance is
It is given as the resistance ratio between the internal reference resistor 32 and the external reference resistor 33, and when expressed using this resistance ratio, it becomes i 0 = 2vR I /R E R 0 ..., and the transconductance is 2R I /R E R becomes 0 . Here, R I and R 0 in the formula are both resistances 5 formed by diffusion etc. inside the integrated circuit.
The absolute values of these resistance values greatly depend on the manufacturing conditions of the integrated circuit, the operating temperature, etc., but the relative accuracy between R I and R 0 is extremely high and a good value is achieved. It is something to do.
When the ratio of these resistance values R 0 and R I is K (= R I / R 0 ), the formula is expressed as i 0 = 2vK/R E ……, and the resistance value R E of the external reference resistor 35 and,
It is determined by the ratio of the diffusion resistance inside the integrated circuit. In other words, the transconductance 2K/R E can be determined with high precision without depending on the absolute value of the diffused resistance, which has low precision.As a result, the performance of circuit characteristics can be improved, and the manufacturing conditions of integrated circuits can be relaxed and yields can be improved. can be expected.

次に、第3図は本発明の第2の実施例を示し、
第2図と対応する部分には同じ参照番号を付し説
明を省略する。この第3図に示す第2の実施例
は、第2図の第1の実施例に比較して、電圧−電
流変換回路および乗算回路の構成上の第1の相違
点、および基準電流の発生手段の第2の相違点
の、2つの大きな相違点を有している。
Next, FIG. 3 shows a second embodiment of the present invention,
Portions corresponding to those in FIG. 2 are given the same reference numerals and their explanations will be omitted. The second embodiment shown in FIG. 3 differs from the first embodiment shown in FIG. The second difference in means has two major differences.

先ず、上記第1の相違点に関して、電圧−電流
変換回路および乗算回路の構成を説明する。すな
わち、第3図において、第1、第2の入力端子
8,9に各ベースがそれぞれ接続されたNPN形
の第1、第2のトランジスタ101,102と、
各ベースが上記第1、第2のトランジスタ10
1,102の各エミツタにそれぞれ接続され、各
エミツタ間に抵抗5が接続されたPNP形の第3、
第4のトランジスタ6,7とにより電圧−電流変
換回路が構成され、各コレクタが上記第1、第2
のトランジスタ101,102の各エミツタにそ
れぞれ接続され、各ベースが上記第3、第4のト
ランジスタ6,7の各コレクタにそれぞれ接続さ
れたNPN形の第5、第6のトランジスタ105,
106と、各コレクタが上記第5、第6のトラン
ジスタ105,106の各ベースにそれぞれ接続
され、各ベースが上記第5、第6のトランジスタ
105,106の各エミツタにそれぞれ接続さ
れ、各エミツタが共通接続されたNPN形の第7、
第8のトランジスタ13,14と、各ベース、コ
レクタが上記第7、第8のトランジスタ13,1
4の各ベースにそれぞれ接続され、各エミツタが
上記第7、第8のトランジスタ13,14の各エ
ミツタにそれぞれ接続されたNPN形の第9、第
10のトランジスタ103,104と、各ベースが
上記第7、第8のトランジスタ13,14のベー
スにそれぞれ接続された少なくとも1組のエミツ
タ共通トランジスタ対15とにより乗算回路が構
成されている。
First, regarding the first difference, the configurations of the voltage-current conversion circuit and the multiplication circuit will be explained. That is, in FIG. 3, first and second NPN transistors 101 and 102 whose bases are connected to first and second input terminals 8 and 9, respectively,
Each base is the first and second transistor 10
The third PNP type is connected to each emitter of 1,102, and a resistor 5 is connected between each emitter.
A voltage-current conversion circuit is constituted by the fourth transistors 6 and 7, and each collector is connected to the first and second transistors.
NPN type fifth and sixth transistors 105, each of which is connected to each emitter of the transistors 101 and 102, and whose base is connected to each collector of the third and fourth transistors 6 and 7, respectively;
106, each collector is connected to each base of the fifth and sixth transistors 105 and 106, each base is connected to each emitter of the fifth and sixth transistors 105 and 106, and each emitter is connected to each base of the fifth and sixth transistors 105 and 106, respectively. Commonly connected NPN type 7th,
The eighth transistors 13 and 14 have their bases and collectors connected to the seventh and eighth transistors 13 and 1.
4, and each emitter of the NPN type is connected to each emitter of the seventh and eighth transistors 13 and 14, respectively.
A multiplication circuit is constituted by ten transistors 103 and 104 and at least one common emitter transistor pair 15 whose bases are connected to the bases of the seventh and eighth transistors 13 and 14, respectively.

以上の構成において、トランジスタ101,1
02はエミツタフオロワとして動作し、トランジ
スタ6,7をそれぞれ駆動する。PN接合対12
を構成するトランジスタ13,14は、第2図の
ようなダイオード接続とはなつておらず、それぞ
れのベース−エミツタ間にダイオード接続のトラ
ンジスタ103,104を接続することにより、
それぞれ電流反転(カレントミラー)回路を構成
している。ここで、トランジスタ105,106
は、トランジスタ6,7の各コレクタ電流I1、I2
とトランジスタ13,14の各コレクタ電流が平
衡を保つための帰還回路を形成し、さらにトラン
ジスタ101,102の動作電流を定めている。
また、上述のように、トランジスタ13,103
および14,104は、それぞれ電流反転(カレ
ントミラー)回路を構成しているから、トランジ
スタ6と101、およびトランジスタ7と102
には、それぞれ常に一定比に保たれた電流が流れ
る。この電流比は、トランジスタ13と103、
および14と104についてのベース−エミツタ
間飽和電流比、すなわちエミツタ面積比によつて
設定される。たとえば、この電流比が1の場合に
は、トランジスタ6と101、および7と102
は概略等しい電流で動作する。その結果、入力信
号vに基くI1、I2の変化によつて生じたトランジ
スタ6,7のベース−エミツタ間電圧の変化と同
じ変化がトランジスタ101,102のベース−
エミツタ間電圧にも生じ、これらがそれぞれ互い
に相殺する。したがつて、入力端子8,9の電圧
変化が忠実に抵抗5の両端に伝達され、前記、
式で表わされた電流I1、I2は、より精度の高い
ものとなる。
In the above configuration, the transistors 101,1
02 operates as an emitter follower and drives transistors 6 and 7, respectively. PN junction pair 12
The transistors 13 and 14 constituting the circuit are not diode-connected as shown in FIG. 2, but by connecting diode-connected transistors 103 and 104 between their respective bases and emitters,
Each constitutes a current inversion (current mirror) circuit. Here, transistors 105 and 106
are the respective collector currents I 1 and I 2 of transistors 6 and 7
A feedback circuit is formed to maintain balance between the collector currents of the transistors 13 and 14, and the operating currents of the transistors 101 and 102 are determined.
Further, as described above, the transistors 13 and 103
and 14 and 104 respectively constitute a current inversion (current mirror) circuit, so transistors 6 and 101 and transistors 7 and 102
A current that is always kept at a constant ratio flows through each of them. This current ratio is between transistors 13 and 103,
and the base-emitter saturation current ratio of 14 and 104, that is, the emitter area ratio. For example, if this current ratio is 1, transistors 6 and 101 and 7 and 102
operate with approximately equal current. As a result, the same change in the base-emitter voltage of transistors 6 and 7 caused by the change in I 1 and I 2 based on the input signal v occurs between the base and emitter voltages of transistors 101 and 102.
This also occurs in the emitter voltage, and these cancel each other out. Therefore, the voltage changes at the input terminals 8 and 9 are faithfully transmitted to both ends of the resistor 5, and the above-mentioned
The currents I 1 and I 2 expressed by the formulas have higher accuracy.

なお、トランジスタのベース−エミツタ間電圧
は、エミツタ電流の対数関係として定まるため、
上記の効果はトランジスタ13,103、および
14,104の飽和電流比が1であることには限
定されない。
Note that the base-emitter voltage of a transistor is determined as a logarithmic relationship of the emitter current, so
The above effect is not limited to the saturation current ratio of transistors 13, 103 and 14, 104 being 1.

さらに、エミツタ共通トランジスタ対15のベ
ース電流は、トランジスタ13,14,103,
104の電流には何らの影響を与えない。ベース
電流はトランジスタ105,106によつて供給
される。したがつてIY〓IXのような変換係数の設
定によつて変換係数の精度低下、非線形成分の発
生、異常動作等が起こらなくなる。
Furthermore, the base current of the common emitter transistor pair 15 is the same as that of the transistors 13, 14, 103,
It has no effect on the current of 104. Base current is provided by transistors 105 and 106. Therefore, by setting the conversion coefficients such as I Y 〓I

次に、第3図の第2の実施例における上記第2
の相違点である基準電流の発生手段の相違につい
て説明する。ここで、第2図に示す第1の実施例
を集積回路化した場合に、外部基準電流IREを発
生するために、外部抵抗35の接続用の基準電圧
端子33および基準電流端子34の2個の外部接
続ピン端子が必要となるが、第3図の第2の実施
例の場合には、外部抵抗接続の専用ピン端子とし
て1個の端子107のみを設けている。すなわ
ち、この第2の実施例においては、基準電圧源3
1の一端を正電源供給端子1に接続し、他端を
PNP形トランジスタ111のエミツタに接続す
ることにより、正電源供給端子1と上記端子10
7との間に、基準電圧源31の起電圧とトランジ
スタ111のベース−エミツタ間電圧を加えた基
準電圧を発生し、この基準電圧が外部基準抵抗3
5に印加されることによつて生じた外部基準電流
IREを、端子107より集積回路内部に流してい
る。ここで、PNP形トランジスタ111,11
2,113および電流源114は、前述した第1
の実施例のトランジスタ38,39および電流源
40と同様に、電流反転回路37の入力端に生ず
るダイオードの順方向電圧降下を打ち消すための
回路である。また、第3図の内部基準電流回路に
ついても、外部基準電流回路と同様に、NPN形
トランジスタ116,117,118および電流
源119が設けられている。このような第2の実
施例の基準電流発生のための構成によれば、外部
基準電流IREを発生するための外部接続ピン端子
は1ピン(端子107)のみで済み、集積回路の
パツケージの自由度がより増大する。
Next, the above-mentioned second embodiment in the second embodiment of FIG.
The difference in reference current generation means, which is the difference between the two, will be explained. Here, when the first embodiment shown in FIG. 2 is integrated into an integrated circuit, in order to generate the external reference current I RE , two of the reference voltage terminals 33 and reference current terminals 34 for connecting the external resistor 35 are required. However, in the case of the second embodiment shown in FIG. 3, only one terminal 107 is provided as a dedicated pin terminal for external resistance connection. That is, in this second embodiment, the reference voltage source 3
Connect one end of 1 to positive power supply terminal 1, and connect the other end to
By connecting the emitter of the PNP transistor 111, the positive power supply terminal 1 and the terminal 10
7, a reference voltage is generated by adding the electromotive voltage of the reference voltage source 31 and the base-emitter voltage of the transistor 111, and this reference voltage is applied to the external reference resistor 3.
The external reference current generated by being applied to 5
I RE is flowing into the integrated circuit from the terminal 107. Here, PNP type transistors 111, 11
2, 113 and the current source 114 are the first
Similarly to the transistors 38, 39 and current source 40 of the embodiment, this circuit is for canceling the forward voltage drop of the diode occurring at the input terminal of the current inverting circuit 37. Further, the internal reference current circuit shown in FIG. 3 is also provided with NPN transistors 116, 117, 118 and a current source 119, similar to the external reference current circuit. According to the configuration for generating the reference current of the second embodiment, only one external connection pin terminal (terminal 107) is required for generating the external reference current I RE , and the integrated circuit package The degree of freedom increases.

以上説明した第2図に示す第1の実施例、およ
び第3図に示す第2の実施例において、電流増幅
を行なう部分自体の構成と、基準電流発生部分の
構成とは、それぞれ独立に任意に組み合わせて用
いることが可能である。
In the first embodiment shown in FIG. 2 and the second embodiment shown in FIG. It is possible to use it in combination with.

次に、集積回路内部の基準電圧発生手段は、主
として次の3つの方法がある。
Next, the reference voltage generating means inside the integrated circuit mainly has the following three methods.

すなわち、第1に、PN接合の順方向降下(た
とえばトランジスタのVBE)を用いる方法であ
り、大きな温度係数を有し、簡便な手段として用
いられる。
That is, the first method is to use the forward drop of the PN junction (for example, V BE of a transistor), which has a large temperature coefficient and is used as a simple means.

第2に、ツエナダイオードのようなPN接合の
降伏電圧を用いる方法である。
The second method uses the breakdown voltage of a PN junction such as a Zener diode.

第3に、熱電圧VT(=kT/q)とVBEとにより
バンドギヤツプリフアレンスの方法である。
Thirdly, there is a band gear preference method using thermal voltage V T (=kT/q) and V BE .

これらの方法は、いずれも本発明に適用可能で
ある。また、基準電圧端子(第2図の端子33)
に、集積回路外部にて発生した基準電圧を印加し
てもよい。さらに、集積回路に供給される電圧が
安定である場合には、電源電圧、またはそれを分
圧した電圧を基準電圧として用いることができ
る。
All of these methods are applicable to the present invention. Also, the reference voltage terminal (terminal 33 in Figure 2)
A reference voltage generated outside the integrated circuit may be applied to the integrated circuit. Furthermore, if the voltage supplied to the integrated circuit is stable, the power supply voltage or a voltage obtained by dividing it can be used as the reference voltage.

次に、本発明に係る電流増幅器は乗算回路の
PN接合対12に接続されたエミツタ共通トラン
ジスタ対15を複数個備えることにより、複数の
出力を得ることができる。
Next, the current amplifier according to the present invention has a multiplication circuit.
By providing a plurality of common emitter transistor pairs 15 connected to the PN junction pair 12, a plurality of outputs can be obtained.

ところで、同一集積回路チツプ上に複数チヤン
ネル(たとえばオーデイオステレオにおける左右
チヤンネル)の電流増幅器を備える場合には、上
記第1、第2の実施例の基準電圧発生手段を1個
のみ設け、基準電流を電流反転(カレントミラ
ー)回路等により複数個取り出して各電流増幅器
に供給するように構成すればよい。
By the way, when providing current amplifiers for multiple channels (for example, left and right channels in audio stereo) on the same integrated circuit chip, only one reference voltage generating means of the first and second embodiments is provided and the reference current is generated. It may be configured such that a plurality of them are taken out by a current inversion (current mirror) circuit or the like and supplied to each current amplifier.

すなわち、第4図は本発明の応用例として、1
個の集積回路51内に2個の電流増幅回路部5
2,53を設けたものを示している。この第4図
において、電流増幅回路部52および53は、そ
れぞれ2個の入力端子54,55および56,5
7を有しており、それぞれ差動入力端子対58お
よび59に接続されている。電流増幅回路部5
2,53の出力は、それぞれ出力端子60,61
に供給され、また演算増幅器62,63のそれぞ
れの反転入力端子に供給されている。これらの演
算増幅器62,63の各出力端子64,65は信
号出力端子66,67にそれぞれ接続され、ま
た、各出力端子64,65はそれぞれ帰還回路網
68,69を介して各端子60,61に接続され
ている。集積回路51内部には、1個の基準電流
発生回路部70が設けられており、この回路部7
0から出力される前記内部基準電流IREおよび外
部基準電流IREが、2個の電流増幅回路部52,
53にそれぞれ供給されている。
That is, FIG. 4 shows 1 as an application example of the present invention.
Two current amplification circuit sections 5 in one integrated circuit 51
2,53 is shown. In this FIG. 4, current amplification circuit sections 52 and 53 have two input terminals 54, 55 and 56, 5, respectively.
7 and are connected to differential input terminal pairs 58 and 59, respectively. Current amplification circuit section 5
The outputs of 2 and 53 are output terminals 60 and 61, respectively.
It is also supplied to each inverting input terminal of operational amplifiers 62 and 63. Each output terminal 64, 65 of these operational amplifiers 62, 63 is connected to a signal output terminal 66, 67, respectively, and each output terminal 64, 65 is connected to each terminal 60, 61 via a feedback network 68, 69, respectively. It is connected to the. One reference current generation circuit section 70 is provided inside the integrated circuit 51, and this circuit section 7
The internal reference current I RE and external reference current I RE outputted from
53 respectively.

このような構成により、差動入力端子対58,
59にそれぞれ印加された2チヤンネルの差動入
力電圧は、電流増幅回路部52,53により電流
出力に変換され、さらに、演算増幅器62,63
および帰還回路網68,69によつて任意の周波
数の重み付けがなされた電圧信号として、信号出
力端子66,67にそれぞれ取り出される。この
回路の電圧利得は、集積回路内部の拡散抵抗の絶
対値には完全に依存しない。また利得は、外部基
準抵抗35を変えることにより任意に設定可能で
ある。
With such a configuration, the differential input terminal pair 58,
The two channels of differential input voltages applied to the terminals 59 and 59 are converted into current outputs by the current amplification circuits 52 and 53, and are further converted into current outputs by the operational amplifiers 62 and 63.
Then, feedback circuit networks 68 and 69 take out voltage signals weighted with arbitrary frequencies to signal output terminals 66 and 67, respectively. The voltage gain of this circuit is completely independent of the absolute value of the diffusion resistance inside the integrated circuit. Furthermore, the gain can be arbitrarily set by changing the external reference resistor 35.

次に、本発明に係る電流増幅器をオーデイオノ
イズリダクシヨン装置、たとえば第5図に示すよ
うなスライデイングバンド方式のノイズリダクシ
ヨン装置に適用しても好ましい。
Next, it is also preferable to apply the current amplifier according to the present invention to an audio noise reduction device, for example, a sliding band type noise reduction device as shown in FIG.

この第5図のノイズリダクシヨン装置におい
て、入力端子71に供給された入力信号は、利得
1で周波数特性の平坦な主信号路72、および可
変遮断周波数の高域通過フイルタを主要部とする
副信号路73に送られ、これらの主信号路72お
よび副信号路73からの出力は、加算器74で加
算されて、出力端子75に送られる。ここで、副
信号路73に設けられた可変遮断周波数の高域通
過フイルタは、信号レベルを検出するレベル検出
回路を備えた制御回路からの制御信号に応じて遮
断周波数が制御される。この可変遮断周波数の高
域通過フイルタは、一般に可変抵抗回路とフイル
タ回路網とで構成され、この可変抵抗回路に本発
明の電流増幅器を適用することができる。
In the noise reduction device shown in FIG. 5, an input signal supplied to an input terminal 71 is transmitted through a main signal path 72 with a gain of 1 and a flat frequency characteristic, and a sub-signal path 72 whose main part is a high-pass filter with a variable cut-off frequency. The outputs from the main signal path 72 and the sub signal path 73 are added together by an adder 74 and sent to an output terminal 75. Here, the cut-off frequency of the variable cut-off frequency high-pass filter provided in the sub-signal path 73 is controlled in accordance with a control signal from a control circuit provided with a level detection circuit for detecting a signal level. This high-pass filter with a variable cut-off frequency is generally composed of a variable resistance circuit and a filter network, and the current amplifier of the present invention can be applied to this variable resistance circuit.

すなわち、第6図は電流増幅器による可変抵抗
回路の構成例を示しており、本発明の電流増幅器
81の出力端子23を反転入力端子9に接続して
負帰還路を形成し、可変抵抗回路の入力端子82
を端子8に、出力端子83を端子23にそれぞれ
接続して2端子回路として構成したものである。
この可変抵抗回路の入出力端子82,83から見
た等価回路は、第7図に示すように、バツフアア
ンプ84と可変抵抗85との直列接続回路とな
る。
That is, FIG. 6 shows an example of the configuration of a variable resistance circuit using a current amplifier, in which the output terminal 23 of the current amplifier 81 of the present invention is connected to the inverting input terminal 9 to form a negative feedback path. Input terminal 82
is connected to the terminal 8, and the output terminal 83 is connected to the terminal 23, thereby forming a two-terminal circuit.
The equivalent circuit viewed from the input/output terminals 82 and 83 of this variable resistance circuit is a series connection circuit of a buffer amplifier 84 and a variable resistance 85, as shown in FIG.

ここで、第8図は、前記第1の実施例の電流増
幅器を第6図の可変抵抗回路として用い、前述し
たスライデイングバンド方式のノイズリダクシヨ
ン装置に適用した応用例を示している。
Here, FIG. 8 shows an application example in which the current amplifier of the first embodiment is used as the variable resistance circuit of FIG. 6 and applied to the aforementioned sliding band type noise reduction device.

この第8図において、集積回路91内部に第5
図のノイズリダクシヨン装置の主要部が形成され
ており、入力端子71に供給された入力信号に対
してノイズリダクシヨンがなされて出力端子75
から出力される。
In this FIG. 8, a fifth
The main part of the noise reduction device shown in the figure is formed, and noise reduction is performed on the input signal supplied to the input terminal 71, and the output terminal 75
is output from.

すなわち、入力端子71の入力信号は、前述し
た電流増幅器の電圧−電流変換回路を構成する一
方のトランジスタ6のベースに供給され、また、
上記入力信号は、主信号路72を介して加算回路
として動作する演算増幅器92の非反転入力端子
に供給されている。前述の電流増幅器の乗算回路
の入力段に設けられたPN接合対12には、2組
のエミツタ共通トランジスタ対93,94が接続
され、2つの電流出力が得られるようになつてい
る。エミツタ共通トランジスタ対93の出力端子
は、上記電圧−電流変換回路の他方のトランジス
タ7のベースに接続され、また、集積回路91の
端子95を介してキヤパシタ96の一端に接続さ
れている。キヤパシタ96の他端は接地されてい
る。
That is, the input signal of the input terminal 71 is supplied to the base of one transistor 6 constituting the voltage-current conversion circuit of the above-mentioned current amplifier, and
The input signal is supplied via a main signal path 72 to a non-inverting input terminal of an operational amplifier 92 which operates as a summing circuit. Two pairs of common emitter transistors 93 and 94 are connected to the PN junction pair 12 provided at the input stage of the multiplier circuit of the current amplifier described above, so that two current outputs can be obtained. The output terminal of the common emitter transistor pair 93 is connected to the base of the other transistor 7 of the voltage-current conversion circuit, and is also connected to one end of a capacitor 96 via a terminal 95 of the integrated circuit 91. The other end of the capacitor 96 is grounded.

これらの上記電圧−電流変換回路および乗算回
路の一部(PN接合12とエミツタ共通トランジ
スタ対93)より成る電流増幅回路部は、第6図
のように、エミツタ共通トランジスタ対93の出
力が入力段のトランジスタ7のベースに負帰還さ
れる構成となつていることより、端子95から見
た等価回路は第7図のような可変抵抗回路とな
る。そして、この可変抵抗回路とキヤパシタ96
とで、実質的に一次形の高域通過フイルタ回路を
構成し、上記可変抵抗回路の抵抗値を変化させる
ことにより、このフイルタ回路の遮断周波数が変
化する。ここで、上記可変抵抗回路の抵抗値は、
エミツタ共通トランジスタ対93の共通エミツタ
電流を制御することによつて制御可能である。す
なわち、エミツタ共通トランジスタ対93の共通
エミツタには、入力端が前記基準電流端子34に
接続された電流反転(カレントミラー)回路97
の出力端が接続され、この電流反転回路97の出
力側トランジスタと並列に、制御入力端子98か
らの制御信号に応じて電流値が制御される電流源
99を接続している。なお、制御入力端子98に
は、前記副信号路出力により制御電圧を得るため
の制御回路が接続されるが、説明を簡略化するた
めに第8図では省略している。
As shown in FIG. 6, the current amplification circuit section consisting of a part of the above voltage-current conversion circuit and multiplication circuit (PN junction 12 and common emitter transistor pair 93) has an output from the common emitter transistor pair 93 connected to the input stage. Since negative feedback is provided to the base of the transistor 7, the equivalent circuit viewed from the terminal 95 becomes a variable resistance circuit as shown in FIG. This variable resistance circuit and capacitor 96
This constitutes a substantially linear high-pass filter circuit, and by changing the resistance value of the variable resistance circuit, the cutoff frequency of this filter circuit is changed. Here, the resistance value of the above variable resistance circuit is
This can be controlled by controlling the common emitter current of the common emitter transistor pair 93. That is, the common emitter of the common emitter transistor pair 93 is connected to a current inverting (current mirror) circuit 97 whose input terminal is connected to the reference current terminal 34.
A current source 99 whose current value is controlled in accordance with a control signal from a control input terminal 98 is connected in parallel with the output side transistor of the current inversion circuit 97 . A control circuit for obtaining a control voltage from the output of the sub-signal path is connected to the control input terminal 98, but is omitted in FIG. 8 to simplify the explanation.

次に、上記乗算回路のエミツタ共通トランジス
タ対94は、高域通過特性の副信号出力を得るた
めに、端子71,91間の電位差に対応した電流
出力を作り出している。このエミツタ共通トラン
ジスタ対94の出力は、上記加算回路として作用
する演算増幅器92の反転入力端子に供給されて
いる。この場合、演算増幅器92は、主信号路7
2に対して電圧フオロワとして作用し、副信号路
出力は電流源化されているために該出力に対して
反転増幅器として作用する。ところで、副信号路
の利得は、入力端子71からエミツタ共通トラン
ジスタ対94の出力までのトランスコンダクタン
スと、演算増幅器92の負帰還抵抗100の抵抗
値との積により定まる。この抵抗100は集積回
路内部の拡散抵抗として形成されるため、上記ト
ランスコンダクタンスは拡散抵抗の絶対値に反比
例するように構成されるべきである。したがつ
て、前記エミツタ共通トランジスタ対93の共通
エミツタ電流が前記外部基準電流IREによつて与
えられているのに対し、上記エミツタ共通トラン
ジスタ対94の共通エミツタ電流は、前記内部基
準電流IRIが与えられている。
Next, the common emitter transistor pair 94 of the multiplier circuit produces a current output corresponding to the potential difference between the terminals 71 and 91 in order to obtain a sub-signal output with high-pass characteristics. The output of this common-emitter transistor pair 94 is supplied to an inverting input terminal of an operational amplifier 92 which acts as the adder circuit. In this case, the operational amplifier 92
2 as a voltage follower, and since the sub-signal path output is a current source, it acts as an inverting amplifier for the output. Incidentally, the gain of the sub-signal path is determined by the product of the transconductance from the input terminal 71 to the output of the common-emitter transistor pair 94 and the resistance value of the negative feedback resistor 100 of the operational amplifier 92. Since this resistor 100 is formed as a diffused resistor inside the integrated circuit, the transconductance should be configured to be inversely proportional to the absolute value of the diffused resistor. Therefore, while the common emitter current of the common emitter transistor pair 93 is given by the external reference current I RE , the common emitter current of the common emitter transistor pair 94 is given by the internal reference current I RI . is given.

このような構成を有するノイズリダクシヨン装
置において、入力端子71への入力信号が無いと
き(無信号時)に、副信号路の遮断周波数は最も
低下した状態となり、このとき電流源99の電流
は略0となる。したがつて、エミツタ共通トラン
ジスタ対93の共通エミツタ電流は略前記外部基
準電流IREとなり、前述の本発明の説明からも明
らかなように、可変抵抗回路は集積回路内の拡散
抵抗の絶対値に依存しない等価抵抗値が得られ、
副信号路の遮断周波数は拡散抵抗の影響を受けな
い。
In the noise reduction device having such a configuration, when there is no input signal to the input terminal 71 (no signal), the cutoff frequency of the sub-signal path is in the lowest state, and at this time the current of the current source 99 is It becomes approximately 0. Therefore, the common emitter current of the common emitter transistor pair 93 becomes approximately the external reference current IRE , and as is clear from the above description of the present invention, the variable resistance circuit depends on the absolute value of the diffused resistance within the integrated circuit. An independent equivalent resistance value is obtained,
The cutoff frequency of the sub-signal path is not affected by the diffusion resistance.

次に、入力信号が印加されると、制御回路(図
示せず)の作用により、電流源99に電流が流れ
る。したがつて、副信号路の遮断周波数は上昇
し、主に電流源99により支配的に定められる。
この場合、制御回路入力に対して電流源99の電
流が拡散抵抗の絶対値に依存しないような構成と
することにより、入力信号印加状態での副信号路
の遮断周波数も拡散抵抗の絶対値に依存しないよ
うに制御できる。
Next, when an input signal is applied, a current flows through the current source 99 under the action of a control circuit (not shown). Therefore, the cut-off frequency of the auxiliary signal path increases and is determined primarily by the current source 99.
In this case, by adopting a configuration in which the current of the current source 99 with respect to the control circuit input does not depend on the absolute value of the diffused resistance, the cutoff frequency of the sub-signal path when the input signal is applied also changes to the absolute value of the diffused resistance. Can be controlled to avoid dependence.

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば上記各トランジスタの導電
形のPNP形とNPN形とを互いに交換してもよ
く、また、2個の並列的な電流源を用いる代わり
に1個の電流源出力を分流して用いてもよい。
Note that the present invention is not limited to the above-mentioned embodiments. For example, the conductivity type of each of the above-mentioned transistors may be exchanged between PNP type and NPN type, or two parallel current sources may be used. Instead of using this, the output of one current source may be divided and used.

以上説明したように、本発明に係る電流増幅器
によれば、集積回路化した場合に、同一基準電圧
から、集積回路内の拡散抵抗に反比例した内部基
準電流と、集積回路外部に接続した基準抵抗に反
比例した外部基準電流を用い、電流増幅器のトラ
ンスコンダクタンスが拡散抵抗の絶対値に依存し
ないようにすることが可能となる。したがつて、
ある種の電圧増幅器、プログラマブルフイルタ回
路、またその発展形であるスライヂイングバンド
方式ノイズリダクシヨン装置等への応用におい
て、利得、周波数特性等の精度が拡散抵抗の絶対
値に依存せず、高精度化が図れる。さらにその結
果として、回路特性の性能向上、および集積回路
の製造条件の緩和や歩留りの向上が期待できる。
As explained above, according to the current amplifier according to the present invention, when it is integrated into an integrated circuit, from the same reference voltage, an internal reference current that is inversely proportional to the diffused resistance within the integrated circuit and a reference resistance connected to the outside of the integrated circuit are generated. By using an external reference current that is inversely proportional to , it is possible to make the transconductance of the current amplifier independent of the absolute value of the diffusion resistance. Therefore,
In applications such as certain voltage amplifiers, programmable filter circuits, and sliding band type noise reduction devices that are advanced versions of these, the accuracy of gain, frequency characteristics, etc. does not depend on the absolute value of the diffused resistance, and the accuracy is high. Accuracy can be improved. Furthermore, as a result, improvements in circuit characteristics, relaxation of integrated circuit manufacturing conditions, and improvement in yield can be expected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は電流増幅器の先行技術を示す回路図、
第2図は本発明に係る電流増幅器の第1の実施例
を示す回路図、第3図は第2の実施例を示す回路
図、第4図は本発明に係る電流増幅器の応用例を
示すブロツク回路図、第5図はスライデイングバ
ンド方式のノイズリダクシヨン装置の基本構成を
示すブロツク図、第6図は本発明に係る電流増幅
器の他の応用例を示すブロツク図、第7図は第6
図の等価回路図、第8図は本発明に係る電流増幅
器を第6図の可変抵抗回路に応用して第5図のノ
イズリダクシヨン装置を構成した具体例を示す回
路図である。 3……電圧−電流変換回路、5……第1の抵
抗、8,9……入力端子、12……PN接合体、
15,93,94……エミツタ共通トランジスタ
対、31……基準電圧源、32……内部基準抵抗
(第2の抵抗)、35……外部基準抵抗(第3の抵
抗)。
Figure 1 is a circuit diagram showing the prior art of a current amplifier;
FIG. 2 is a circuit diagram showing a first embodiment of a current amplifier according to the present invention, FIG. 3 is a circuit diagram showing a second embodiment, and FIG. 4 is a circuit diagram showing an application example of the current amplifier according to the present invention. 5 is a block diagram showing the basic configuration of a sliding band noise reduction device, FIG. 6 is a block diagram showing another application example of the current amplifier according to the present invention, and FIG. 7 is a block diagram showing the basic configuration of a sliding band type noise reduction device. 6
8 is a circuit diagram showing a specific example in which the current amplifier according to the present invention is applied to the variable resistance circuit of FIG. 6 to construct the noise reduction device of FIG. 5. 3... Voltage-current conversion circuit, 5... First resistor, 8, 9... Input terminal, 12... PN junction,
15, 93, 94... common emitter transistor pair, 31... reference voltage source, 32... internal reference resistor (second resistor), 35... external reference resistor (third resistor).

Claims (1)

【特許請求の範囲】 1 2つの入力端子に印加された差動電圧に対応
した出力電圧を得る集積回路化された電流増幅器
において、 差動トランジスタのエミツタに接続された第1
のバイアス電流源および電圧−電流変換係数を定
める集積回路内に形成された第1の抵抗を備えた
差動入力−差動出力の電圧−電流変換回路と、 この電圧−電流変換回路の差動出力電流が供給
されるPN接合対およびそれぞれのベースが上記
PN接合対の各一端に接続された少なくとも1組
のエミツタ共通トランジスタ対を備えた乗算回路
と、 この乗算回路のエミツタ共通トランジスタ対か
らの出力を取り出す出力端子と、 上記エミツタ共通トランジスタ対の共通エミツ
タに接続された第2のバイアス電流源と、 基準電圧発生手段と、 この基準電圧発生手段が発生する基準電圧と集
積回路内に形成された第2の抵抗の抵抗値により
反比例関係で定まる第1の基準電流を発生する手
段と、 上記基準電圧と集積回路外部に接続される第3
の抵抗の抵抗値により反比例関係で定まる第2の
基準電流を発生する手段とを具備して成り、 上記第1の基準電流発生手段により上記第1の
バイアス電流源を制御し、上記第2の基準電流発
生手段により上記第2のバイアス電流源を制御す
ることを特徴とする電流増幅器。
[Claims] 1. In an integrated circuit current amplifier that obtains an output voltage corresponding to a differential voltage applied to two input terminals, a first transistor connected to the emitter of a differential transistor;
a differential input-differential output voltage-to-current conversion circuit comprising a bias current source and a first resistor formed in an integrated circuit that defines a voltage-to-current conversion coefficient; The PN junction pair and their respective bases to which the output current is supplied are
a multiplier circuit comprising at least one common-emitter transistor pair connected to each end of the PN junction pair; an output terminal for taking out an output from the common-emitter transistor pair of the multiplier circuit; and a common emitter terminal of the common-emitter transistor pair. a second bias current source connected to the integrated circuit; a reference voltage generating means; means for generating a reference current; and a third circuit connected to the reference voltage and external to the integrated circuit.
means for generating a second reference current determined in inverse proportion by the resistance value of the resistor; the first reference current generating means controls the first bias current source; A current amplifier characterized in that the second bias current source is controlled by reference current generating means.
JP57115228A 1982-07-02 1982-07-02 Current amplifier Granted JPS596605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115228A JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115228A JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Publications (2)

Publication Number Publication Date
JPS596605A JPS596605A (en) 1984-01-13
JPH0452646B2 true JPH0452646B2 (en) 1992-08-24

Family

ID=14657517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115228A Granted JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Country Status (1)

Country Link
JP (1) JPS596605A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208A (en) * 1985-06-24 1987-01-06 井関農機株式会社 Riding type rice planter
JPH0728592B2 (en) * 1988-11-12 1995-04-05 株式会社クボタ Rice transplanter with fertilizer application

Also Published As

Publication number Publication date
JPS596605A (en) 1984-01-13

Similar Documents

Publication Publication Date Title
JPS6155806B2 (en)
US4498053A (en) Current amplifier
US5081378A (en) Logarithmic amplifier
EP0131340B1 (en) Current stabilising circuit
JPH0720040B2 (en) Voltage-current conversion circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPH0452646B2 (en)
JP4674947B2 (en) Constant voltage output circuit
US5534813A (en) Anti-logarithmic converter with temperature compensation
JPH0844449A (en) Constant voltage circuit
JPS59182610A (en) Current amplifier
JPH0370204A (en) Circuit in combination with current difference and operating amplifier
JP4204103B2 (en) Integration circuit
JP2553135B2 (en) Base current compensation circuit for variable gain circuit
JP3381100B2 (en) amplifier
JP3367875B2 (en) Logarithmic conversion circuit and transconductor using the same
JP2926591B2 (en) Differential transistor circuit
JP2776019B2 (en) Constant voltage circuit
JPH066612Y2 (en) Variable gain circuit
JPH0630425B2 (en) Wideband variable gain amplifier circuit
JPH031845B2 (en)
JP3181849B2 (en) Variable conductance circuit
JPS6332286B2 (en)
JPH10161760A (en) Constant voltage generation circuit
JPH02195713A (en) Filter circuit