JPH10161760A - Constant voltage generation circuit - Google Patents
Constant voltage generation circuitInfo
- Publication number
- JPH10161760A JPH10161760A JP33465696A JP33465696A JPH10161760A JP H10161760 A JPH10161760 A JP H10161760A JP 33465696 A JP33465696 A JP 33465696A JP 33465696 A JP33465696 A JP 33465696A JP H10161760 A JPH10161760 A JP H10161760A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current mirror
- transistors
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はバンドギャップリフ
アレンス回路(以下、BG回路という)を利用した定電
圧発生回路に関し、特に電源電圧の変動の影響を受けに
くくしたものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant voltage generating circuit using a band gap reference circuit (hereinafter, referred to as a BG circuit), and more particularly to a constant voltage generating circuit which is hardly affected by fluctuations in power supply voltage.
【0002】[0002]
【従来の技術】BG回路から得られるバンドギャップ電
圧は温度変化の影響を受けにくいので、その電圧から所
望の電圧を得る定電圧発生回路が多用される。しかし、
BG回路は電源電圧VCCの変動の影響を受けやすい欠点
がある。図2は一般的なBG回路の回路図を示すが、こ
のBG回路はベースを互いに接続されたマルチエミッタ
のトランジスタQ1及びトランジスタQ2、トランジス
タQ1とトランジスタQ2のエミッタに接続された抵抗
R3、R4から形成され、両方のトランジスタのコレク
タ電流が等しく、トランジスタQ2の負の温度係数を打
ち消すように抵抗R3、R4の値が選ばれた場合に端子
3にバンドギャツプ電圧VBGが得られる。トランジスタ
Q20とトランジスタQ21は、トランジスタQ1とト
ランジスタQ2に等しい電流を流すためのカレントミラ
ー回路を形成する。2. Description of the Related Art Since a bandgap voltage obtained from a BG circuit is hardly affected by a change in temperature, a constant voltage generating circuit for obtaining a desired voltage from the voltage is often used. But,
The BG circuit has a disadvantage that it is easily affected by the fluctuation of the power supply voltage V CC . FIG. 2 shows a circuit diagram of a general BG circuit. This BG circuit is composed of a multi-emitter transistor Q1 and a transistor Q2 whose bases are connected to each other, and resistors R3 and R4 connected to the emitters of the transistor Q1 and the transistor Q2. The bandgap voltage V BG is obtained at the terminal 3 when the collector currents of both transistors are formed equal and the values of the resistors R3 and R4 are selected so as to cancel the negative temperature coefficient of the transistor Q2. Transistor Q20 and transistor Q21 form a current mirror circuit for flowing the same current to transistor Q1 and transistor Q2.
【0003】ところが、バンドギャツプ電圧VBGが得ら
れている時の回路は、ダイオード接続されたトランジス
タQ21のコレクタ・エミッタ間電圧がそのベース・エ
ミッタ間電圧を0.6Vとすると(V CC ─0.6)、トランジス
タQ21のコレクタ・エミッタ間電圧が(V CC ─V BG)
で表されるように異なった電圧である。したがって、端
子1に加えられる電源電圧VCCが上下に変動する場合に
は、トランジスタQ20とトランジスタQ21のエミッ
タ・コレクタ間電圧は異なった状態で変化し、アーリー
効果によりカレントミラー回路の精度が悪くなる。However, the circuit when the band gap voltage V BG is obtained is such that the collector-emitter voltage of the diode-connected transistor Q21 has a base-emitter voltage of 0.6 V (V CC ─0.6). , The collector-emitter voltage of transistor Q21 is (V CC ─V BG )
Are different voltages as represented by Therefore, when the power supply voltage V CC applied to the terminal 1 fluctuates up and down, the emitter-collector voltages of the transistors Q20 and Q21 change in different states, and the accuracy of the current mirror circuit deteriorates due to the Early effect. .
【0004】[0004]
【発明が解決しようとする課題】本発明の課題は、電源
電圧が変動してもBG回路の二つのトランジスタには等
しい電流が流れ、電源電圧の変動の影響を受けることな
くバンドギャツプ電圧V BGを得ることのできる定電圧発
生回路を提供することにある。An object of the present invention is to provide a power supply.
Even if the voltage fluctuates, the two transistors in the BG circuit
New current flows and is not affected by fluctuations in the power supply voltage.
Band gap voltage V BGConstant voltage generator that can obtain
It is to provide a raw circuit.
【0005】[0005]
【課題を解決するための手段】本発明の定電圧発生回路
は、ベースを互いに接続された第1と第2のトランジス
タを含み、両方のトランジスタのコレクタ電流を等しく
することにより該ベースからバンドギャップ電圧が得ら
れるバンドギャップリフアレンス回路、第1と第2のト
ランジスタに縦続接続し、ベースを互いに接続された第
3と第4のトランジスタ、夫々が第1と第2のトランジ
スタの能動負荷となり、入力端が第3と第4のトランジ
スタに接続された第1と第2のカレントミラー回路、第
1と第2のカレントミラー回路の能動負荷となる第3の
カレントミラー回路、第3のカレントミラー回路の出力
が加えられるエミッタ接地増幅回路、該エミッタ接地増
幅回路の出力が加えられる第1のエミッタフォロア回
路、第1のエミッタフォロア回路の出力が加えられ所望
の電圧を出力端から得る第2のエミッタフォロア回路か
らなり、第1と第2のカレントミラー回路は二つの出力
端を夫々有し、夫々一つの出力端が第3のカレントミラ
ー回路に接続し、残りの出力端は互いに接続されて該エ
ミッタ接地増幅回路にその負荷として接続されており、
第1のエミッタフォロア回路は負荷として定電流源が接
続し、さらに該定電流源の電流が前段の回路に流れるこ
となく接地側に流れるように第4のカレントミラー回路
を設けてあり、第2のエミッタフォロア回路は負荷とし
て第1と第2の抵抗が接続し、抵抗同志の接続点に第1
と第2のトランジスタのベースが接続されており、第3
と第4のトランジスタのベースに接続する該出力端から
所望の電圧が得られることを特徴とする。A constant voltage generating circuit according to the present invention includes first and second transistors having bases connected to each other, and a band gap from the base by equalizing collector currents of both transistors. A bandgap reference circuit for obtaining a voltage, a third and a fourth transistor cascade-connected to the first and second transistors, and bases connected to each other, each serving as an active load of the first and second transistors; First and second current mirror circuits having input terminals connected to the third and fourth transistors, a third current mirror circuit serving as an active load of the first and second current mirror circuits, and a third current mirror A common emitter amplifier circuit to which the output of the circuit is added, a first emitter follower circuit to which the output of the common emitter amplifier circuit is added, a first emitter A second emitter follower circuit to which an output of the follower circuit is applied and obtains a desired voltage from an output terminal; the first and second current mirror circuits each have two output terminals; 3, and the remaining output terminals are connected to each other and connected to the common-emitter amplifier circuit as a load.
The first emitter follower circuit is connected to a constant current source as a load, and further provided with a fourth current mirror circuit so that the current of the constant current source flows to the ground side without flowing to the preceding circuit. In the emitter follower circuit, the first and second resistors are connected as a load, and the first resistor is connected to a connection point between the resistors.
And the base of the second transistor are connected, and the third
And a desired voltage is obtained from the output terminal connected to the base of the fourth transistor.
【0006】[0006]
【発明の実施の形態】本発明の定電圧発生回路は、BG
回路の二つのトランジスタが夫々別の第1と第2のカレ
ントミラー回路から電流を供給され、しかも第1と第2
のカレントミラー回路が共通の能動負荷として第3のカ
レントミラー回路に接続することにより該トランジスタ
に等しい電流が流れ易くしてある。また、第3のカレン
トミラー回路はエミッタ接地増幅回路、第1と第2のエ
ミッタフォロア回路に順次接続され、第3のカレントミ
ラー回路からのダブルエンドの出力はシングルエンドの
出力として取り出される。そして、第3のカレントミラ
ー回路に接続するこれらの回路により、BG回路の二つ
のトランジスタに供給される電流に差を生じないように
該BG回路に負帰還が掛けられる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A constant voltage generating circuit according to the present invention has a BG
Two transistors of the circuit are supplied with current from separate first and second current mirror circuits, respectively, and the first and second current mirror circuits
Is connected to the third current mirror circuit as a common active load, thereby facilitating the flow of current equal to the transistor. The third current mirror circuit is sequentially connected to the common emitter amplifier circuit, the first and second emitter follower circuits, and the double-ended output from the third current mirror circuit is taken out as a single-ended output. Then, by these circuits connected to the third current mirror circuit, negative feedback is applied to the BG circuit so as not to cause a difference between the currents supplied to the two transistors of the BG circuit.
【0007】[0007]
【実施例】以下、本発明の定電圧発生回路の実施例を示
す回路図である図1を参照しながら説明する。なお、図
2と同一部分は同じ符号を付与してある。図1におい
て、マルチエミッタの第1のトランジスタQ1と第2の
トランジスタQ2はベースを接続され、エミッタは抵抗
R3を介して接続され、トランジスタQ2のエミッタが
抵抗R4を介して接地されている。これらの回路素子
は、BG回路を形成している。ベースを互いに接続され
た第3のトランジスタQ3と第4のトランジスタQ4の
エミッタが夫々トランジスタQ1とトランジスタQ2の
コレクタに接続されている。つまり、トランジスタQ3
とトランジスタQ4はトランジスタQ1とトランジスタ
Q2に縦続接続されている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of a constant voltage generating circuit according to the present invention. The same parts as those in FIG. 2 are denoted by the same reference numerals. In FIG. 1, the bases of the first and second multi-emitter transistors Q1 and Q2 are connected, the emitters are connected via a resistor R3, and the emitter of the transistor Q2 is grounded via a resistor R4. These circuit elements form a BG circuit. The emitters of a third transistor Q3 and a fourth transistor Q4 whose bases are connected to each other are connected to the collectors of the transistors Q1 and Q2, respectively. That is, the transistor Q3
And the transistor Q4 are cascaded to the transistors Q1 and Q2.
【0008】トランジスタQ7、Q8、Q9は第1のカ
レントミラー回路11を形成しており、エミッタは共通
に電源電圧VCCの加えられる端子1に接続され、入力端
であるトランジスタQ9のコレクタはトランジスタQ3
のコレクタに接続される。カレントミラー回路11はト
ランジスタQ1の能動負荷として接続される。トランジ
スタQ10、Q11、Q12は第2のカレントミラー回
路12を形成し、エミッタは共通に端子1に接続され、
入力端であるトランジスタQ10のコレクタはトランジ
スタQ4のコレクタに接続される。カレントミラー回路
12はトランジスタQ2の能動負荷として接続される。
カレントミラー回路11とカレントミラー回路12の一
つの出力端であるトランジスタQ8、Q11のコレクタ
は、夫々トランジスタQ13、Q14のコレクタに接続
される。The transistors Q7, Q8 and Q9 form a first current mirror circuit 11, the emitter is commonly connected to the terminal 1 to which the power supply voltage V cc is applied, and the collector of the transistor Q9 as an input terminal is a transistor. Q3
Connected to the collector. The current mirror circuit 11 is connected as an active load of the transistor Q1. The transistors Q10, Q11, Q12 form a second current mirror circuit 12, the emitters of which are commonly connected to the terminal 1,
The collector of the transistor Q10, which is the input terminal, is connected to the collector of the transistor Q4. The current mirror circuit 12 is connected as an active load of the transistor Q2.
The collectors of the transistors Q8 and Q11, which are one output terminal of the current mirror circuit 11 and the current mirror circuit 12, are connected to the collectors of the transistors Q13 and Q14, respectively.
【0009】エミッタを接地されたトランジスタQ1
3、Q14は、第3のカレントミラー回路13を形成
し、カレントミラー回路11とカレントミラー回路12
の能動負荷の役割をする。トランジスタQ15はエミッ
タ接地増幅回路15を形成しており、ベースをトランジ
スタQ14のコレクタに接続され、コレクタには互いに
接続されたトランジスタQ7、Q12のコレクタが負荷
として接続される。トランジスタQ7、Q12のコレク
タはカレントミラー回路11、12の夫々残りの出力端
であり、二つの出力端から電流の流れるトランジスタQ
15はエミッタ電流密度を周囲のトランジスタと同じに
するために二つのエミッタが設けてある。A transistor Q1 whose emitter is grounded
3, Q14 form a third current mirror circuit 13, and the current mirror circuit 11 and the current mirror circuit 12
Acts as an active load. The transistor Q15 forms a common-emitter amplifier circuit 15. The base is connected to the collector of the transistor Q14. The collectors of the transistors Q7 and Q12 connected to each other are connected as a load. The collectors of the transistors Q7 and Q12 are the remaining output terminals of the current mirror circuits 11 and 12, respectively.
Reference numeral 15 is provided with two emitters in order to make the emitter current density the same as the surrounding transistors.
【0010】直列接続するトランジスタQ5、Q6と第
4のカレントミラー回路14を形成するトランジスタQ
16、Q17は、第1のエミッタフォロア回路16を形
成する。入力端であるトランジスタQ5のベースがトラ
ンジスタQ15のコレクタに接続し、コレクタには電源
電圧VCCの端子1に接続する電流源S1が負荷として接
続する。トランジスタQ6のエミッタは接地され、ベー
スにはカレントミラー回路14の入力端であるトランジ
スタQ16のコレクタが接続する。カレントミラー回路
14の出力端であるトランジスタQ17のコレクタは、
トランジスタQ5のベースに接続し、エミッタは接地さ
れる。The transistors Q5 and Q6 connected in series and the transistor Q forming the fourth current mirror circuit 14
16, Q17 form a first emitter follower circuit 16. The base of the transistor Q5 which is an input terminal is connected to the collector of the transistor Q15, and the collector is connected to the current source S1 connected to the terminal 1 of the power supply voltage V CC as a load. The emitter of the transistor Q6 is grounded, and the base is connected to the collector of the transistor Q16, which is the input terminal of the current mirror circuit 14. The collector of the transistor Q17, which is the output terminal of the current mirror circuit 14,
Connected to the base of transistor Q5, the emitter is grounded.
【0011】トランジスタQ18、第1の抵抗R1、第
2の抵抗R2は第2のエミッタフォロア回路17を形成
する。トランジスタQ18のコレクタは電源電圧VCCの
端子1に接続し、ベースはトランジスタQ5のコレクタ
に接続し、出力端であるエミッタは抵抗R1、R2を経
て接地されると共にトランジスタQ3、Q4のベースに
接続する。抵抗R1、R2の接続点PはトランジスタQ
1、Q2のベースに接続する。2はエミッタフォロア回
路17の出力端であるトランジスタQ18のエミッタに
接続する端子である。この定電圧発生回路は、BG回路
を中心にしてその負荷であるカレントミラー回路11、
カレントミラー回路12、さらに両方の共通の負荷であ
るカレントミラー回路13がほぼ左右対称に形成されて
いる。The transistor Q18, the first resistor R1, and the second resistor R2 form a second emitter follower circuit 17. The collector of the transistor Q18 is connected to terminal 1 of the power supply voltage V CC, the base is connected to the collector of the transistors Q5, connected to the base of the transistor Q3, Q4 with the emitter which is the output terminal is grounded through a resistor R1, R2 I do. The connection point P between the resistors R1 and R2 is a transistor Q
1. Connect to the base of Q2. 2 is a terminal connected to the emitter of the transistor Q18 which is the output terminal of the emitter follower circuit 17. This constant voltage generating circuit includes a BG circuit as a center, a current mirror circuit 11 as a load thereof,
The current mirror circuit 12 and the current mirror circuit 13 which is a common load of both are formed substantially symmetrically.
【0012】次に定電圧発生回路の動作を説明する。定
電圧発生回路では、BG回路の二つのトランジスタQ
1、Q2が同じように形成されたカレントミラー回路1
1、12から夫々電流を供給され、また、カレントミラ
ー回路11、12には共通のカレントミラー回路13が
負荷として接続するので、一つのカレントミラー回路か
ら電流を供給される図2の場合に比較してBG回路の二
つのトランジスタの電流は差を生じにくい。すなわち、
カレントミラー回路11、12からカレントミラー回路
13に流れる電流をIとすると、ダイオード接続された
トランジスタQ13のコレクタからベースには(2I/
β)の電流が流れる。したがって、トランジスタQ13
には(I−(2I/β))のコレクタ電流が流れる。Next, the operation of the constant voltage generating circuit will be described. In the constant voltage generating circuit, two transistors Q of the BG circuit
1, a current mirror circuit 1 formed similarly
Currents are supplied from the current mirror circuits 1 and 12, respectively, and a common current mirror circuit 13 is connected to the current mirror circuits 11 and 12 as a load. Therefore, the current of the two transistors of the BG circuit is unlikely to cause a difference. That is,
Assuming that a current flowing from the current mirror circuits 11 and 12 to the current mirror circuit 13 is I, (2I /
The current of β) flows. Therefore, transistor Q13
, A collector current of (I− (2I / β)) flows.
【0013】他方、エミッタ接地増幅回路15のトラン
ジスタQ15には(2I)のコレクタ電流が流れ、(2
I/β)のベース電流を引き込む。このことにより、ト
ランジスタQ14にも(I−(2I/β))のコレクタ
電流が流れる。なお、βはトランジスタQ13、Q1
4、Q15の電流増幅率である。このようにして、カレ
ントミラー回路11、12の電流が同じであることによ
り、BG回路の二つのトランジスタの電流は差を生じに
くい。また、縦続接続されたトランジスタQ3、Q4は
アーリー効果によるトランジスタQ1、Q2の特性の低
下を防止する。第3のカレントミラー回路13のダブル
エンドの出力は、エミッタ接地増幅回路15によりシン
グルエンドの出力に変換される。On the other hand, a collector current of (2I) flows through the transistor Q15 of the common-emitter amplifier circuit 15, and (2I)
I / β). As a result, a collector current of (I− (2I / β)) also flows through the transistor Q14. Here, β is the transistor Q13, Q1
4. Current amplification factor of Q15. In this way, since the currents of the current mirror circuits 11 and 12 are the same, the current of the two transistors of the BG circuit hardly causes a difference. The cascaded transistors Q3 and Q4 prevent the characteristics of the transistors Q1 and Q2 from deteriorating due to the Early effect. The double-ended output of the third current mirror circuit 13 is converted to a single-ended output by the common-emitter amplifier 15.
【0014】さて、電源電圧VCCの変動によりトランジ
スタQ2のコレクタ電流がトランジスタQ1よりも多く
なり、バンドギャップ電圧VBGが得られなくなったと仮
定する。この時、トランジスタQ11のコレクタ電流は
トランジスタQ8よりも多くなる。トランジスタQ15
はベース電流が多くなりコレクタ電流も増加するが、そ
のコレクタ電流はトランジスタQ7とトランジスタQ1
2からの(2I)の電流によりほとんど変化しないので
エミッタフォロア回路16のトランジスタQ5のベース
電流が増加する。そして、トランジスタQ5のエミッタ
電流が増加するので、エミッタフォロア回路17のトラ
ンジスタQ18のベース電流が減少し、コレクタ電流も
減少するので接続点Pの電圧は低下する。[0014] Now, it is assumed that the collector current of the transistor Q2 due to fluctuations in the power supply voltage V CC becomes greater than that of the transistor Q1, the band gap voltage V BG is no longer obtained. At this time, the collector current of the transistor Q11 becomes larger than that of the transistor Q8. Transistor Q15
Although the base current increases and the collector current increases, the collector current is increased by the transistors Q7 and Q1.
Since there is almost no change due to the current of (2I) from 2, the base current of the transistor Q5 of the emitter follower circuit 16 increases. Then, the emitter current of the transistor Q5 increases, the base current of the transistor Q18 of the emitter follower circuit 17 decreases, and the collector current also decreases, so that the voltage at the connection point P decreases.
【0015】したがって、BG回路の電流が減少する。
電流が少なくなると、マルチエミッタのトランジスタQ
1のコレクタ電流がトランジスタQ2に比較して多く流
れる。このことは、トランジスタQ1はカレントミラー
回路11から電流を供給されるので、カレントミラー回
路11の電流が増加する方向に作用する。他方、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも少
なくなることによりバンドギャップ電圧VBGが得られな
くなる場合には、エミッタ接地増幅回路15、エミッタ
フォロア回路16、エミッタフォロア回路17が逆に動
作し、接続点Pの電圧が上昇することによりBG回路の
電流が増加する。BG回路の電流が増加すると、トラン
ジスタQ2のコレクタ電流がトランジスタQ1よりも多
くなり、カレントミラー回路12の電流を増加する方向
に作用する。Therefore, the current of the BG circuit decreases.
When the current decreases, the multi-emitter transistor Q
One collector current flows more than the transistor Q2. This means that the transistor Q1 is supplied with a current from the current mirror circuit 11, so that the current in the current mirror circuit 11 increases. On the other hand, if the bandgap voltage V BG cannot be obtained because the collector current of the transistor Q2 becomes smaller than that of the transistor Q1, the common emitter amplifier circuit 15, the emitter follower circuit 16, and the emitter follower circuit 17 operate in reverse. As the voltage at the connection point P increases, the current of the BG circuit increases. When the current of the BG circuit increases, the collector current of the transistor Q2 becomes larger than that of the transistor Q1, which acts to increase the current of the current mirror circuit 12.
【0016】このようにして、トランジスタQ1、Q2
のコレクタ電流は電源電圧VCCの変動にかかわらず、常
にバランスをとって等しく流れるように作用する。つま
り、抵抗R1、R2の接続点Pには常にバンドギャップ
電圧VBGが得られるように負帰還が掛けられ、そのバン
ドギャップ電圧VBGから抵抗R1、R2により設定され
る所望の電圧VOUT を端子2に得ることができる。な
お、カレントミラー回路14は、電流源S1からエミッ
タフォロア回路16に流れる電流を接地側に流し、その
電流がトランジスタQ5のベースを経て前段のトランジ
スタQ15に流れ込まないようにする。Thus, the transistors Q1, Q2
Of the power supply voltage V CC always acts in a balanced and equal manner regardless of the fluctuation of the power supply voltage V CC . That is, a negative feedback is applied to the connection point P between the resistors R1 and R2 so that the bandgap voltage VBG is always obtained, and a desired voltage VOUT set by the resistors R1 and R2 is applied from the bandgap voltage VBG. Terminal 2 can be obtained. The current mirror circuit 14 allows the current flowing from the current source S1 to the emitter follower circuit 16 to flow to the ground side, and prevents the current from flowing into the preceding transistor Q15 via the base of the transistor Q5.
【0017】[0017]
【発明の効果】以上述べたように、本発明の定電圧発生
回路はBG回路の二つのトランジスタに供給される電流
が同じになるように夫々にカレントミラー回路を接続し
てあり、該カレントミラー回路の電流に差を生ずる場合
にはその差をエミッタ接地増幅回路、第1と第2のエミ
ッタフォロア回路で検出して負帰還を掛けて第2のエミ
ッタフォロア回路の抵抗の接続点に常にバンドギャップ
電圧が得られるようにしてある。したがって、電源電圧
の変動等によりBG回路の二つのトランジスタに流れる
電流が変化しても出力端に得られる電圧はその影響を受
けることはなく安定した電圧を得ることができる。さら
に本発明の定電圧発生回路は、製造時におけるトランジ
スタの特性のばらつきの影響を受けにくい利点がある。
これは、BG回路を中心にして三つのカレントミラー回
路がほぼ対称に形成され、全体のトランジスタの特性が
そろっていればばらつきの影響が動作に現れにくいこと
による。集積回路として形成する場合、トランジスタの
特性は全体にそろった状態でばらつくので好都合であ
る。As described above, in the constant voltage generating circuit according to the present invention, the current mirror circuits are respectively connected so that the currents supplied to the two transistors of the BG circuit become the same. When a difference occurs in the current of the circuit, the difference is detected by a common-emitter amplifier circuit, the first and second emitter follower circuits, and a negative feedback is applied, so that a band is always connected to the connection point of the resistor of the second emitter follower circuit. A gap voltage is obtained. Therefore, even if the current flowing through the two transistors of the BG circuit changes due to the fluctuation of the power supply voltage or the like, the voltage obtained at the output terminal is not affected by the change and a stable voltage can be obtained. Further, the constant voltage generating circuit of the present invention has an advantage that it is less affected by variations in transistor characteristics during manufacturing.
This is because three current mirror circuits are formed substantially symmetrically around the BG circuit, and if the characteristics of all the transistors are uniform, the influence of the variation hardly appears in the operation. In the case of forming an integrated circuit, the characteristics of the transistor vary in a uniform state, which is advantageous.
【図1】 本発明の定電圧発生回路の実施例を示す回路
図である。FIG. 1 is a circuit diagram showing an embodiment of a constant voltage generation circuit according to the present invention.
【図2】 従来のバンドギャップリフアレンス回路の回
路図である。FIG. 2 is a circuit diagram of a conventional band gap reference circuit.
11 第1のカレントミラー回路 12 第2のカレントミラー回路 13 第3のカレントミラー回路 15 エミッタ接地増幅回路 16 第1のエミッタフォロア回路 17 第2のエミッタフォロア回路 DESCRIPTION OF SYMBOLS 11 1st current mirror circuit 12 2nd current mirror circuit 13 3rd current mirror circuit 15 Common emitter amplifier circuit 16 1st emitter follower circuit 17 2nd emitter follower circuit
Claims (2)
トランジスタを含み、両方のトランジスタのコレクタ電
流を等しくすることにより該ベースからバンドギャップ
電圧が得られるバンドギャップリフアレンス回路、第1
と第2のトランジスタに縦続接続し、ベースを互いに接
続された第3と第4のトランジスタ、夫々が第1と第2
のトランジスタの能動負荷となり、入力端が第3と第4
のトランジスタに接続された第1と第2のカレントミラ
ー回路、第1と第2のカレントミラー回路の能動負荷と
なる第3のカレントミラー回路、第3のカレントミラー
回路の出力が加えられるエミッタ接地増幅回路、該エミ
ッタ接地増幅回路の出力が加えられる第1のエミッタフ
ォロア回路、第1のエミッタフォロア回路の出力が加え
られ出力端から所望の電圧を得る第2のエミッタフォロ
ア回路からなり、第1と第2のカレントミラー回路は二
つの出力端を夫々有し、夫々一つの出力端が第3のカレ
ントミラー回路に接続し、残りの出力端は互いに接続さ
れて該エミッタ接地増幅回路にその負荷として接続され
ており、第1のエミッタフォロア回路は負荷として定電
流源が接続し、さらに該定電流源の電流が前段の回路に
流れることなく接地側に流れるように第4のカレントミ
ラー回路を設けてあり、第2のエミッタフォロア回路は
負荷として第1と第2の抵抗が接続し、抵抗同志の接続
点に第1と第2のトランジスタのベースが接続されてお
り、第3と第4のトランジスタのベースに接続する該出
力端から所望の電圧が得られることを特徴とする定電圧
発生回路。1. A bandgap reference circuit comprising a first and a second transistor having a base connected to each other, wherein a bandgap voltage is obtained from the base by equalizing collector currents of both transistors.
Third and fourth transistors cascade-connected to a second transistor and a base, and the first and second transistors are connected to each other.
And the input ends of the third and fourth transistors
First and second current mirror circuits connected to the first transistor, a third current mirror circuit serving as an active load of the first and second current mirror circuits, and a common emitter to which the output of the third current mirror circuit is applied An amplifier circuit, a first emitter follower circuit to which the output of the common emitter amplifier circuit is added, and a second emitter follower circuit to which an output of the first emitter follower circuit is added and a desired voltage is obtained from an output terminal. And the second current mirror circuit each have two output terminals, one output terminal of each of which is connected to the third current mirror circuit, and the other output terminals of which are connected to each other so that the load is applied to the common emitter amplifier circuit. The first emitter follower circuit is connected to a constant current source as a load, and further connected without the current of the constant current source flowing to the preceding circuit. A fourth current mirror circuit is provided so as to flow to the side, and the second emitter follower circuit is connected to first and second resistors as loads, and the first and second transistors are connected to a connection point between the resistors. A constant voltage generating circuit having a base connected thereto, wherein a desired voltage is obtained from the output terminal connected to the bases of the third and fourth transistors.
エミッタ接地増幅回路に接続する第5のトランジスタ、
第5のトランジスタに直列接続する第6のトランジス
タ、第6のトランジスタのベースに入力端が接続し、出
力端が第5のトランジスタのベースに接続する第4のカ
レントミラー回路からなる請求項1の定電圧発生回路。2. A first emitter floor circuit comprising: a fifth transistor having an input terminal connected to a common-emitter amplifier circuit;
6. A sixth transistor connected in series to the fifth transistor, and a fourth current mirror circuit having an input terminal connected to the base of the sixth transistor and an output terminal connected to the base of the fifth transistor. Constant voltage generation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33465696A JP3406468B2 (en) | 1996-11-29 | 1996-11-29 | Constant voltage generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33465696A JP3406468B2 (en) | 1996-11-29 | 1996-11-29 | Constant voltage generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10161760A true JPH10161760A (en) | 1998-06-19 |
JP3406468B2 JP3406468B2 (en) | 2003-05-12 |
Family
ID=18279802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33465696A Expired - Fee Related JP3406468B2 (en) | 1996-11-29 | 1996-11-29 | Constant voltage generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3406468B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111813170A (en) * | 2019-04-11 | 2020-10-23 | 力旺电子股份有限公司 | Band difference reference circuit |
-
1996
- 1996-11-29 JP JP33465696A patent/JP3406468B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111813170A (en) * | 2019-04-11 | 2020-10-23 | 力旺电子股份有限公司 | Band difference reference circuit |
CN111813170B (en) * | 2019-04-11 | 2022-02-18 | 力旺电子股份有限公司 | Band difference reference circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3406468B2 (en) | 2003-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0121642B2 (en) | ||
JPH0452645B2 (en) | ||
JPH0322723B2 (en) | ||
US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
JP2869664B2 (en) | Current amplifier | |
US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
JPH1124769A (en) | Constant current circuit | |
US5155429A (en) | Threshold voltage generating circuit | |
JPS6154286B2 (en) | ||
JP2644191B2 (en) | Buffer amplifier | |
JP3406468B2 (en) | Constant voltage generator | |
JPH0252892B2 (en) | ||
JP3736077B2 (en) | Voltage comparison circuit | |
JP2930024B2 (en) | Voltage comparison circuit | |
JP3851019B2 (en) | Voltage buffer circuit | |
JP2776019B2 (en) | Constant voltage circuit | |
JPH07336161A (en) | Differential amplifier | |
JPH06236219A (en) | Constant current circuit | |
JP3547895B2 (en) | Constant current generation circuit | |
JP2703953B2 (en) | Current amplifier circuit | |
JP2001195141A (en) | Band gap reference circuit | |
JPS5916311B2 (en) | comparison circuit | |
JP3204387B2 (en) | Oscillation circuit | |
JPH06260925A (en) | Level shift circuit | |
JPH0646370B2 (en) | Constant current circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |