JPS596605A - Current amplifier - Google Patents

Current amplifier

Info

Publication number
JPS596605A
JPS596605A JP57115228A JP11522882A JPS596605A JP S596605 A JPS596605 A JP S596605A JP 57115228 A JP57115228 A JP 57115228A JP 11522882 A JP11522882 A JP 11522882A JP S596605 A JPS596605 A JP S596605A
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
integrated circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57115228A
Other languages
Japanese (ja)
Other versions
JPH0452646B2 (en
Inventor
Masayuki Katakura
雅幸 片倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57115228A priority Critical patent/JPS596605A/en
Publication of JPS596605A publication Critical patent/JPS596605A/en
Publication of JPH0452646B2 publication Critical patent/JPH0452646B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To improve the chracteristics of an applied circuit device by preventing transconductance from dependence upon the absolute value of a diffused resistor in an integrated circuit when the circuit device is used as the integrated circuit. CONSTITUTION:Internal reference current IRI and external reference current IRE are formed on the basis of a reference voltage source 31. The current IRI and IRE are determined by the voltage source 31 and an internal reference resistor 32 and an external reference resistor 35 which are formed by respective diffused resistors. One end of the reference resistors 32, 35 is connected to a reference voltage terminal 33 and the other ends of respective resistors 32, 35 are connected to an npn transistors (TR) 36, 37. The current inversion circuit 36 consists of npn TRs 41, 42 and its collector is connected to the input terminal of a current inversion circuit 43. The internal reference current IRI of the circuit 43 is the steady state current of TRs 6, 7 constituting a voltage-current converting circuit 3 of differential input and output.

Description

【発明の詳細な説明】 本発明は、一対の差動入力端子に印加された入力信号の
差電圧に対応する出力電流を得る電流増幅器に関し、特
に、集積回路化に好適なものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current amplifier that obtains an output current corresponding to a voltage difference between input signals applied to a pair of differential input terminals, and is particularly suitable for integration into an integrated circuit.

たとえば、平衡信号として伝送された信号から同相成分
を除去し不平衡信号に変換する計測用増幅器や、利得を
電気的に制御可能な電圧−電流変換器、電圧増幅器、又
は可変インピーダンス回路等を実現する手段きして、差
動入力−差動出力の電圧−電流変換回路と乗算回路とを
組み合わせて電流出力を得る手段が必要とされる。
For example, it is possible to realize an instrumentation amplifier that removes the common mode component from a signal transmitted as a balanced signal and converts it into an unbalanced signal, a voltage-to-current converter whose gain can be electrically controlled, a voltage amplifier, or a variable impedance circuit. Therefore, a means for obtaining a current output by combining a differential input-differential output voltage-current conversion circuit and a multiplication circuit is required.

このような形態の電流増幅器は、集積回路化した場合に
より良好な素子間の特性整合性、熱結合のため、本質的
に集積回路形態に適したものである。しかし、トランス
コンダクタンスの絶対値が集積回路内部の拡散抵抗の絶
対値に依存するため、絶対値が充分確保できないという
問題点がある。
This type of current amplifier is essentially suitable for an integrated circuit configuration because it provides better characteristic matching and thermal coupling between elements when integrated. However, since the absolute value of the transconductance depends on the absolute value of the diffused resistance inside the integrated circuit, there is a problem that a sufficient absolute value cannot be secured.

すなわち、集積回路内の拡散抵抗は、±20%程度の絶
対値のばらつきと、約1500 m/delの温度依存
性を有しており、集積回路化した電流増幅器のトランス
コンダクタンスの絶対値もこの影響をそのまま受ける。
In other words, the diffused resistance in an integrated circuit has a variation in absolute value of about ±20% and a temperature dependence of about 1500 m/del, and the absolute value of the transconductance of a current amplifier integrated in an integrated circuit also has a variation in absolute value of about ±20% and a temperature dependence of about 1500 m/del. be affected as is.

ただし、上記絶対値のばらつきや温度依存性は、集積回
路内部で全体が構成される回路装置の一部となる電流増
幅器の場合には問題とならない。これに対して、集積回
路からの電流出力を外付けのL(コイル)、C(キャパ
シタ)、R(抵抗)素子等により電圧に変換するような
電圧増幅器、もしくは、電流増幅器を可変インピーダン
ス回路として用い、プログラマブルな周波数特性やフィ
ルタ特性を実現する回路等においては、トランスコンダ
クタンスの絶対値を高精度に実現することが強く望まれ
る。
However, the above-mentioned variations in absolute values and temperature dependence do not pose a problem in the case of a current amplifier that is part of a circuit device that is entirely configured inside an integrated circuit. On the other hand, a voltage amplifier that converts the current output from an integrated circuit into voltage using an external L (coil), C (capacitor), R (resistance) element, etc., or a current amplifier as a variable impedance circuit. It is strongly desired to realize the absolute value of transconductance with high precision in circuits that realize programmable frequency characteristics and filter characteristics.

第1図は、このような電流増幅器の一例を示す回路図で
ある。この第1図において、1は正電源供給端子、2は
負電源供給端子である。差動入力−差動出力の電圧電流
変換回路3は、一対の互いに等しい電流Ixをそれぞれ
供給する電流源4の各出力端子間に接続された抵抗値R
oの抵抗5と、これらの電流源4と抵抗5とのそれぞれ
の接続点にエミッタが接続されたPNPN上形ンジスタ
6゜7とより成る。これらのトランジスタ6.7のそれ
ぞれのベースである差動入力端子8,9に供給された差
動入力電圧が電流に変換され、これらの1−ランジスク
ロ、7のそれぞれのコレクタである差動出力端子10.
11から電流L 、 I2  となって出力される。こ
れらの出力電流L 、I2は、PN接合対12を構成す
るNPN形トランジスタ13.14にそれぞれ供給され
る。トランジスタ13.14は、各ベースがそれぞれの
コレクタに接続されてPN接合のアノードを形成してお
り、これらのダイオード接続されたトランジスタ13゜
14のカソードとなる各エミッタが共通接続されて定電
流源に接続されている。さらに、PN接合対12を構成
する各トランジスタ14,13の上記各アノードは、エ
ミッタ共通トランジスタ対15を構成するN l) N
形トランジスタ16.17の各ベースにそれぞれ接続さ
れている。これらのPN接合対12とエミッタ共通トラ
ンジスタ対15とは乗算器18を構成する。エミッタ共
通トランジスタ対15の共通エミッタに接続された電流
源19は、電流2■)・を流し、上記乗算器18の乗算
係数を定めるものである。乗算器18の出力端子20.
21には電流反転(カレントミラー)回路22が接続さ
れ、エミッタ共通トランジスタ対15の各トランジスタ
16.17のそれぞれのコしフタ出力電流I3.14 
 の差電流が出力電流1゜きして出力端子23に取り出
される。すなわち、端子20の出力電流■4は電流反転
回路22によ1)硬性が反転され、端子21.20の出
力電流I4゜I3 の差成分か出力電流1o となって
、出力端子23に表われる。なお、電流反転(カレント
ミラー)回路22はI) N P形トランジスタ24.
25により構成されている。
FIG. 1 is a circuit diagram showing an example of such a current amplifier. In FIG. 1, 1 is a positive power supply terminal, and 2 is a negative power supply terminal. A differential input-differential output voltage-current conversion circuit 3 has a resistance value R connected between each output terminal of a current source 4 that supplies a pair of mutually equal currents Ix.
The resistor 5 is composed of a PNPN resistor 6.0 and a PNPN transistor 6.7 having an emitter connected to the connection point between the current source 4 and the resistor 5, respectively. The differential input voltage supplied to the differential input terminals 8, 9, which are the bases of each of these transistors 6.7, is converted into a current, and the differential output terminal, which is the collector of each of these transistors 6. 10.
11, the currents L and I2 are output. These output currents L and I2 are respectively supplied to NPN transistors 13 and 14 forming the PN junction pair 12. The bases of the transistors 13 and 14 are connected to their respective collectors to form a PN junction anode, and the emitters, which serve as cathodes of these diode-connected transistors 13 and 14, are commonly connected to form a constant current source. It is connected to the. Further, the anodes of the transistors 14 and 13 forming the PN junction pair 12 are connected to the N l) N forming the common emitter transistor pair 15.
The bases of the transistors 16 and 17 are connected to each other. These PN junction pair 12 and common emitter transistor pair 15 constitute a multiplier 18. A current source 19 connected to the common emitters of the common emitter transistor pair 15 supplies a current 2) to determine the multiplication coefficient of the multiplier 18. Output terminal 20 of multiplier 18.
A current inversion (current mirror) circuit 22 is connected to 21, and the cap output current I3.14 of each transistor 16.17 of the common emitter transistor pair 15 is connected to
The difference current is outputted to the output terminal 23 with an output current of 1°. That is, the output current 4 of the terminal 20 is 1) inverted in stiffness by the current inverting circuit 22, and becomes the difference component of the output current I4゜I3 of the terminal 21.20 or the output current 1o, which appears at the output terminal 23. . Note that the current inversion (current mirror) circuit 22 is an I) NP type transistor 24.
25.

このような第1図の構成において、電圧−電流反転回路
3の出力電流L 、I2は、 ■1千I x  v /′RO・・・曲曲曲■I 2 
+ I x + v 、’Ro      曲曲曲、、
、■となり、乗算器18の出力電流I3 、 I4  
は、I3 = L (IY/IX )      ・・
・・・・・・・・・・・・・Q、I4 = I2 (I
v/Ix )     ・・・・・・・・・・曲灼とな
る。こイ]らの0〜0式より、出力電流1oは、’O”
l4I3 =2〜“IY/IXI(0・・・曲曲曲■となる。した
がって、この回路は、端子8,9間の電泣差を電流に変
換し、その出力電流への変換係数は電流源19の電流値
工1・にょって制御し得る。すなわち、この回路は、2
 IY / IxRoのトランスコンダクタンスを持ち
、このトランスコンダクタンスは電流比IY/IXと抵
抗値Roとで決定される。
In the configuration shown in FIG. 1, the output current L, I2 of the voltage-current inverting circuit 3 is: ■1,000 I x v/'RO...Song ■I2
+ I x + v, 'Ro song,...
, ■, and the output currents of the multiplier 18 I3, I4
I3 = L (IY/IX)...
・・・・・・・・・・・・Q, I4 = I2 (I
v/Ix) ・・・・・・・・・It becomes a song. From the 0 to 0 formula, the output current 1o is 'O''
l4I3 = 2 ~ "IY/IXI (0... curve ■. Therefore, this circuit converts the electrical difference between terminals 8 and 9 into a current, and the conversion coefficient to the output current is the current The current value of the source 19 can be controlled by the current value 1. That is, this circuit
It has a transconductance of IY/IxRo, and this transconductance is determined by the current ratio IY/IX and the resistance value Ro.

ところで、集積回路内の拡散抵抗の絶対値精度は、前述
したように±20%程度であるが、相対値精度は±2係
程度の良好な特性を有する。したがって、第1図の回路
を集積回路化する場合に、上記電流比Iy/Ixは、電
圧比や抵抗比で定まるため高い精度で設定することが可
能であるが、抵抗値ROが±20チ程度のばらつきを持
ち、結果として、上記トランスコンダクタンスの精度は
、拡散抵抗の精度でほぼ一義的に定まることになる。
Incidentally, the absolute value accuracy of the diffused resistor in the integrated circuit is about ±20% as described above, but the relative value accuracy has good characteristics of about ±2 factor. Therefore, when the circuit shown in Fig. 1 is integrated, the current ratio Iy/Ix can be set with high accuracy because it is determined by the voltage ratio and resistance ratio. As a result, the accuracy of the transconductance is almost uniquely determined by the accuracy of the diffused resistance.

したがって、このような電流増幅器を電流出力形の集積
回路として構成する場合、その回路の性能は、拡散抵抗
精度により支配され、充分満足し得るものではなかった
Therefore, when such a current amplifier is configured as a current output type integrated circuit, the performance of the circuit is dominated by the accuracy of the diffused resistance, and is not fully satisfactory.

本発明は上述の点に鑑み、集積回路化した場合に、トラ
ンスコンダクタンスを集積回路内部の拡散抵抗の絶対値
Cと依存することなく高精度に設定することができ、適
用される回路装置の特性向上が図れ、集積回路の製造条
件の緩和および歩留りの向上を図れるような電流増幅器
を提供することを目的とする。
In view of the above-mentioned points, the present invention enables the transconductance to be set with high accuracy without depending on the absolute value C of the diffused resistance inside the integrated circuit when integrated circuit, and the characteristics of the applied circuit device. It is an object of the present invention to provide a current amplifier that can be improved, ease manufacturing conditions for integrated circuits, and improve yield.

すなわち、本発明に係る電流増幅器の特徴は、2つの入
力端子間に印加された差動電圧に対応した出力電流を得
る集積回路化された電流増幅器において、第1のバイア
ス電流源および電圧−電流変換係数を定める集積回路内
に形成された第1の抵抗を備えた差動入力−差動出力の
電圧−電流変換回路と、この電圧−電流変換回路の差動
出力電流が供給されるPN接合対およびそれぞれのベー
スが上記PN接合対の両端に接続された少なくとも1組
のエミッタ共通トランジスタ対を備えた乗算回路と、上
記エミッタ共通トランジスタ対の共通エミッタに接続さ
れた第2のバイアス電流源と、基準電圧発生手段と、こ
の基準電圧発生手段が発生する基準電圧と集積回路内に
形成された第2の抵抗の抵抗値により定まる第1の基準
電流を発生する手段と、上記基準電圧と集積回路外部に
接続される第3の抵抗の抵抗値により定まる第2の基準
電圧を発生する手段とを具備して成り、上記第1の基準
電流発生手段により上記第1のバイアス電流源を制御し
、上記第2の基準電流発生手段に以下、本発明に係る好
ましい実施例について図面を参照しながら説明する。
That is, the characteristics of the current amplifier according to the present invention are that, in an integrated circuit current amplifier that obtains an output current corresponding to a differential voltage applied between two input terminals, a first bias current source and a voltage-current a differential input-differential output voltage-to-current conversion circuit with a first resistor formed in an integrated circuit that defines a conversion coefficient; and a PN junction to which the differential output current of the voltage-to-current conversion circuit is supplied. a multiplier circuit comprising at least one common emitter transistor pair and a respective base connected across the pair of PN junction transistors; a second bias current source connected to the common emitters of the common emitter transistor pair; , a reference voltage generating means, a means for generating a first reference current determined by the reference voltage generated by the reference voltage generating means and a resistance value of a second resistor formed in the integrated circuit, means for generating a second reference voltage determined by the resistance value of a third resistor connected to the outside of the circuit, and the first bias current source is controlled by the first reference current generating means. Hereinafter, preferred embodiments of the second reference current generating means according to the present invention will be described with reference to the drawings.

第2図は本発明の第1の実施例としての電流増幅器を示
す回路図である。この第2図において、本発明の先行技
術を示す第1図と同様の部分には同一の参照番号を付し
て説明を省略する。
FIG. 2 is a circuit diagram showing a current amplifier as a first embodiment of the present invention. In FIG. 2, the same parts as in FIG. 1 showing the prior art of the present invention are given the same reference numerals, and their explanation will be omitted.

先ず、基準電圧源31は、たとえば集積回路内部のPN
接合の順方向電圧時下等を利用することにより得られる
ものであり、この基準電圧源31に基き、内部基準電流
IRIと外部基準電流IREとが作られる。内部基準電
流IRTは、上記基準電圧源31と、集積回路内部の拡
散抵抗により形成された内部基準抵抗32により定めら
れ、この内部基準抵抗32の抵抗値RHの絶対値は±2
0%程度の誤差を含んでいるが、集積回路内部の他の拡
散抵抗との相対値精度は±2チ程度となっている。
First, the reference voltage source 31 is, for example, a PN inside the integrated circuit.
This is obtained by utilizing the forward voltage of the junction, and based on this reference voltage source 31, an internal reference current IRI and an external reference current IRE are generated. The internal reference current IRT is determined by the reference voltage source 31 and an internal reference resistor 32 formed by a diffused resistor inside the integrated circuit, and the absolute value of the resistance value RH of this internal reference resistor 32 is ±2.
Although it includes an error of about 0%, the relative value accuracy with respect to other diffused resistors inside the integrated circuit is about ±2 inches.

外部基準電流111gは、基準電圧源31と、基準電圧
端子33と基準電流端子34との間に接続された集積回
路外部の外部基準抵抗35によって定められ、この外部
基準抵抗35の抵抗値REは、たとえば誤差が士数多以
下の高精度に保たれている。
The external reference current 111g is determined by the reference voltage source 31 and an external reference resistor 35 external to the integrated circuit connected between the reference voltage terminal 33 and the reference current terminal 34, and the resistance value RE of the external reference resistor 35 is , for example, the error is maintained at a high accuracy of less than a third.

内部基準抵抗32および外部基準抵抗35の一端は、基
準電圧端子33にそれぞれ接続され、これらの抵抗32
.35の谷他端は、電流反転回路36.37にそれぞれ
接続されている。NPN形トランジスタ38.39およ
び電流源40は、電流反転(カレントミラー)回路の入
力端に生ずるダイオードの順方向電圧降下を打ち消すた
めの回路で、基準電圧端子33には、基準電圧源31の
起電圧にダイオードの順方向電圧降下分を加えた電圧を
発生する。その結果、内部および外部の基準抵抗32.
33には、実質的に基準電圧源31の起電圧が印加され
る。
One ends of the internal reference resistor 32 and the external reference resistor 35 are connected to the reference voltage terminal 33, respectively.
.. The other end of the valley 35 is connected to current inversion circuits 36 and 37, respectively. The NPN transistors 38 and 39 and the current source 40 are circuits for canceling the forward voltage drop of the diode that occurs at the input end of a current inversion (current mirror) circuit. Generates a voltage that is the voltage plus the forward voltage drop of the diode. As a result, internal and external reference resistances 32.
33, substantially the electromotive voltage of the reference voltage source 31 is applied.

電流反転回路36は、NPNトランジスタ41゜42に
より構成され、その出力端子であるトランジスタ42の
コレクタは電流反転(カレントミラー)回路43の入力
端に接続される。この電流反転回路43は、PNP形ト
ランジスタ44.45゜46により構成され、トランジ
スタ45,46の各コレクタより電流■旧(前述の電流
Ixに対応)をそれそ゛れ出力する2出力タイプのもの
であり、各出力端は前述の抵抗5の両端にそれそ′れ接
続されている。したがって、第1図とともに前述した差
動入力、差動出力の電圧−電流変換回路3を構成するト
ランジスタ6.7の定常′電流(前記Ix)は、上記内
部基準電流IrBとなる。次に、電流反転(カレントミ
ラー)回路37は、NPN形トランジスタ47,48.
49により構成され、トランジスタ47のコレクタがベ
ースに接続されて電流入力端となっており、トランジス
タ48.49のコレクタは共通接続されて出力端となっ
て、外部基準電流111Eの2倍の電流2 IREを流
す。この出力端は、エミッタ共通1−ランジスタ対15
の共通エミッタに接続されている。
The current inversion circuit 36 is constituted by NPN transistors 41 and 42, and the collector of the transistor 42, which is an output terminal thereof, is connected to the input terminal of a current inversion (current mirror) circuit 43. This current reversing circuit 43 is composed of PNP transistors 44, 45 and 46, and is of a two-output type that outputs currents (corresponding to the above-mentioned current Ix) from the respective collectors of transistors 45 and 46. Each output terminal is connected to both ends of the resistor 5 mentioned above. Therefore, the steady current (Ix) of the transistor 6.7 constituting the differential input/differential output voltage-current conversion circuit 3 described above with reference to FIG. 1 becomes the internal reference current IrB. Next, the current inversion (current mirror) circuit 37 includes NPN transistors 47, 48 .
49, the collector of transistor 47 is connected to the base and serves as a current input terminal, and the collectors of transistors 48 and 49 are commonly connected and serve as an output terminal, and a current 2 twice the external reference current 111E is generated. Run the IRE. This output terminal is a common emitter 1-transistor pair 15
connected to a common emitter.

このような構成の第1の実施例における出力−流Ioは
、第1図の先行技術の回路におけるIx 。
The output current Io in a first embodiment of such a configuration is equal to Ix in the prior art circuit of FIG.

IyをそれぞれI+u 、 IRHに置換したものとな
り、前記0式より、 io = 2 V IRE / IRIRO・・・・・
・・・・・・・・・・■が得られる。したがって、この
第1の実施例回路のトランスコンダクタンスは、2 I
RE/ InIRQとなる。
Iy is replaced with I+u and IRH, respectively, and from the above formula 0, io = 2 V IRE / IRIRO...
・・・・・・・・・・・・■ is obtained. Therefore, the transconductance of this first embodiment circuit is 2 I
It becomes RE/InIRQ.

このトランスコンダクタンス内のInE/IRrは、内
部基準抵抗32と外部基準抵抗33との抵抗比として与
えられ、この抵抗比によって0式を表4っすと、 1o=2■RI/RERo       ・・・・川・
曲・・・■となす、トランスコンダクタンスは2 R1
/RE ROとなる。ここで、■式中のRIおよびRo
は、いずれも集積回路内部に拡散等により形成された抵
抗5および32のそれぞれ抵抗値であり、これらの抵抗
値の絶対値は、集積回路の製造条件や使用温度等により
大きく依存するが、R1、Ro 間の相対精度は極めて
高く良好な値を実現するものである。これらの抵抗値R
oとR+の比をK (= Rr/Ro)とするとき、■
式は i o = 2 v K/ RE       、、、
曲曲曲■と表わされ、外部基準抵抗35の抵抗値1’(
Eと、集積回路内部の拡散抵抗の比とで決定される。す
なわち、精度の低い拡散抵抗の絶対値に依存することな
く、トランスコンダクタンス2K / REが高精度に
決定され、結果として、回路特性の性能向上、および集
積回路の製造条件の緩和や歩留りの向上が期待できる。
InE/IRr in this transconductance is given as the resistance ratio between the internal reference resistor 32 and the external reference resistor 33. Using this resistance ratio, the formula 0 is expressed in Table 4 as follows: 1o=2■RI/RERo... ·river·
Song...■ and eggplant, transconductance is 2 R1
/RE RO becomes. Here, ■RI and Ro in the formula
are the respective resistance values of the resistors 5 and 32 formed by diffusion etc. inside the integrated circuit, and the absolute values of these resistance values largely depend on the manufacturing conditions of the integrated circuit, the operating temperature, etc., but R1 , Ro is extremely high and achieves a good value. These resistance values R
When the ratio of o and R+ is K (= Rr/Ro), ■
The formula is i o = 2 v K/ RE ,,,
The resistance value of the external reference resistor 35 is 1' (
It is determined by the ratio of E and the diffusion resistance inside the integrated circuit. In other words, the transconductance 2K/RE can be determined with high precision without depending on the absolute value of the diffused resistance, which has low precision, and as a result, the performance of circuit characteristics can be improved, the manufacturing conditions of integrated circuits can be eased, and the yield can be improved. You can expect it.

次に、第3図は本発明の第2の実施例を示し、第2図と
対応する部分には同じ参照番号を付し説明を省略する。
Next, FIG. 3 shows a second embodiment of the present invention, and parts corresponding to those in FIG. 2 are given the same reference numerals and their explanations will be omitted.

この第3図に示す第2の実施例は、第2図の第1の実施
例に比較して、電圧−電流変換回路および乗算回路の構
成上の第1の相違点、および基準電流の発生手段の第2
の相違点の、2つの大きな相違点を有している。
The second embodiment shown in FIG. 3 differs from the first embodiment shown in FIG. second means
There are two major differences.

先ず、上記第1の相違点に関して、電圧−電流変換回路
および乗算回路の構成を説明する。すなわち、第3図に
おいて、第1、第2の入力端子8゜9に各ベースがそれ
ぞれ接続されたNPN形の第1、第2のトランジスタ1
01,102と、各ベースが上記第1、第2のトランジ
スタio1.i02の谷エミックにそれぞれ接続され、
谷エミソク間に抵抗5か接続されたPNP形の第3、第
4のトランジスタ6.7とにより電圧−電流変換回路が
構成され、各コレクタが上記第1、第2のトランジスタ
101.102の各エミッタにそれぞれ接続され、谷ベ
ースが上記第3、第4のトランジスタ6.7の各コレク
タにそれぞれ接続されたNPN形の第5、第6のトラン
ジスタ105,106と、谷コレククが上記第5、第6
のトランジスタ105,106の谷ベースにそれぞれ接
続され、各ベースが上記第5、第6のトランジスタ10
5.106の各エミッタにそれぞれ接続され、各エミッ
タか共通接続されたNPN形の第7、第8のトランジス
タ13 、14(!:、Gベース、:’L’クタが上記
第7、第8のトランジスタ13.14の各ベースにそれ
ぞれ接続され、各エミッタが上記第7、第8のトランジ
スタ13.14の各エミッタにそれぞれ接続されたNP
N形の第9、第10のトランジスタ103,104と、
各ベースが上記第7、第8のトランジスタ13.14の
べ−スにそれぞれ接続された少なくとも1組のエミッタ
共通トランジスタ対15とにより乗算回路が構成されて
いる。
First, regarding the first difference, the configurations of the voltage-current conversion circuit and the multiplication circuit will be explained. That is, in FIG. 3, first and second NPN transistors 1 whose respective bases are connected to the first and second input terminals 8.9
01, 102, and the bases of the first and second transistors io1. Each is connected to the i02 valley emic,
A voltage-current conversion circuit is constituted by third and fourth transistors 6.7 of PNP type with a resistor 5 connected between the valley and emitter, and each collector is connected to each of the first and second transistors 101, 102. NPN type fifth and sixth transistors 105 and 106 whose emitters are respectively connected and whose valley bases are connected to the collectors of the third and fourth transistors 6.7, respectively; 6th
are connected to the valley bases of the transistors 105 and 106, respectively, and each base is connected to the valley bases of the fifth and sixth transistors 10.
5. The seventh and eighth NPN transistors 13 and 14 (!:, G base, :'L' transistors are connected to the respective emitters of NPs connected to the respective bases of the transistors 13.14 and having their emitters connected to the emitters of the seventh and eighth transistors 13.14, respectively.
N-type ninth and tenth transistors 103 and 104;
A multiplier circuit is constituted by at least one pair of common emitter transistors 15 whose bases are respectively connected to the bases of the seventh and eighth transistors 13 and 14.

以上の構成において、トランジスタ101,102はエ
ミッタフォロワとして動作し、トランジスタ6.7をそ
れぞれ駆動する。P N接合対12を構成するトランジ
スタ13.14は、第2図のようなダイオード接続とは
なっておらず、それぞれの・\−スーエミッタ間にダイ
オード接続のトう;;’ス、9103.104を接続す
ることにより、そイ1ぞイ1電流反転(カレントミラー
)回路を構成している。ここで、トランジスタ105,
106は、トランジスタ6.7の各コレクタ電流り。
In the above configuration, transistors 101 and 102 operate as emitter followers and drive transistors 6 and 7, respectively. The transistors 13 and 14 constituting the P-N junction pair 12 are not diode-connected as shown in FIG. 2, but are diode-connected between their emitters. By connecting them, a current inversion (current mirror) circuit is constructed. Here, the transistor 105,
106 is each collector current of the transistor 6.7.

I2 とトランジスタ13.14の谷コレクタ電流か平
f蛸を1呆ったy)の帰還回路を形成し、さらに1・−
7シジスタ101.102の動作電流を定めている。ま
た、上述のように、トランジスタ13,103、および
14,104は、それぞれ電流反転(カレ〉トミラー)
回路を構成しているから、トランジスタ6と101、お
よびトランジスタ7と102には、それぞれ常に一定比
に保たれた電流か流れる。この′電流比は、トランジス
タ13と103、および14と104についてのベース
ーエミノタ間飽和電流比、すなわちエミツタ面積比によ
って設定される。たとえば、この電流比か1の場合には
、トランジスタ6と101、および7と102は概略等
しい電流で動作する。その結果、入力信号■に基(II
 、 I2の変化によって生じたトランジスタ6.7の
ベース−エミッタ間電圧の変化と同し変化がトランジス
タ101.102の・\−スーエミッタ間電圧にも生じ
、これらかそれぞれ互いに相殺する。したがって、入力
端子8゜9の電圧変化かり実に抵抗5の両端に伝達され
、前記■、■式で表わされた電流I+ 、 I2は、よ
り精度の高いものとなる。
Form a feedback circuit with I2 and the valley collector current of transistors 13 and 14, and further 1.
The operating currents of the 7-sisters 101 and 102 are determined. Further, as described above, the transistors 13, 103 and 14, 104 are current inverters (current mirrors), respectively.
Since they constitute a circuit, currents that are always maintained at a constant ratio flow through transistors 6 and 101 and transistors 7 and 102, respectively. This current ratio is set by the base-to-emitter saturation current ratios, ie, the emitter area ratios of transistors 13 and 103 and 14 and 104. For example, when this current ratio is 1, transistors 6 and 101 and transistors 7 and 102 operate with approximately equal currents. As a result, based on the input signal ■ (II
, I2 causes a change in the base-emitter voltage of transistor 6.7, and the same change occurs in the voltage between the emitters of transistors 101 and 102, and these cancel each other out. Therefore, the voltage change at the input terminal 8.9 is accurately transmitted to both ends of the resistor 5, and the currents I+ and I2 expressed by the equations (1) and (2) become more accurate.

なお、トランジスタのベース−エミッタ間電圧は、エミ
ッタ電流の対数関数として定まるため、上記の効果は1
〜ランジスタ13,103、および14.104の飽和
電流比が1であることには限定されない。
Note that since the base-emitter voltage of a transistor is determined as a logarithmic function of the emitter current, the above effect is
~The saturation current ratio of transistors 13, 103, and 14, 104 is not limited to 1.

さらに、エミッタ共通トランジスタ対15のベース電流
は、トランジスタ13,14,103゜104の電流に
は何らの影響を与えない。ベース電流はトランジスタ1
05.106によって供給される。したがって、IY 
>IXのような変換係数の設定によって変換係数の精度
低下、非線形成分の発生、異常動作等が起こらなくなる
Furthermore, the base current of the common emitter transistor pair 15 has no effect on the currents of the transistors 13, 14, 103, 104. The base current is transistor 1
Powered by 05.106. Therefore, IY
> By setting a conversion coefficient such as IX, a decrease in accuracy of the conversion coefficient, generation of nonlinear components, abnormal operation, etc. will not occur.

次に、第3図の第2の実施例における上記第2の相違点
である基準電流の発生手段の相違について説明する。こ
こで、第2図に示す第1の実施例を集積回路化した場合
に、外部基準′電流IREを発生するために、外部抵抗
35の接続用の基準電圧端子33および基準電流端子3
4の2個の外部接続ビン端子が必要となるが、第3図の
第2の実施例の場合にζ大外部抵抗接続の専用ピン端子
として1個の端子107のみを設けている。すなわち、
この第2の実施例においては、基準電圧源31の一端を
正電源供給端子1に接続し、他端をPNPN上形ンジス
タ111のエミッタに接続することにより、正電源供給
端子1と上記端子107との間に、基準電圧源31の起
電圧とトランジスタ111のベース−エミッタ間電圧を
加えた基準電圧を発生し、この基準電圧が外部基準抵抗
35に印加されることによって生じた外部基準電流IR
Eを、端子107より集積回路内部に流している。ここ
で、PNPN上形ンジスタ111,112,113およ
び電流源114は、前述した第1の実施例のトランジス
タ38,39および電流源40と同様に、電流反転回路
37の入力端に生ずるダイオードの順方向電圧降下を打
ち消すための回路である。また、第3図の内部基準電流
回路についても、外部基準電流回路と同様に、NpN形
トランジスタ116,117,118および電流源11
9が設けられている。このような第2の実施例の基準電
流発生のための構成によれば、外部基準電流■RE を
発生するための外部接続ピン端子は1ピン(端子107
)のみで済み、集積回路のパッケージの自由度がより増
大する。
Next, the second difference in the reference current generating means in the second embodiment shown in FIG. 3 will be explained. Here, when the first embodiment shown in FIG. 2 is integrated into an integrated circuit, in order to generate an external reference current IRE, a reference voltage terminal 33 for connecting an external resistor 35 and a reference current terminal 3 are provided.
However, in the case of the second embodiment shown in FIG. 3, only one terminal 107 is provided as a dedicated pin terminal for connection of a large external resistance. That is,
In this second embodiment, one end of the reference voltage source 31 is connected to the positive power supply terminal 1, and the other end is connected to the emitter of the PNPN upper type transistor 111, thereby connecting the positive power supply terminal 1 and the terminal 107. A reference voltage is generated by adding the electromotive voltage of the reference voltage source 31 and the base-emitter voltage of the transistor 111, and this reference voltage is applied to the external reference resistor 35 to generate an external reference current IR.
E flows into the integrated circuit from the terminal 107. Here, the PNPN upper type transistors 111, 112, 113 and the current source 114 are arranged in the order of diodes generated at the input terminal of the current inverting circuit 37, similar to the transistors 38, 39 and the current source 40 of the first embodiment described above. This is a circuit to cancel directional voltage drop. Also, regarding the internal reference current circuit in FIG. 3, the NpN transistors 116, 117, 118 and the current source 11
9 is provided. According to the configuration for generating the reference current of the second embodiment, the external connection pin terminal for generating the external reference current RE is pin 1 (terminal 107).
), which increases the degree of freedom in packaging the integrated circuit.

以上説明した第2図に示す第1の実施例、および第3図
に示す第2の実施例において、電流増幅を行なう部分自
体の構成と、基準電流発生部分の構成とは、それぞれ独
立に任意に組み合わせて用いることが可能である。
In the first embodiment shown in FIG. 2 and the second embodiment shown in FIG. It is possible to use it in combination with.

次に、集積回路内部の基準電圧発生手段は、主として次
の3つの方法がある。
Next, the reference voltage generating means inside the integrated circuit mainly has the following three methods.

すなわち、第1に、PN接合の順方向降下(たとえばト
ランジスタのVBE)を用いる方法であり、大きな温度
係数を有し、簡便な手段として用いられる。
That is, the first method is to use the forward drop of the PN junction (for example, VBE of a transistor), which has a large temperature coefficient and is used as a simple means.

第2に、ツェナダイオードのようなPN接合の降伏電圧
を用いる方法である。
The second method is to use the breakdown voltage of a PN junction such as a Zener diode.

第3に、熱電圧VT(=kT/Q)とVBEとによりバ
ンドギャップリファレンスの方法である。
The third method is a band gap reference method using thermal voltage VT (=kT/Q) and VBE.

これらの方法は、いずれも本発明に適用可能である。ま
た、基準電圧端子(第2図の端子33)に、集積回路外
部にて発生した基準電圧を印加してもよい。さらに、集
積回路に供給される電圧が安定である場合には、電源電
圧、またはそれを分圧した電圧を基準電圧として用いる
ことができる。
All of these methods are applicable to the present invention. Further, a reference voltage generated outside the integrated circuit may be applied to the reference voltage terminal (terminal 33 in FIG. 2). Furthermore, if the voltage supplied to the integrated circuit is stable, the power supply voltage or a voltage obtained by dividing it can be used as the reference voltage.

次に、本発明に係る電流増幅器は乗算回路のPN接合対
12に接続されたエミッタ共通トランジスタ対15を複
数個備えることにより、複数の出力を得ることができる
Next, the current amplifier according to the present invention can obtain a plurality of outputs by including a plurality of common emitter transistor pairs 15 connected to the PN junction pair 12 of the multiplication circuit.

ところで、同一集積回路チップ上に複数チャンネル(た
とえはオーディオステレオにおける左右チャンネル)の
電流増幅器を備える場合には、上記第11第2の実施例
の基準電流発生手段を1個のみ設け、基準電流を電流反
転(カレン]・ミラー)回路等により複数個取り出して
各電流増幅器に供給するように構成すればよい。
By the way, in the case where current amplifiers for multiple channels (for example, left and right channels in audio stereo) are provided on the same integrated circuit chip, only one reference current generating means of the eleventh and second embodiments is provided and the reference current is generated. It may be configured such that a plurality of them are taken out by a current inversion (karen)/mirror circuit or the like and supplied to each current amplifier.

すなわち、第4図は本発明の応用例として、1個の集積
回路51内に2個の電流増幅回路部52゜53を設けた
ものを示している。この第4図において、電流増幅回路
部52お゛よび53は、それぞれ2個の入力端子54.
55および56.57を有しており、それぞれ差動入力
端子対58および59に接続されている。電流増幅回路
部52,53の出力は、それぞれ出力端子60.61に
供給され、また演算増幅器62.63のそれぞれの反転
入力端子に供給されている。これらの演算増幅器62.
63の谷出力端子64.65は信号出力端子66.67
にそれぞれ接続され、また、各出力端子64.65はそ
れぞれ帰還回路網68,69を介して各端子60.61
に接続されている。
That is, FIG. 4 shows an example in which the present invention is applied, in which two current amplification circuit sections 52 and 53 are provided in one integrated circuit 51. In FIG. 4, current amplifier circuit sections 52 and 53 each have two input terminals 54.
55 and 56.57, and are connected to differential input terminal pairs 58 and 59, respectively. The outputs of the current amplification circuit sections 52 and 53 are supplied to output terminals 60 and 61, respectively, and to respective inverting input terminals of operational amplifiers 62 and 63. These operational amplifiers 62.
Valley output terminal 64.65 of 63 is signal output terminal 66.67
and each output terminal 64.65 is connected to each terminal 60.61 via a feedback network 68, 69, respectively.
It is connected to the.

集積回路51内部には、1個の基準電流発生回路部70
が設けられており、この回路部70から出力される前記
内部基準電流IREおよび外部基準電流IREが、2個
の電流増幅回路部52.53にそれぞれ供給されている
Inside the integrated circuit 51, one reference current generation circuit section 70 is provided.
The internal reference current IRE and the external reference current IRE output from this circuit section 70 are supplied to two current amplification circuit sections 52 and 53, respectively.

このような構成により、差動入力端子対58゜59にそ
れぞれ印加された2チヤンネルの差動入力電圧は、電流
増幅回路部52.53により電流出力に変換され、さら
に、演算増幅器62.63および帰還回路網68.69
によって任意の周波数の重み付けがなされた電圧信号と
して、信号出力端子66.67にそ、れぞれ取り出され
る。この回路の電圧利得は、集積回路内部の拡散抵抗の
絶対値には完全に依存しない。また利得は、外部基準抵
抗35を変えることにより任意に設定可能である。
With such a configuration, the two channels of differential input voltage applied to the differential input terminal pair 58 and 59 are converted into current output by the current amplifier circuit section 52.53, and further, the operational amplifier 62.63 and Feedback network 68.69
The voltage signals weighted with arbitrary frequencies are outputted to signal output terminals 66 and 67, respectively. The voltage gain of this circuit is completely independent of the absolute value of the diffusion resistance inside the integrated circuit. Furthermore, the gain can be arbitrarily set by changing the external reference resistor 35.

次に、本発明に係る電流増幅器をオーディオノイズリダ
クション装置、たとえば第5図に示すようなスライディ
ングバンド方式のノイズリダクション装置に適用しても
好ましい。
Next, it is also preferable to apply the current amplifier according to the present invention to an audio noise reduction device, for example, a sliding band type noise reduction device as shown in FIG.

この第5図のノイズリダクション装置において、入力端
子71に供給された入力信号は、利得1で周波数特性の
平坦な主信号路72、および可変遮断周波数の高域通過
フィルタを主要部とする副信号路73に送られ、これら
の主信号路72および副信号路73からの出力は、加算
器74で加算されて、出力端子75に送られる。ここで
、副信号路73に設けられた可変遮断周波数の高域通過
フィルタは、信号レベルを検出するレベル検出回路を備
えた制御回路からの制御信号に応じて遮断周波数が制御
される。この可変遮断周波数の高域通過フィルタは、一
般に可変抵抗回路とフィルタ回路網とで構成され、この
可変抵抗回路に本発明の電流増幅器を適用することがで
きる。
In the noise reduction device of FIG. 5, the input signal supplied to the input terminal 71 is a main signal path 72 with a gain of 1 and a flat frequency characteristic, and a sub signal path 72 whose main part is a high-pass filter with a variable cut-off frequency. The outputs from the main signal path 72 and the sub signal path 73 are summed by an adder 74 and sent to an output terminal 75. Here, the cut-off frequency of the high-pass filter with a variable cut-off frequency provided in the sub-signal path 73 is controlled in accordance with a control signal from a control circuit provided with a level detection circuit for detecting a signal level. This high-pass filter with a variable cut-off frequency is generally composed of a variable resistance circuit and a filter network, and the current amplifier of the present invention can be applied to this variable resistance circuit.

すなわち、第6図は電流増幅器による可変抵抗回路の構
成例を示しており、本発明の電流増幅器81の出力端子
23を反転入力端子9に接続して負帰還路を形成し、可
変抵抗回路の入力端子82を端子8に、出力端子83を
端子23にそれぞれ接続して2端子回路として構成した
ものである。
That is, FIG. 6 shows an example of the configuration of a variable resistance circuit using a current amplifier, in which the output terminal 23 of the current amplifier 81 of the present invention is connected to the inverting input terminal 9 to form a negative feedback path. The input terminal 82 is connected to the terminal 8, and the output terminal 83 is connected to the terminal 23, thereby forming a two-terminal circuit.

この可変抵抗回路の入出力端子82.83から見た等価
回路は、第7図に示すように、バッファアンプ84と可
変抵抗85との直列接続回路となる。
The equivalent circuit viewed from the input/output terminals 82 and 83 of this variable resistance circuit is a series connection circuit of a buffer amplifier 84 and a variable resistance 85, as shown in FIG.

ここで、第8図は、前記第1の実施例の電流増幅器を第
6図の可変抵抗回路として用い、前述したスライディン
グバンド方式のノイズリダクション装置に適用した応用
例を示している。
Here, FIG. 8 shows an application example in which the current amplifier of the first embodiment is used as the variable resistance circuit of FIG. 6 and applied to the aforementioned sliding band type noise reduction device.

この第8図において、集積回路91内部に第5図のノイ
ズリダクション装置の主要部が形成されており、入力端
子71に供給された入力信号に対してノイズリダクショ
ンがなされて出力端子75から出力される。
In this FIG. 8, the main part of the noise reduction device shown in FIG. Ru.

すなわち、入力端子71の入力信号は、前述した電流増
幅器の電圧−電流変換回路を構成する一方のトランジス
タ6のベースに供給され、また、上記入力信号は、主信
号路72を介して加算回路として動作する演算増幅器9
2の非反転入力端子に供給されている。前述の電流増幅
器の乗算回路の入力段に設けられたPN接合対12には
、2組のエミッタ共通トランジスタ対93.94が接続
され、2つの電流出力が得られるようになっている。エ
ミッタ共通トランジスタ対93の出力端子は、上記電圧
−電流変換回路の他方のトランジスタ7のベースに接続
され、また、集積回路91の端子95を介してキャパシ
タ96の一端に接続されている。キャパシタ96の他端
は接地されている。
That is, the input signal of the input terminal 71 is supplied to the base of one of the transistors 6 constituting the voltage-current conversion circuit of the current amplifier mentioned above, and the input signal is supplied to the base of the transistor 6 as an adder circuit via the main signal path 72. Operating operational amplifier 9
2 non-inverting input terminal. Two common emitter transistor pairs 93 and 94 are connected to the PN junction pair 12 provided at the input stage of the multiplier circuit of the current amplifier described above, so that two current outputs can be obtained. The output terminal of the common emitter transistor pair 93 is connected to the base of the other transistor 7 of the voltage-current conversion circuit, and is also connected to one end of a capacitor 96 via a terminal 95 of the integrated circuit 91. The other end of capacitor 96 is grounded.

これらの上記電圧−電流変換回路および乗算回路の一部
(PN接合12とエミッタ共通トランジスタ対93)よ
り成る電流増幅回路部は、第6図のように、エミッタ共
通トランジスタ対93の出力が入力段のトランジスタ7
のベースに負帰還される構成となっていることより、端
子95から見た等価回路は第7図のような可変抵抗回路
となる。
As shown in FIG. 6, the current amplification circuit section consisting of a part of the above voltage-current conversion circuit and multiplication circuit (PN junction 12 and common emitter transistor pair 93) is configured such that the output of the common emitter transistor pair 93 is connected to the input stage. transistor 7
Since negative feedback is provided to the base of the terminal 95, the equivalent circuit seen from the terminal 95 becomes a variable resistance circuit as shown in FIG.

そして、この可変抵抗回路とキャパシタ96とで、実質
的に一次形の高域通過フィルタ回路を構成し、上記可変
抵抗回路の抵抗値を変化させることにより、このフィル
タ回路の遮断周波数が変化する。
This variable resistance circuit and the capacitor 96 constitute a substantially linear high-pass filter circuit, and by changing the resistance value of the variable resistance circuit, the cutoff frequency of this filter circuit is changed.

ここで、上記可変抵抗回路の抵抗値は、エミッタ共通ト
ランジスタ対93の共通エミッタ電流を制御することに
よって制御可能である。すなわち、エミッタ共通トラン
ジスタ対93の共通エミッタには、入力端が前記基準電
流端子34に接続された電流反転(カレントミラー)回
路97の出力端が接続され、この電流反転回路97の出
力側トランジスタと並列に、制御入力端子98からの制
御信号に応じて電流値が制御される電流源99を接続し
ている。なお、制御入力端子98には、前記副信号路出
力より制御電圧を得るための制御回路が接続されるが、
説明を簡略化するために第8図では省略している。
Here, the resistance value of the variable resistance circuit can be controlled by controlling the common emitter current of the common emitter transistor pair 93. That is, the common emitter of the common emitter transistor pair 93 is connected to the output end of a current inversion (current mirror) circuit 97 whose input end is connected to the reference current terminal 34, and the output side transistor of this current inversion circuit 97 is connected to the common emitter of the common emitter transistor pair 93. A current source 99 whose current value is controlled in accordance with a control signal from a control input terminal 98 is connected in parallel. Note that a control circuit for obtaining a control voltage from the sub-signal path output is connected to the control input terminal 98;
It is omitted in FIG. 8 to simplify the explanation.

次に、上記乗算回路のエミッタ共通トランジスタ対94
は、高域通過特性の副信号路出力を得るために、端子7
1.91間の電位差に対応した電流出力を作り出してい
る。このエミッタ共通トランジスタ対94の出力は、上
記加算回路として作用する演算増幅器92の反転入力端
子に供給されている。この場合、演算増幅器92は、主
信号路72に対して電圧フォロワとして作用し、副信号
路出力は電流源化されているために該出力に対して反転
増幅器として作用する。ところで、副信号路の利得は、
入力端子71からエミッタ共通トランジスタ対94の出
力までのトランスコンダクタンスと、演算増幅器92の
負帰還抵抗100の抵抗値との積により定まる。この抵
抗100は集積回路内部の拡散抵抗として形成されるた
め、上記トランスコンダクタンスは拡散抵抗の絶対値に
反比例するように構成されるべきである。したがって、
前記エミッタ共通トランジスタ対93の共通エミッタ電
流が前記外部基準電流IREによって与えられているの
に対し、上記エミッタ共通トランジスタ対94の共通エ
ミッタ電流は、前記内部基準電流IRIが与えられてい
る。
Next, the emitter common transistor pair 94 of the multiplication circuit
is connected to terminal 7 in order to obtain an auxiliary signal path output with high-pass characteristics.
It produces a current output corresponding to a potential difference between 1.91 and 1.91. The output of this common emitter transistor pair 94 is supplied to an inverting input terminal of an operational amplifier 92 which acts as the adder circuit. In this case, the operational amplifier 92 acts as a voltage follower for the main signal path 72, and since the output of the sub signal path is a current source, it acts as an inverting amplifier for the output. By the way, the gain of the sub-signal path is
It is determined by the product of the transconductance from the input terminal 71 to the output of the common emitter transistor pair 94 and the resistance value of the negative feedback resistor 100 of the operational amplifier 92. Since this resistor 100 is formed as a diffused resistor inside the integrated circuit, the transconductance should be configured to be inversely proportional to the absolute value of the diffused resistor. therefore,
The common emitter current of the common emitter transistor pair 93 is given by the external reference current IRE, while the common emitter current of the common emitter transistor pair 94 is given the internal reference current IRI.

このような構成を有するノイズリダクション装置におい
て、入力端子71への入力信号が無いとき(無信号時)
に、副信号路の遮断周波数は最も低下した状態となり、
このとぎ電流源99の電流は略0となる。したがって、
エミッタ共通トランジスタ対93の共通エミッタ電流は
略前記外部基準電流IREとなり、前述の本発明の説明
からも明らかなように、可変抵抗回路は集積回路内の拡
散抵抗の絶対値に依存しない等価抵抗値が得られ、副信
号路の遮断周波数は拡散抵抗の影響を受けない。
In the noise reduction device having such a configuration, when there is no input signal to the input terminal 71 (no signal)
At this point, the cut-off frequency of the sub-signal path is at its lowest, and
The current of this switching current source 99 becomes approximately zero. therefore,
The common emitter current of the common emitter transistor pair 93 becomes approximately the external reference current IRE, and as is clear from the above description of the present invention, the variable resistance circuit has an equivalent resistance that does not depend on the absolute value of the diffused resistance in the integrated circuit. is obtained, and the cutoff frequency of the sub-signal path is not affected by the diffusion resistance.

次に、入力信号が印加されると、制御回路(図示せず)
の作用により、電流源99に電流が流れる。したがって
、副信号路の遮断周波数は上昇し、主に電流源99によ
り支配的に定められる。この場合、制御回路入力に対し
て電流源99の電流が拡散抵抗の絶対値に依存しないよ
うな構成とすることにより、入力信号印加状態での副信
号路の遮断周波数も拡散抵抗の絶対値に依存しないよう
に制御できる。
Then, when an input signal is applied, a control circuit (not shown)
A current flows through the current source 99 due to the action of . Therefore, the cutoff frequency of the auxiliary signal path increases and is determined primarily by the current source 99. In this case, by adopting a configuration in which the current of the current source 99 with respect to the control circuit input does not depend on the absolute value of the diffused resistance, the cutoff frequency of the sub-signal path when the input signal is applied also changes to the absolute value of the diffused resistance. Can be controlled to avoid dependence.

なお、本発明は上記実施例のみに限定されるものではな
く、たとえば上記谷トランジスタの導電形のPNP形と
NPN形とを互いに交換してもよく、また、2個の並列
的な電流源を用いる代わりに1個の電流源出力を分流し
て用いてもよい。
Note that the present invention is not limited to the above-mentioned embodiments. For example, the conductivity types of the valley transistors may be exchanged between PNP type and NPN type, and two parallel current sources may be used. Instead of using this, the output of one current source may be divided and used.

以上説明したように、本発明に係る電流増幅器によれは
、集積回路化した場合に、同一基準電圧から、集積回路
内の拡散抵抗に反比例した内部基準電流と、集積回路外
部に接続した基準抵抗に反比例した外部基準電流を用い
、電流増幅器のトランスコンダクタンスが拡散抵抗の絶
対値に依存しないようにすることが可能となる。したが
って、ある種の電圧増幅器、プログラマフルフィルタ回
路、またその発展形であるスライヂインクバンド方式ノ
イズリダクション装置等への応用において、利得、周波
数特性等の精度が拡散抵抗の絶対値に依存せず、高精度
化が図れる。さらにその結果として、回路特性の性能向
上、および集積回路の製造条件の緩和や歩留りの向上が
期待できる。
As explained above, when the current amplifier according to the present invention is integrated into an integrated circuit, from the same reference voltage, an internal reference current that is inversely proportional to the diffused resistance within the integrated circuit and a reference resistor connected to the outside of the integrated circuit are generated. By using an external reference current that is inversely proportional to , it is possible to make the transconductance of the current amplifier independent of the absolute value of the diffusion resistance. Therefore, in applications such as certain voltage amplifiers, programmer full filter circuits, and advanced slide ink band noise reduction devices, the accuracy of gain, frequency characteristics, etc. does not depend on the absolute value of the diffused resistance. , high precision can be achieved. Furthermore, as a result, improvements in circuit characteristics, relaxation of integrated circuit manufacturing conditions, and improvement in yield can be expected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は電流増幅器の先行技術を示す回路図、第2図は
本発明に係る電流増幅器の第1の実施例を示す回路図、
第3図は第2の実施例を示す回路図、第4図は本発明に
係る電流増幅器の応用例を示すフロック回路図、第5図
はスライプインクツくンド方式のノイズリダクション装
置の基本構成を示すブロック図、第6図は本発明に係る
電流増幅器の他の応用例を示すブロック図、第7図は第
6図の等価回路図、第8図は本発明に係る電流増幅器を
第6図の可変抵抗回路に応用して第5図のノイズリダク
ション装置を構成した具体例を示す回路図である。 3・・・・・・・・・・・・・・・・・・電圧−電流変
換回路5・・・・・・・・・・・・・・・・・・第1の
抵抗8.9・・・・・・・・・・・・入力端子12・・
・・・・・・・・・・・・・PN接合体15.93.9
4・・・エミッタ共通トランジスタ対31・・・・・・
・・・・・・・・・基準電圧源32・・・・・・・・・
・・・・・・内部基準抵抗(第2の抵抗)35・・・・
・・・・・・・・・・・外部基準抵抗(第3の抵抗)第
1m ノ
FIG. 1 is a circuit diagram showing a prior art of a current amplifier, FIG. 2 is a circuit diagram showing a first embodiment of a current amplifier according to the present invention,
FIG. 3 is a circuit diagram showing a second embodiment, FIG. 4 is a block circuit diagram showing an application example of the current amplifier according to the present invention, and FIG. 5 is a basic configuration of a noise reduction device using a slide ink bundle method. 6 is a block diagram showing another application example of the current amplifier according to the present invention, FIG. 7 is an equivalent circuit diagram of FIG. 6, and FIG. 8 is a block diagram showing another application example of the current amplifier according to the present invention. 6 is a circuit diagram showing a specific example of the noise reduction device of FIG. 5 applied to a variable resistance circuit. FIG. 3・・・・・・・・・・・・・・・・・・Voltage-current conversion circuit 5・・・・・・・・・・・・・・・・・・First resistor 8.9 ......Input terminal 12...
・・・・・・・・・・・・PN conjugate 15.93.9
4...Common emitter transistor pair 31...
......Reference voltage source 32...
...Internal reference resistance (second resistance) 35...
......External reference resistance (third resistance) 1st m

Claims (1)

【特許請求の範囲】[Claims] 2つの入力端子間に印加された差動電圧に対応した出力
電流を得る集積回路化された電流増幅器において、第1
のバイアス電流源および電圧−電流変換係数を定める集
積回路内に形成された第1の抵抗を備えた差動入力−差
動出力の電圧−電流変換回路と、この電圧−電流変換回
路の差動出力電流が供給されるPN接合対およびそれぞ
れのベースが上記PN接合対の両端に接続された少なく
とも1組のエミッタ共通トランジスタ対を備えた乗算回
路と、上記エミッタ共通トランジスタ対の共通エミッタ
に接続された第2のバイアス電流源と、基準電圧発生手
段と、この基準電圧発生手段が発生する基準電圧と集積
回路内に形成された第2の抵抗の抵抗値により定まる第
1の基準電流を発生する手段と、上記基準電圧と集積回
路外部に接続される第3の抵抗の抵抗値により定まる第
2の基準電圧を発生する手段とを具備して成り、上記第
1の基準電流発生手段により上記第1のバイアス電流源
を制御し、上記第2の基準電流発生手段により上記第2
のバイアス電流源を制御することを特徴とする電流増幅
器。
In an integrated circuit current amplifier that obtains an output current corresponding to a differential voltage applied between two input terminals, a first
a differential input-differential output voltage-to-current conversion circuit comprising a bias current source and a first resistor formed in an integrated circuit that defines a voltage-to-current conversion coefficient; a multiplier circuit comprising a pair of PN junctions to which an output current is supplied and at least one pair of common emitter transistors each having a base connected to both ends of the pair of common emitter transistors; a second bias current source, a reference voltage generating means, and a first reference current determined by the reference voltage generated by the reference voltage generating means and the resistance value of a second resistor formed in the integrated circuit. and means for generating a second reference voltage determined by the reference voltage and the resistance value of a third resistor connected to the outside of the integrated circuit, wherein the first reference current generating means generates the second reference voltage. 1 bias current source, and the second reference current generating means controls the second bias current source.
A current amplifier characterized in that it controls a bias current source.
JP57115228A 1982-07-02 1982-07-02 Current amplifier Granted JPS596605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115228A JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115228A JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Publications (2)

Publication Number Publication Date
JPS596605A true JPS596605A (en) 1984-01-13
JPH0452646B2 JPH0452646B2 (en) 1992-08-24

Family

ID=14657517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115228A Granted JPS596605A (en) 1982-07-02 1982-07-02 Current amplifier

Country Status (1)

Country Link
JP (1) JPS596605A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208A (en) * 1985-06-24 1987-01-06 井関農機株式会社 Riding type rice planter
JPH02131512A (en) * 1988-11-12 1990-05-21 Kubota Ltd Rice transplanter with fertilizer applicator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62208A (en) * 1985-06-24 1987-01-06 井関農機株式会社 Riding type rice planter
JPH02131512A (en) * 1988-11-12 1990-05-21 Kubota Ltd Rice transplanter with fertilizer applicator

Also Published As

Publication number Publication date
JPH0452646B2 (en) 1992-08-24

Similar Documents

Publication Publication Date Title
JPS6155806B2 (en)
US4498053A (en) Current amplifier
US4379268A (en) Differential amplifier circuit
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JPS6222283B2 (en)
JPH0720040B2 (en) Voltage-current conversion circuit
JPH07113864B2 (en) Current source device
JPH0770935B2 (en) Differential current amplifier circuit
JPH0344455B2 (en)
JPS596605A (en) Current amplifier
US3533007A (en) Difference amplifier with darlington input stages
KR100617893B1 (en) Band gap reference circuit
JPH0324810B2 (en)
US5534813A (en) Anti-logarithmic converter with temperature compensation
JPH0821832B2 (en) Reactance circuit using gyrator circuit
JPS633353B2 (en)
JPS59182610A (en) Current amplifier
US20050206442A1 (en) Constant current circuit and active filter circuit using the same
JPH0239881B2 (en)
JPS6113650B2 (en)
JPH0630425B2 (en) Wideband variable gain amplifier circuit
JPH0154884B2 (en)
JPS6037484B2 (en) current stabilization circuit
JP2776019B2 (en) Constant voltage circuit
JPH02195713A (en) Filter circuit