JPH0450711Y2 - - Google Patents

Info

Publication number
JPH0450711Y2
JPH0450711Y2 JP8707585U JP8707585U JPH0450711Y2 JP H0450711 Y2 JPH0450711 Y2 JP H0450711Y2 JP 8707585 U JP8707585 U JP 8707585U JP 8707585 U JP8707585 U JP 8707585U JP H0450711 Y2 JPH0450711 Y2 JP H0450711Y2
Authority
JP
Japan
Prior art keywords
end position
data string
string end
position signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8707585U
Other languages
Japanese (ja)
Other versions
JPS61203465U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8707585U priority Critical patent/JPH0450711Y2/ja
Publication of JPS61203465U publication Critical patent/JPS61203465U/ja
Application granted granted Critical
Publication of JPH0450711Y2 publication Critical patent/JPH0450711Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【考案の詳細な説明】 〔技術分野〕 本考案は、ビデオデイスクデータの読込回路に
関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a video disc data reading circuit.

〔従来技術〕[Prior art]

従来、VHD言語デイスクに記録されたデータ
を、たとえばビデオデイスクプレーヤの映像信号
処理回路に読み込む、ビデオデイスクデータの読
込回路として、たとえば、第2図に示すものがあ
る。この従来のビデオデイスクデータの読込回路
は、図示しないビデオデイスクの記録信号を読み
取るピツクアツプ1と、読み取られた記録信号を
映像信号に復調する映像信号復調回路2と、この
映像信号から水平同期信号を分離する水平同期分
離回路3と、水平同期信号を入力し、位相ロツク
回路(PLL)により水平同期信号と等しい位相
を持つ同期クロツクを発生する同期クロツク発生
回路4と、前記映像信号から垂直同期信号を分離
する垂直同期分離回路5と、前記同期クロツク発
生回路4の同期クロツクをカウントし、垂直同期
信号でリセツトされると同時にデータ列終了位置
信号を出力するカウンタ6と、映像信号にミツク
スされているデイジタルデータを分離、復調する
デイジタルデータ復調回路7と、このデイジタル
データを順次入力し、データ列終了位置信号を入
力するたびに新たなデイジタルデータの入力を中
断してすでに格納されているデイジタルデータを
出力するレジスタ8と、このレジスタ8からデイ
ジタルデータを入力するエラー訂正回路9とを備
えている。
Conventionally, there is a video disc data reading circuit shown in FIG. 2, which reads data recorded on a VHD language disc into, for example, a video signal processing circuit of a video disc player. This conventional video disc data reading circuit includes a pickup 1 that reads a recorded signal of a video disc (not shown), a video signal demodulation circuit 2 that demodulates the read recorded signal into a video signal, and a horizontal synchronization signal that is extracted from this video signal. A horizontal synchronization separation circuit 3 separates a horizontal synchronization signal, a synchronization clock generation circuit 4 receives a horizontal synchronization signal and generates a synchronization clock having the same phase as the horizontal synchronization signal using a phase lock circuit (PLL), and a vertical synchronization signal is input from the video signal. a vertical synchronization separation circuit 5 that separates the data from the video signal; a counter 6 that counts the synchronization clock of the synchronization clock generation circuit 4 and outputs a data string end position signal at the same time as it is reset by the vertical synchronization signal; A digital data demodulation circuit 7 separates and demodulates the digital data that is already stored, and a digital data demodulation circuit 7 that sequentially inputs this digital data and interrupts the input of new digital data every time a data string end position signal is input and demodulates the already stored digital data. , and an error correction circuit 9 that inputs digital data from the register 8.

しかしながら、このような従来のビデオデイス
クデータの読込回路では、データ列終了位置信号
が出力されるタイミングの基準となる垂直同期信
号の分離に高い精度が要求されるにも関わらず、
ノイズなどによつて垂直同期信号が完全に分離で
きないことがあり、データ読み込み不能となるこ
とがある。
However, in such conventional video disc data reading circuits, high accuracy is required in separating the vertical synchronization signal, which is the reference for the timing at which the data string end position signal is output.
Vertical synchronization signals may not be completely separated due to noise, etc., making it impossible to read data.

〔考案の目的〕[Purpose of invention]

本考案は、前記の事情を鑑みてなされたもので
あつて、垂直同期信号が十分に分離できない場合
にも、データ列終了位置信号を確実に得て、前記
のようなデータ読み取り不能を防止できるビデオ
デイスクデータの読込回路を提供することを目的
とするものである。
The present invention has been developed in view of the above-mentioned circumstances, and even when the vertical synchronization signals cannot be separated sufficiently, the data string end position signal can be reliably obtained and the above-mentioned failure to read data can be prevented. The purpose of this invention is to provide a video disc data reading circuit.

〔考案の構成〕[Structure of the idea]

本考案は、前記のような目的を達するために、
ビデオデイスクからピツクアツプを介して得た映
像信号から分離されたデイジタルデータをレジス
タに順次格納して、データ列終了位置信号により
該レジスタへのデータの入力を停止するとともに
既に入力されたデータをエラー訂正回路に出力す
る、ビデオデイスクデータの読込回路において、
前記映像信号から分離された垂直同期信号からデ
ータ列終了位置信号を形成する第1のデータ列終
了位置信号形成手段と、前記映像信号から分離さ
れた水平同期信号と前回のデータ列終了信号とか
らデータ列終了位置信号を形成する第2のデータ
列終了位置信号形成手段と、前記レジスタに始動
時およびエラー発生時には前記第1のデータ列終
了位置信号形成手段を接続し、その接続後にデー
タ列終了位置信号形成手段からデータ列終了位置
信号が出力された後に前記第2のデータ列終了位
置信号形成手段を接続するスイツチ手段を設けた
ことを特徴とする、ビデオデイスクデータの読込
回路である。
In order to achieve the above objectives, the present invention
The digital data separated from the video signal obtained from the video disk via pickup is sequentially stored in a register, and the input of data to the register is stopped by a data string end position signal, and the data that has already been input is corrected for errors. In the video disc data reading circuit that outputs to the circuit,
a first data string end position signal forming means for forming a data string end position signal from a vertical synchronization signal separated from the video signal; and a first data string end position signal forming means for forming a data string end position signal from a horizontal synchronization signal separated from the video signal and a previous data string end signal. A second data string end position signal forming means for forming a data string end position signal is connected to the first data string end position signal forming means to the register at the time of startup and when an error occurs, and after the connection, the data string ends. The video disc data reading circuit is characterized in that a switch means is provided for connecting the second data string end position signal forming means after the data string end position signal is output from the position signal forming means.

〔実施例〕〔Example〕

以下、本考案の一実施例を第1図に基づいて説
明する。
An embodiment of the present invention will be described below with reference to FIG.

第1図は本考案の一実施例にかかるビデオデイ
スクデータの読込回路のブロツク図である。この
ビデオデイスクデータの読込回路は、図示しない
ビデオデイスクの記録信号を読み取るピツクアツ
プ1と、読み取られた記録信号を映像信号に復調
する映像信号復調回路2と、この映像信号から水
平同期信号を分離する水平同期分離回路3と、水
平同期信号を入力し、位相ロツク回路(PLL)
により水平同期信号と等しい位相を持つ同期クロ
ツクを発生する同期クロツク発生回路4と、前記
映像信号から垂直同期信号を分離する垂直同期分
離回路5と、第1のデータ列終了位置信号形成手
段として、前記同期クロツク発生回路4の同期ク
ロツクをカウントし、垂直同期信号でリセツトさ
れると同時にデータ列終了位置信号を出力するカ
ウンタ6と、映像信号にミツクスされているデイ
ジタルデータを分離、復調するデイジタルデータ
復調回路7と、このデイジタルデータを順次入力
し、データ列終了位置信号を入力するたびに新た
なデイジタルデータの入力を中断してすでに格納
されているデイジタルデータを出力するレジスタ
8と、このレジスタ8からデイジタルデータを入
力するエラー訂正回路9とを備えている。
FIG. 1 is a block diagram of a video disc data reading circuit according to an embodiment of the present invention. This video disc data reading circuit includes a pickup 1 that reads a recorded signal of a video disc (not shown), a video signal demodulation circuit 2 that demodulates the read recorded signal into a video signal, and a horizontal synchronization signal that is separated from this video signal. Horizontal synchronization separation circuit 3 and horizontal synchronization signal input, phase lock circuit (PLL)
A synchronization clock generation circuit 4 that generates a synchronization clock having the same phase as the horizontal synchronization signal, a vertical synchronization separation circuit 5 that separates the vertical synchronization signal from the video signal, and a first data string end position signal forming means, A counter 6 that counts the synchronous clock of the synchronous clock generating circuit 4 and outputs a data string end position signal at the same time as it is reset by the vertical synchronous signal, and a digital data that separates and demodulates the digital data mixed with the video signal. a demodulation circuit 7, a register 8 which sequentially inputs this digital data, interrupts the input of new digital data every time a data string end position signal is input, and outputs the already stored digital data; The error correction circuit 9 inputs digital data from the computer.

また、このビデオデイスクデータの読込回路に
は、一垂直周期の間の前記同期クロツクを入力し
てカウントし、所定のカウント数、すなわち、一
垂直周期の間の水平同期信号数と同数をカウント
したときにデータ列終了位置信号を出力する、第
2のデータ列終了位置信号形成手段であるカウン
タ10と、レジスタ8に入力されるデータ列終了
位置信号の入力先を切り換えるスイツチ回路11
とを備えている。また、前記エラー訂正回路9は
レジスタ8からのデータ転送の基準となるデータ
列終了位置信号が正しいタイミングで出力されて
いるか否かを判別し、正しいときにはスイツチ切
り換え信号を出力し、前記第2のデータ列終了位
置信号形成手段たるカウンタ10のデータ列終了
位置信号をレジスタ8に与えるように前記スイツ
チ回路11に出力する。このスイツチ切り換え信
号が出力されないとき、すなわち、最初のデータ
列終了位置信号が出力される以前と、誤つたタイ
ミングでデータ列終了位置信号がレジスタ8に与
えられ、いわゆる、多重エラーが起こつたときに
は、前記スイツチ回路11は第1のデータ列終了
位置信号形成手段たるカウンタ6のデータ列終了
位置信号をレジスタ8に与えるように自動復帰す
るように構成されている。なお、第2のデータ列
終了位置信号形成手段たるカウンタ10のリセツ
トポートはレジスタ8のデータ列終了位置信号入
力端に接続され、いずれかのカウンタ6または1
0から出力されるデータ列終了位置信号によつて
このカウンタ10をリセツトするように構成され
ている。
Further, the video disc data reading circuit inputs and counts the synchronization clock during one vertical period, and counts the same number as the number of horizontal synchronization signals during one vertical period. A counter 10 is a second data string end position signal forming means that outputs a data string end position signal when the data string ends, and a switch circuit 11 switches the input destination of the data string end position signal input to the register 8.
It is equipped with Further, the error correction circuit 9 determines whether or not the data string end position signal, which is a reference for data transfer from the register 8, is output at the correct timing, and when it is correct, outputs a switch switching signal, and the second A data string end position signal of the counter 10, which is a data string end position signal forming means, is outputted to the switch circuit 11 so as to be applied to the register 8. When this switch switching signal is not output, that is, when the data string end position signal is given to the register 8 at the wrong timing before the first data string end position signal is output, and a so-called multiple error occurs. The switch circuit 11 is configured to automatically return to supply the data string end position signal of the counter 6, which is the first data string end position signal forming means, to the register 8. The reset port of the counter 10, which is the second data string end position signal forming means, is connected to the data string end position signal input terminal of the register 8.
The counter 10 is configured to be reset by a data string end position signal output from 0.

このように構成されたビデオデイスクデータの
読込回路によれば、前記レジスタ8に始動時およ
びエラー発生時にはスイツチ回路11を介して前
記第1のデータ列終了位置信号形成手段たるカウ
ンタ6が接続され、その接続後にこのカウンタ6
からデータ列終了位置信号が出力された後、正し
いタイミングでそのデータ列終了位置信号が入力
されていれば、エラー訂正回路9がスイツチ切り
換え位置信号を出力し、スイツチ回路11が切り
換えられて第2のデータ列終了位置信号形成手段
たるカウンタ10がカウンタ6に接続されること
になる。したがつて、最初のデータ列終了位置信
号および多重エラーが発生した直後のデータ列終
了位置信号以外は、垂直同期信号に基づかずに、
これよりもより確実に分離される水平同期信号に
基づいて形成されたデータ列終了位置信号をレジ
スタ8に入力させることができ、ノイズ等によつ
て垂直同期信号が検出できない場合でも、正確な
タイミングでデータ列終了位置信号をレジスタ8
に入力させることができるのである。
According to the video disc data reading circuit configured in this manner, the counter 6 serving as the first data string end position signal forming means is connected to the register 8 via the switch circuit 11 at the time of startup and when an error occurs; After that connection this counter 6
After a data string end position signal is output from , if the data string end position signal is input at the correct timing, the error correction circuit 9 outputs a switch switching position signal, and the switch circuit 11 is switched to the second position. A counter 10 serving as a data string end position signal forming means is connected to the counter 6. Therefore, the signals other than the first data string end position signal and the data string end position signal immediately after the multiplex error occur are not based on the vertical synchronization signal.
The data string end position signal formed based on the horizontal synchronization signal, which is separated more reliably than this, can be input to the register 8, and even if the vertical synchronization signal cannot be detected due to noise etc., accurate timing can be obtained. The data string end position signal is sent to register 8.
It is possible to input the information to

〔考案の効果〕[Effect of idea]

以上のように、本考案によれば、最初のデータ
列終了位置信号および多重エラーが発生した直後
のデータ列終了位置信号以外は、垂直同期信号に
基づかずに、これよりもより確実に分離される水
平同期信号の基づいて形成されたデータ列終了位
置信号をレジスタに入力させることができ、ノイ
ズ等によつて垂直同期信号が検出できない場合で
も、正確なタイミングでデータ列終了位置信号を
レジスタに入力させることができるのである。そ
の結果、データ列終了位置信号の欠損による読み
込み不能が生じる可能性を著しく少なくできる。
As described above, according to the present invention, signals other than the first data string end position signal and the data string end position signal immediately after the occurrence of a multiplex error are separated more reliably without being based on the vertical synchronization signal. The data string end position signal formed based on the horizontal synchronization signal can be input to the register, and even if the vertical synchronization signal cannot be detected due to noise etc., the data string end position signal can be input to the register at accurate timing. It is possible to input the information. As a result, it is possible to significantly reduce the possibility that reading becomes impossible due to loss of the data string end position signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例にかかるビデオデイ
スクデータの読込回路のブロツク図、第2図は従
来のビデオデイスクデータの読込回路のブロツク
図である。 1……ピツクアツプ、2……映像信号復調回
路、3……水平同期分離回路、4……同期クロツ
ク発生回路、5……垂直同期分離回路、6……カ
ウンタ(第1のデータ列終了位置信号形成手段)、
7……デイジタルデータ復調回路、8……レジス
タ、9……エラー訂正回路、10……カウンタ
(第2のデータ列終了位置信号形成手段)、11…
…スイツチ回路(スイツチ手段)。
FIG. 1 is a block diagram of a video disc data reading circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional video disc data reading circuit. 1...Pickup, 2...Video signal demodulation circuit, 3...Horizontal synchronization separation circuit, 4...Synchronization clock generation circuit, 5...Vertical synchronization separation circuit, 6...Counter (first data string end position signal forming means),
7... Digital data demodulation circuit, 8... Register, 9... Error correction circuit, 10... Counter (second data string end position signal forming means), 11...
...Switch circuit (switch means).

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ビデオデイスクからピツクアツプを介して得た
映像信号から分離されたデイジタルデータをレジ
スタに順次格納して、データ列終了位置信号によ
り該レジスタへのデータの入力を停止するととも
に既に入力されたデータをエラー訂正回路に出力
する、ビデオデイスクデータの読込回路におい
て、前記映像信号から分離された垂直同期信号か
らデータ列終了位置信号を形成する第1のデータ
列終了位置信号形成手段と、前記映像信号から分
離された水平同期信号と前回のデータ列終了信号
とからデータ列終了位置信号を形成する第2のデ
ータ列終了位置信号形成手段と、前記レジスタに
始動時およびエラー発生時には前記第1のデータ
列終了位置信号形成手段を接続し、その接続後に
データ列終了位置信号形成手段からデータ列終了
位置信号が出力された後に前記第2のデータ列終
了位置信号形成手段を接続するスイツチ手段を設
けたことを特徴とする、ビデオデイスクデータの
読込回路。
The digital data separated from the video signal obtained from the video disk via pickup is sequentially stored in a register, and the input of data to the register is stopped by a data string end position signal, and the data that has already been input is corrected for errors. In a reading circuit for video disc data outputted to a circuit, a first data string end position signal forming means for forming a data string end position signal from a vertical synchronizing signal separated from the video signal; second data string end position signal forming means for forming a data string end position signal from the horizontal synchronization signal and the previous data string end signal; A switch means is provided for connecting the signal forming means and connecting the second data string end position signal forming means after the data string end position signal is output from the data string end position signal forming means. A video disc data reading circuit.
JP8707585U 1985-06-10 1985-06-10 Expired JPH0450711Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8707585U JPH0450711Y2 (en) 1985-06-10 1985-06-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8707585U JPH0450711Y2 (en) 1985-06-10 1985-06-10

Publications (2)

Publication Number Publication Date
JPS61203465U JPS61203465U (en) 1986-12-20
JPH0450711Y2 true JPH0450711Y2 (en) 1992-11-30

Family

ID=30638961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8707585U Expired JPH0450711Y2 (en) 1985-06-10 1985-06-10

Country Status (1)

Country Link
JP (1) JPH0450711Y2 (en)

Also Published As

Publication number Publication date
JPS61203465U (en) 1986-12-20

Similar Documents

Publication Publication Date Title
KR0124314B1 (en) Circuit for detecting a synchronizing signal
JPH0450711Y2 (en)
JPS6128188B2 (en)
JPH0338673B2 (en)
JPS6298996A (en) Croma phase language encoding/decoding circuit in video processing
US4381525A (en) Synchronously operatable PCM recording processor
JPH0476194B2 (en)
JPH05167881A (en) Input signal error detecting circuit
JPH0237752B2 (en)
JPH0523557B2 (en)
KR930001104B1 (en) Sub-code reproducting circuit
JPS6042957A (en) Detecting circuit of frame synchronizing signal
JPH0630480B2 (en) Speed conversion circuit
JP2592088B2 (en) Data recording / reproducing device
JPH0585982B2 (en)
JPH0417573B2 (en)
JPH0734540Y2 (en) Digital audio interface circuit with oscillation stop circuit
JPH0735498Y2 (en) Sync signal detection circuit
JPS6329342B2 (en)
JPH0431213B2 (en)
JP2581042B2 (en) Skew correction circuit
JPH0542070B2 (en)
JPS62131669A (en) Vertical synchronization separator circuit
JPH01183934A (en) Transmission buffer circuit for transmitting asynchronizing data
JPH06284160A (en) Method and device for detecting synchronizing block