JPH04503278A - デジタル磁気記録システムにおいて使用するための読取りチャネル検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大容量記憶媒体から読取り信号を検出し且つ復号するために使用され る読取りチャネル検出器の分野に関する。

発明の背景 今日のデータ処理システムにおいては、できる限り短い時間でアクセスできる大 容量のメモリを提供することが望まれている。データ処理の分野で広（使用され てきたメモリの１つの型は磁気媒体ディスクメモリである。

一般的には、ディスクメモリは、スピンドルアセンブルに積重ねて配置されて、 高速で回転する１枚又は複数枚の磁気媒体ディスクを使用することを特徴として いる。各ディスクは複数の同心の「トラック」に分割されており、それぞれのト ラックはメモリアレイの１つのアドレス可能領域である。個々のトラックは、薄 い空気の層の上でディスクの上方を移動する磁気「ヘッド」によってアクセスさ れる。通常、ディスクは両面ディスクであり、ヘッドはそれぞれの面をアクセス する。

ヘッドはほぼアライメントされており、ディスクからの情報の読取りの間及びデ ィスクへの情報の書込みの間にヘッドをトラックからトラックへと移動させるア クチュエータモータに取付けられている。アクチュエータモータは、永久磁界の 内部を移動して、円筒形のコアを規定するコイルを有する「ボイスコイル」電動 モータであっても良い。

情報は磁気媒体ディスクに「１」又は「０」を示す２進ビツトの連続として符号 化される。それらのビットは磁束反転の有無として符号化される。記憶ディスク の容量は、磁気媒体記憶ディスクに正確に書込むことができ、また、ディスクか ら正確に読取ることができる磁束反転の数によって決まる。

現在の技術では、磁束反転は薄膜ヘッドの使用によって磁気媒体に対して書込み 、読取りされる。磁気ヘッドは、ディスクの表面を通過して動いてゆくにつれて 、媒体から発する磁束を微分して、交番極性を有する一連のローレンツパルスを 発生する。それらの孤立パルスを読取りデータチャネルを結合し、チャネルは媒 体に記録されていたデジタル情報を回復する。

従来の多くのデジタル磁気記録システムにおいては、波形振幅ピークをゼロ交差 に変換するためにリードパック（すなわち、再生）信号を微分する。データを回 復する手段としてピーク検出を利用する読取りチャネルの１例は、ｃ−Ｄｅｎｎ ｉｓ　Ｍｅｅ＋　Ｅｒ１ｃ　Ｄ、Ｄａｎｉｅｌ共著のｒＭａｇｎｅｔｉｃ　Ｒｅ ｃｏｒｄｉｎｇ　Ｖｏｌｕｍｅ　ＩＩ：Ｃｏｍｐｕｔｅｒ　Ｄａｔａ　Ｓｔｏｒ ａｇｅＪの第２．４章に記載されている。ＭｅｅとＤａｎｉｅｌの図２．３９は 、微分器ベースピーク検出データチャネルをブロック線図の形態で示すｅＭｅｅ とＤａｎｉｅｌのチャネルでは、ヘッドの前置増幅器から受信したリードパック 信号をまず等化して、さらに高いビット密度を得る。典型的な等化フィルタは、 ローレンツ入力パルスの立上がり端と立下がり端の双方を狭めるためにパルスス リミングフィルタを使用する。一般に、パルススリミングは、信号から取出した 補償パルスの加算及び減算によって行われる。等化に続いて、リードパック信号 を微分し、制限し、次に、代表デジタルデータを完全に回復するために反転する 。

ビット密度をさらに高くすることが要求されるため、一定の時間内により多くの 信号を読み取ることができ、それに相応して、さらに高い情報密度が得られるよ うに、信号の（１つのデータビットを規定する）時間ウィンドウをさらに狭める ことが望ましい。このためには、読取りデータチャネルの電子回路を相当に改良 しなければならない。微分等化器やパルス／スリミング等化器は、一般に、パル スを吋称に狭めること、すなわちスリミングすることにより時間ウィンドウを狭 めようとす４゜ところが、パルススリミングの結果、読取りチャネルの帯域幅が 広がるので、それに対応して読取りシステムの帯域幅を拡張しなければならない 。帯域幅が広がれば、システムにさらに多くの雑音が入り込むのは自明である； 従って、チャネルの信号対雑音比（ＳＮＲ）は劣化する。システム雑音が増すと 、符号量干渉によるピークシフトが大量に起こる場合が多い。磁気媒体記憶シス テムにおいて得られるウィンドウマージンは、ピークシフトによって著しく小さ くなる。

従って、本発明の目的は、許容しうる程度の小さなビット誤り率（ＢＥＲ）で高 いデータ転送速度（容量）を得るために帯域幅を効率良く利用する読取りチャネ ル検出器を提供することである。

本発明の別の目的は、激しい符号量干渉を伴わず、ＳＮＲを劣化させずに２進信 号送信速度能力を増す読取りチャネルを提供することである。

本発明のさらに別の目的は、ＳＮＲマージンが追加され、線密度は高くなり、ト ラック幅は縮小され且つ時間ウィンドウマージンは狭まるという意味で記録性能 を向上させる結果をもたらす読取りチャネル検出器を提供することである。

以下かられかる通り、本発明は、従来の読取りチャネル検出器と比較して記録シ ステムの速度能力をほぼ倍増しつつ、信号をより効率良く検出する手段を提供す る。本発明の好まし〜）実施例は、従来の微分器検出器と比較して２：１の割合 で帯域幅を縮小する。

発明の概要 本発明は、磁気記録システムの読取りチャネルデータ検出回路を提供する。読取 りチャネル検出器は、磁気記録ヘッドにより発生されるリードパック波形からデ ジタルデータを回復するのに宵月である。この回路は、タイミング誤差を最小限 に抑えるために記録ヘッドから受信した各孤立パルス入力磁気パルスの立上がり 端を時間制約する順方向フィルタを具備する。順方向フィルタはＳ／Ｎ比を最大 にするためにさらに帯域幅を縮小して、立上がり端がスリミングされ、立下がり 端はスラリングされていることを特徴とする最適の形状のパルスを発生する。

この最適の形状のパルスを比較器に入力すると、順方フィルタの出力のスリミン グされた立上がり端が比較器の入力閾値を越えたとき、比較器はステップ応答を 発生する。比較器のステップ応答出力を受信し、実質的に順方向フィルタの出力 のスラリングされた立下がり端に対して相補形である補償波形を発生するために 、量子化フィードバックフィルタを使用する。この相補形波形は、スリミング及 びスラリングを受けたパルスの最初の遷移の後に始まる。次に、量子化フィード バックフィルタの出力をフィードバックし、順方向フィルタの出力に加算して、 実質的にステップ関数である等化信号を発生する。その後、この等化信号を比較 器により制限して、その中のデジタルデータを回復する。

本発明の好ましい実施例は、比較器の出力からクロック信号を回復すると共に、 その出力を回復したクロックと同期する自動位相制御ループと；順方向フィルタ の出力が振幅の七で量子化フィードバックフィルタの出力と整合するように保証 する自動利得制御ループと；電子回路で通常起こるオフセット誤りを修正する自 動オフセット制御ループとをさらに含む。

図面の簡単な説明 本発明を添付の図面の図で例を示しながら限定的にではなくｍ明するが、図面中 、同じ図中符号は同様の素子を指す。

図１は、本発明の読取り検出回路の簡略化したブロック線図である。

図２は、図１に示す回路の様々な接続点で発生される波形を示す。図工及び図２ の双方において、波形と対応する接続点を大文字により指示しである。

図３は、ハードディスクドライブ磁気記録システムで実現した場合の本発明の一 般に好ましい実施例のブしブタ線図を示す。

図４は、本発明の一般に好ましい実施例において利用する順方向フィルタの回路 図である。

図５は、本発明の一般に好ましい実施例において利用する量子化フィードバック フィルタの回路図である。

図６は、本発明の一般に好ましい実施例において利用する加算回路網の概略図で ある。

図７８は、図４に示す順方向フィルタ回路の振幅応答曲線である。

図７ｂは、図４に示す順方向フィルタ回路の群遅延応答曲線である。

図８８は、図５に示す量子化フィードバックフィルタ回路の振幅応答曲線である 。

図８ｂは、図５に示す量子化フィードバックフィルタ回路の群遅延応答曲線であ る。

図９は、本発明の一般に好ましい実施例において利用するオフセット検出器及び オフセットループ補償器の概略図を示す。

図１０ａは、正のオフセットレベル誤りと、本発明の好ましい一実施例のオフセ ット検出器により発生される対応する誤り信号とを示すタイミング図である。

図ｔａｂは、負のオフセットレベル誤りと、本発明の好ましい一実施例のオフセ ット検出器により発生される対応する誤り信号とを示すタイミング図である。

発明の詳細な説明 磁Ｘ媒体から情報をＩ！取る際に符号量干渉を大きく増やさずに２通信号送信速 度能力をほぼ２倍にするために量子化フィードバック方式を採用する読取りチャ ネル検出器を説明する。以下の説明中、本発明をさらに徹底して理解させるため に、装置の型、変調コードなどの特定の事項を数多く詳細に挙げるが、そのよう な特定の詳細な事項を示さずとも本発明を実施しうることは当業者には自明であ ろう。また、場合によっては、本発明を無用にわかりにククシないために、周知 の回路をブロック線図の形で示す。

まず、図１に関して説明する。図１は、本発明の読取りチャネル検出器を示すブ ロック線図である。本発明の検出器は、最も基本的な形態では、順方向フィルタ ２０と、加算器２１と、比較器２２と、量子化フィードバック（ＱＦＢ）フィル タ２３とを含む。再生動作中、磁気記録ヘッドはディスクの表面の上方を移動し 、ディスク媒体から発する磁束を感知する。ヘッドはその磁束を微分し、ローレ ンツ形パルスを信号線１０を介して順方向フィルタ２０に供給する。（通常、読 取り／書込みヘッドを保持するために使用される支持アームに、低雑音前置増幅 器が配置されている。）図２には、孤立しているローレンツパルスを波形Ａとし て示すが、これはヘッド媒体インタフェースから信号線１０を介して発生される パルスを表している。尚、図２の波形を指示する大文字は図１の回路の中の、そ れらの波形が現れる様々な接続点に対応している。

順方向フィルタ２０は、孤立ローレンツパルスのパルス最適化（等化ともいう） のために使用される。順方向フィルタ２０は、その構成上、入力波形の立上がり 端を狭くシ（スリミング）、立下がり端を拡張する（スラリング）。この種のパ ルス整形を実行するために、順方向フィルタ２０は孤立磁気パルスの立上がり端 を時間制約し、それ（こ相応してタイミングの誤差を最小限に抑える。システム のＳ／Ｎ比を最大にするため、帯域幅も維持する。順方向フィルタ２０の帯域幅 を縮小すると、ローレンツパルスの立下がり端は垂下（スラリング）特性波形形 状をとるようになる。その結果、信号線１１には最適の形状の波形が発生される 一８／Ｎ比を最大にするために帯域幅を制限する一方で、タイミング誤り及び符 号量干渉をできる限り少な４するために適切な立上がり時間を可能にするという 意味で最適である。従って、図１の信号線１１で発生され、図２には波形Ｂとし て示す出力は、入力ローレンツ磁気パルスと比較して立上がり時間が短（、立下 がり時間は長いことを特徴とする。入力リードパック波形の形状を最適化するこ とにより、この種の等化を伴わない通常の場合に可能であるよりも高いビット密 度が得られるであろう。

先に述べた通り、他の従来のシステムはパルススリミング方式をも採用するが、 他の従来のシステムはパルススリミングを対称に実行する。すなわち、入力波形 の立上がり端と立下がり端を共に狭めるのである。対称等化の後の記録システム のＳ／Ｎ比は、高周波ブーストに起因する雑音パワーの増加によって劣化する。

ピーク検出読取りチャネルで微分器方式を利用するようなシステムにおいては、 微分器が雑音の高周波スペクトル成分をもブーストするので、雑音により誘起さ れる時間誤差は相当に太き（なる。符号量干渉はピークのシフトにもつながり、 パルススリミングが不適切である場合には、磁気媒体記憶システムにお％ｓて連 成可能なウィンドウマージンは著しく縮小してしまう。

これに対し、本発明は入力ローレンツパルスの立上がり端のみを時間の上で制約 し、同時に帯域幅を縮小する順方向フィルタ２０を利用する。その結果、入力パ ルスと比較して立上がり端がスリミングされ、立下がり端はスラリングされた最 適化波形が得られる。有効帯域幅を縮小すると共に入力磁気パルスの立上がり端 を時間制約することにより、対称パルススリミング方式と比べて、符号量干渉の 大きな減少が実現される。

交番する極性のリードバックパルスからデジタルデータを回復するためには、ア ナログ入力ヘッドパルスをデジタル遷移に変換することが必要である。従って、 図２で、波形Ｂがそのピーク値に達した（点線１６に沿って起こるものとして示 す）ｌ＆に最大振幅レベル（線１８として示す）にとどまっているならば、所望 のリードバック応答は実現されるであろう。言いかえると、所望の応答とは、回 復される波形Ｂのスラリング部分、すなわち低周波信号成分に伴って得られるよ うな応答である。所望の応答とチャネルの実際の応答との差は無視できるほどの ものであり、最初の遷移が検出された後に現れるので、量子化フィードバックを 使用して、この差信号を局所的に発生させることができる。次に、波形Ｂのスラ リング部分の補数を表している差信号を順方向フィルタ２０の出力に加算するこ とにより、応答を有効に等化する。量子化フィードバックの基本原理とその歴史 的背景のＩ！要は、Ｗ、Ｒ，Ｂｅｎｎｅｔのｒｓｙｎｔｈｅｓｉｓ　ｏｆ　Ａｃ ｔｉｖｅ　ＮｅｔｗｏｒｋｓＪ　（Ｐｒｏｃ、Ｐｏ１ｙｔｅｃｈ＋　Ｉｎ５ｔ、 Ｂｒｏ。

ｋｌｙｎ　Ｓｙｍｐ、５ｅｒｉｅｓ第５巻＋Ｍｏｄｅｒｎ　Ｎｅｔｗｏｒｋ　５ ｙｓｎｔｈｅｓｉｓ＋　４５＝６１ページ、１９５５年４月刊）に論じられてお り、その内容は参照としてこの明細書に取り入れられている。

再び図１を参照すると、順方向フィルタ２０の出力は、加算器２１に結合する信 号線１１へ発生される。加算器２１の他方の入力は量子化フィードバック（ＱＦ Ｂ）フィルタ２３の出力端子から信号線１５を介して供給される。加算器２１の 出力信号［１１２は比較器２２の入力端子に結合している。比較器２２は、復調 器（図１には図示せず）に２道信号を供給する出力端子１３と、量子化フィード バックループの一部を形成する相補出力端子１４とを有する。この信号線１４は 量子化フィードバックフィルタ２３の入力端子に結合している。

動作中、ＤＣ条件の下ではＱＦＢフィルタ２３は比較器２２を定常状態に保持す るように動作するので、比較器２２の出力は、通常、論理「ハイ」レベル又は論 理「ロー」レベルにある。記録ヘッドから信号ＭＩＯを介して逆極性（最前に伝 送されたパルスとは逆の極性）の孤立パルスが到着するまで、読取りチャネル検 出器はこの定常状態にとどまる。この到着がおこると、入力ローレンツパルスは 順方向フィルタ２０により先に説明したようにスリミングされ且つスラリングさ れる。比較器２２の入力閾値を越えると、比較器２２は状態を切り換える。閾値 レベルは図２の波形Ｂの中に十字形の線１７として示されており、比較器２２の 反転ステップ出力は波形Ｃとして示されている。この反転ステップ応答は信号線 １４を介してＱＦＢフィルタ２３の入力端子に結合する。

一般に、ＱＦＢフィルタ２３は波形Ｂのスラリング部分に対して相補応答を示す 低域フィルタから構成される。好ましい実施例で利用するＱＦＢフィルタの詳細 については後に論じる。ＱＦＢフィルタ２３の補償出力は図２に波形りとして示 されている。図１に示すように、この出力は加算器２１の２つの加算入力端子の 一方に結合する。

加算器２１は順方向フィルタ２０の波形Ｂと、ＱＦＢフィルタ２３の波形りとを 加算して、所望のリードパック応答を表す波形Ｅを発生する。この波形Ｅは、符 号量干渉を阻止するのに適切である立上がり時間を有する帯域制限ステップ応答 であることを特徴とする。波形Ｅは信号線１２を介して比較器２２に入力し、比 較器２２は、磁気媒体で先に符号化されていたデジタル情報を表すデジタル出力 を信号線１３に発生する。

このように量子化フィードバック等化を利用する方式はＳ／Ｎ比を大きく劣化さ せずに読取りチャネルの２進信号送信速度能力を増すと実証されている。このよ うに、ステップの形状を遷移の検出を越えて＊＊することにより、読取りチャネ ルの有効ステップ応答はさらに鮮鋭になるのである。補償波形ははるかに早く定 常状態に達するので、激しい符号量干渉を伴わずに信号送信速度が増す。その」 二に、現在の決定の正否は常に以前の決定の正否によって決まるので、誤りの０ 曙は２ビツトに限定される。たとえば、現在の決定を誤って実行した場合（すな わち、雑音又はその他の何らかの摂動によって誤りが発生した場合）、検出器は 一正又は負に向かう一早期遷移を行う。正しい決定に対応する入力パルスが到着 したときは、比較器は既に状態を変えてしまっているために、そのパルスは無視 される。ところが、システムは既に正しい状態にあって、逆極性の次の遷移に応 答する。従って、誤りが２ビツトだけ伝搬した後、本発明のシステムは正しい状 態に入って、次のビットを適正に認識する。

次に、図３を参照すると、図３には、ハードディスク磁気記録システムにおける 本発明の一般に好ましい実施例が示されている。ここでは、前置増幅器出力信号 の磁気ヘッドはスケルチブロック３２に人力するものとして示しであるが、この スケルチブロック３２はスケルチ制御入力信号をさらに受信する。スケルチブロ ック３２は、書込み動作中にヘッド媒体、インタフェースで発生する信号を禁止 するために使用される。書込み動作中、磁気ヘッドと関連する前置増幅器により 大きな信号が発生される。書込み動作中にシステムがロッキングするアイドル基 準周波数をこの信号が妨害するのを禁止しなければならない。読取りモードで動 作するときには、前置増幅器出力信号を信号線３４を介してアナログマルチブレ クス装置３Ｉへ直接導く経路を形成するために、スケルチブロック３２はオフさ れる。

アナログマルチプレクス装［１３１は、前置増幅器出力信号又はアイドル基準信 号のいずれかを信号線３３を介して自動利得制御（ＡＧＣ）ブロック５０に接続 するために使用される選択入力を育する。アイドル基準はサーボシステムからの 回復クロックを表し、サーボのモーター速度の変化を追跡する手段を構成する。

読取りチャネル回路、特にそれに組込まれている位相ロックループをデータの書 込み中にアイドル基準周波数で動作させることにより、切換え遷移は最小限に抑 えられる。読取り動作と書込み動作との間の切換えのときに通常発生する遷移を 最小にすると、有効データを発生するのに要する時間は短縮される。アイドル基 準は信号１１３５を介してマルチブレクス３１に入力する。整形フィルタ３０は 受信したアイドル基準を正弦波に変換し、高位の調波を排除する。

ＡＧＣブロック５０は本発明の一般に好ましい実施例において重要な素子である 。システムは加算回路に供給する一定振幅のステップ応答を使用するので、順方 向フィルタの振幅出力がフィードバックフィルタの振幅と適正に整合するように 保証するために、順方向経路は何らかの種類の振幅利得制御を必要とする。ＡＧ Ｃ装置５０は順方向フィルタ応答についてこの振幅制御を実行する。ＡＧＣ回路 ５０は、ヘッド間許容差及びディスク間許容差、並びに内側トラック−外側トラ ック間振幅許容差を補償するためにも必要である。

ＡＧＣ装置１５０は、信号線４１を介して順方向フィルタ３７に結合する可変利 得増幅器（ＶＧＡ）３Ｂを含む。先に述べたパルス最適化を実行する順方向フィ ルタ３７は、図４に示すような非最小位相伝達関数を達成する変形はしご形層路 網から構成されている。図４において、ＶＧＡ３８からの差動入力は、まず、コ ンデン”ｊＣＩ及びＣ２を介してＡＣ結合され、それにより、ＤＣ成分を排除す る。

差動結合はシステムの同相除去比を高めるという利得な効果を有する。図４に示 す順方向フィルタ３７のその他の素子は、拒絶帯拒絶を鮮鋭にするのを助けるた 回路網を形成する。さらに、素子Ｌ１．Ｃ３及びＬ２．Ｃ４は所望のスリミング された立上がり端を得るために幾分かの遅延補償を実行する。順方向フィルタ３ ７の特性を表す振幅伝送応答曲線及び群遅延応答白線を１ｙＪ７ａと図７ｂにそ れぞれ示す。

図３に再び戻ると、順方向フィルタ３７の出力は信号線５１に発生される差分信 号である。信号ｓ５１は加算器６１と、リードパック振幅サンプラ４３とに結合 している。比較器６３は、順方向フィルタ３７の出力端子にその入力閾値を越え る遷移を検出したときに状態を変える。この遷移は、次に、信号線６４を介して 比較器の出力端子に結合するサンプル同期器７６により検出される。それに応答 して、サンプル同期器７６は対応する信号を信号線３０を介して発生する。そこ で、リードパック振幅サンプラ４３は順方向フィルタ３７の出力のピーク測定を 実行する。この測定は、ＱＦＢの出力と比較したときの順方向フィルタ応答の相 対振幅を確定するために利用される。好ましい実施例では、リードパック振幅サ ンプラ４３を単純なサンプル及びホールド回路として実現している。

リードバック振幅サンプラ４３の出力は、加算器３９に向かう減算入力として信 号線４５に現れる。加算回路網３９は順方向フィルタ応答の振幅測定値を基準振 幅ブロック４４により信号線４６に発生される基準振幅信号と比較する。基準振 幅ブロック４４は量子化フィードバックフィルタ６９により供給されるコモンモ ード電圧（平均値差分信号ともいう）を使用し、それを適切な分圧器によつてス ケーリングして、要求される基準振幅信号を発生する。ＱＦＢフィルタ６９は信 号線５３を介して基準振幅ブロック４４に結合している。基準振幅ブロック４４ は、信号線４６を介して加算器３９の一方の入力に結合している。従って、加算 回路網３８は、信号線４４及び４５で供給される信号の測定振幅差に応答して信 号線４２に誤り信号を発生し、その信号は次に信号線４２を介してＡＧＣループ 補償回路網３８に結合する。回路網３８が発生する制御信号は、順方向フィルタ ３７の振幅応答がＱＦＢフィルタ６９の振幅応答と整合するようにＶＧＡ３Ｂの 利得を相応して調整させる。従って、ＡＧＣループ全体が誤り信号を強制的にゼ ロにして、順方向フィルタのサンプリングされたリードパック振幅を基準電圧値 の振幅と等しくする。この動作は加算器６１の入力端子５１及び５３にお１する 振幅整合を維持する。

読取り波形が本発明のデータ読取りチャネルを通過するとき、各信号送信素子の 内部における遷移の狂態を可変周波数クロックを使用して検出する。データビッ トセル又はデテント時間と呼ばれる検出に利用可能な時間ウィンドウは、使用す る変調コードの速度により完全に決定される。

磁気記録に関わる変調コードは２道データの制約つき２進シーケンスへの！：１ のマツピングであり、その後、このシーケンスは磁気記録媒体にＮＲＺＩ（修正 非ゼロ復帰）波形の形部をとって記録される。この波形では、連続する遷移の間 の最大スペースと最小スペースは、対応する２進シーケンスにおける２つの連続 する１の間のＯの最大と最小のランレングスに対応する。このように、磁気記録 の変調コードはランレングス制限（ＲＬＬ）コードの部類に入る。これらのコー ドはコードパラメータ（Ｄ、Ｋ）を特徴とし、Ｄは符号化シーケンスにおける２ つの連続する１の間にあるＯの最小数を表し、Ｋはその最大数を表す。パラメー タＤは、結果として生じる符号量干渉における最高遷移密度を制御する。パラメ ータには最低遷移密度を制御し、読取りクロブタの同期のために最適な遷移の周 波数を保証する。コードの比率は比Ｘ／Ｙとして書き表されるが、ここで、Ｘは 符号化シーケンス中のＹ個の２進数字にマツピングされるデータビットの数を表 す。ＲＬＬコードはその比率と、コードパラメータとにより完全に記述される（ 　ｒＸ、／ｙ　（Ｄ、Ｋ）Ｊとして表される）。最大の線密度を得るために、本 発明の好ましい実施例はＲＬＬ変調コード２／３　（１，７）を使用する。

加算器６１は信号線５１．５３及び５８に現れる信号の線形加算を実行して、信 号線６２に出力を発生し、次に、その出力は比較器６３に入力する。比較器６３ は、ＶＣ７６９５などの市販の何れかの比較器から構成されていれば良い。比較 器６３の出力は、データ同期器６８と、オフセット検出器６５と、サンプル同期 器７６と、位相／周波数検出Ｗ７７とに接続する信号線６４に発生される差分信 号である。ディスク速度の摂動のために、読取りクロック周波数は常に一定であ るとは限らない。従って、本発明では、可変周波数発振器（ＶＦＯ）と、位相同 期ループ（ＰＬＬ）とを使用して記録信号から読取りクロックを回復する。ＶＣ ＯとＰＬＬは共に自動位相制御　（ＡＰＣ）ループ８０の中に含まれている。

ＡＰＣループ８０は、信号線６４に発生される比較器の非同期データ出力をその 入力とする。この非同期出力を最初に受信するのは位相／周波数検出器７７であ る。検出器７７は、現在読取りクロックと非同期データとの位相及び周波数の差 に対応する誤り信号を発生する。信号線８５に発生される誤り信号は位相補償回 路網８３を駆動する。位相補償器８３は信号線８５の誤り信号を信号線８７の制 ＊ｉｉ圧に変換する。この制＊ａ圧は可変周波数発振器（ＶＦＯ）８Ｂに入力し て、ＶＦ０８６の周波数をｉ！４Ｉｌする。ＶＦＯ８Ｂは信号線８８に出力周波 数を発生し、続いて、この出力周波数は分周器９１により分周される。分周器９ １の出力は信号線８！に現れ、これはシステムのデテントクロックを表す。この デテントクロック信号はサンプル同期器７６と、ＭＵＸ７９とに直接に又は分周 器８２を介して結合する。信号線７８はＭＵＸ７９を位相／周波数検出器７７に 接続して、フィードバックループを完成している。信号線６４と信号線７８に現 れる入力信号の周波数成分及び位相成分が時間の上で全く一致したときにループ の安定状態に到達する。ＡＰＣループは、全体としては、定常状態にあるときに 時間一致を強制的にゼロにする三次のループである。

分周器８９は、信号線８８に現れる周波数を取込んで、それを３で分周する３に よる分周回路網であって、この後に変調復号器回路に結合されるデータクロック 出力を発生する。２による分周回路網及び３による分周回路網の使用は、本発明 で使用する特定のＲＬＬ変調コード（２／３　（１，７））と矛盾しない。未復 号デジタル波形に関するビットセル時間を表すこのデテントクロブクは、２によ る分周回路網９１の出力端子で信号線８１に発生される。２／３　（１，７）コ ードの場合、遷移間の最短時間はデテント２回である。このデテントクロックは 変調復号器回路（図３には図示せず）へも出力される。

ＡＰＣ装ｒ１１８０はアイドル基準状態又はリードパック状態のいずれかで動作 することができる。

プリアンプルにおける適正なルックアップを保証するために、ＭＵＸ７９は２に よる分周回路網８２を含むフィードバック経路を選択する。２による分周回路網 ８２は、検出器７７へのクロック信号フィードバックがデチントセル時間と同じ 周期を有し、信号線８４に供給されるようなデテントセル時間２回分ではないよ うに保証する。分周器８２が選択されたとき、検出器７７は信号線６４及び７８ を介する位相差と、周波数差の双方を感知する。モードの制御は検出器７７及び ＭＵＸ７９により信号！８１を介して実行される。アイドリング中と、リードパ ック動作のプリアンプル部分の間には、モード制御はハイである。（モード制御 がハイであるということは、ＭＵＸ７９により選択されている分周′ａ８２を含 むフィードバック経路に相当する）リードパック信号のデータ部分の始まりで、 モード制御はローに遷移する。その時点で、分周器８２はＭＵＸ７９．により選 択されなくなり、デテントクロック信号は信号線７８を介して検出器７７に直接 結合する。モード制御がローであるとき、検出器７７は位相差のみを検出し、周 波数差を検出しない。

サンプル同期器７６は信号線８４を介してデテントクロックを受信し、そのクロ ック（回復クロックレートを表す）を信号線７５を介してデータ同期器６８に供 給する。本質的には、データ同期器６８は、比較器６３から非同期データを受信 して、同時回復クロックの１つのウィンドウセルに１回の遷移の発生を割り当て るＪＫ形フリップフロブプ（いくつかの追加論理素子を伴う）から構成される。

信号線６７に発生される同期データ、すなわちクロックデータは、オフセット検 出器６５及びＱＦＢフィルタ６９に接続する差分信号である。

次に、図５を参照すると、図５には、ＱＦＢフィルタ６９の詳細な回路図が示さ れている。フィルタ６８は、非最小位相伝達関数を達成するように変形された完 全平衡差動はしご形層路網であり、抵抗ＢＲ３からＲ６と、誘導子Ｌ７からＬＩ Ｏと、コンデンサＣＩＯからＣＩ２とを含む。フィルタは、相補形波形を順方向 フィルタ出力の立下がり端と整合させるのに十分な程度の自由を与える四次の回 路網である。量子化フィードバックフィルタ６９の特性を表す伝送振幅応答と群 遅延応答を図８ａ及び図８ｂにそれぞれ示す。

再び図３を参照すると、本発明の読取りチャネル検出器は、差動増幅器や電子回 路によって通常発生する温度従属オフセット誤り及び時間従属オフセット誤りを 修正する自動オフセット制御（ＡＯＣ）ループ６０をさらに含む。ＡＯＣループ ６０がないと、オフセット誤りは一般にパルスベアリング誤りと呼ばれるタイミ ング誤りを導入し、その結果、符号量干渉（ＩＳＩ）が起こるであろう。たとえ ば、正電圧オフセット誤りは比較器６３を入力データパルスの立上がり端に対し ては通常の条件の下にあるときより遅く切り換えさせ、立下がり端に対してはよ り早く切り換えさせると考えられる。そこで、制約されたデータは内方へベアリ ングされた時間発生を存する。逆に、レベルが低すぎるオフセットを伴う場合に は、制約されたデータは外方へベアリングする。従って、ＡＯＣループ６０は総 オフセット誤りをゼロにするように設計されている。

ＡＯＣループ６０は、通常のデジタル論理回路から構成されるオフセット検出器 ６５を含む。検出器６５は信号線６４を介して非同期データを受信すると共に、 信号線６７を介して同期データを受信する。これら２つの信号から、検出器６５ は信号線６６に誤り信号を発生し、この信号はオフセット補償回路網５９に人力 する。回路網５９は、ループの安定性に関して正確な補償を実行する一連の演算 増幅器と、抵抗器と、コンデンサとを含む。補償回路網はオフセット修正電圧を 信号４１５８を介して加算回路網６１ヘフイードバツクする。

図９は、本発明の好ましい実施例のオフセット検出器手段６５と、オフセット補 償手段５９とを示す。オフセット検出器６５は、電荷ポンプに結合する１対の位 相検出器を含み、この電荷ポンプは補償回路網に電流を供給して、オフセット電 圧を発生させる。このオフセット電圧は加算接続点６１に入力する。第１の位相 検出器は、同期器６８の正の同期データ出力と、負の同期データ出力とをそれぞ れ受信するＤフリップフロップ１００及び１０２を含む。同期データ線はＤフリ ップフロップ１０１及び１０３のクロック入力端子に直接結合している。

比較器６３からの非同期データも検出器６５に入力する。非同期データが到着し た後、データはインバータ１０４〜１０６と、コンデンサ１０７とを含む回路網 により遅延される。コンデンサ１０７は、データ同期器６８を介する信号遅延と ほぼ整合するように遅延を調整するために使用される。このようにして非同期デ ータを遅延させることにより、非同期データの遷移と同期データの遷移はフリッ プフロップ１００−１０３のクロック入力端子にほぼ同時に提示される。

それぞれのＤフリップフロップの入力端子は開成状態のままであるか、又は接地 電位に直接結合する。これは各り入力端子に論理値「０」を与える。Ｄフリツ一 方、ＯＲゲートｌＯ８及び＋０９の非反転出力端子はＡＮＤゲート１１０の入力 端子に結合している。ＡＮＤゲート１１０の出力端子は信号線＋１１を介してそ れぞれのＤフリップフロップのｒセット」入力ビンに結合してｔする。従って、 説明した位相検出器構成は非同期データパルスと同期データパルスとの位相差を 感知するように動作する。そのような位相差は、通常、電圧レベルオフセット差 により明示される。（尚、論理素子１００〜１１０は、通常、高速スイッチング ＥＣＬ形論理ゲートから構成される。たとえば、好ましい実施例では、Ｄフリッ プフｔｆｆフプ１００〜１０３はＭｏｔｏｒｏｌａ製造の部品番号ＭＣ１０Ｈ１ ３１から構成される。） オフセット検出器６５の動作をさらに良く例示するために、自動オフセット制御 ループに正レベル誤りが導入されたものと仮定する。当初、フリップフロップ１ ００〜１０３は「セット」状態にある。すなわち、Ｑ出力端子はハイであり、換 わる。この遷移はＯＲゲー）１０９の非反転出力端子（並びにＡＮＤゲート１１ ０への入力）をハイにする。非同期データの対応する立上がり端がオフセット検 出器手段６５の入力端子に達するまで、ＯＲゲート１０９はハイのままである。

結果として、非同期データパルスがフリップフロップ１０３をクロックし、それ によりＱ出力端子がハイに切り換わる。次に、このハイ出力はＯＲゲート１０８ を介してＡＮＤゲート１０９の第２の入力端子に結合する。

双方の入力がハイであとき、ＡＮＤゲート１！０は信号線１１１を介して論理値 ｒｌＪを出力する。これにより、今度は、フリップフロップ１００〜１０３の「 セット」ビンがハイになる。フリップフロップ１００〜１０３が同時にセットさ れると、位相検出器は初期状態に戻る。すなわち、全ての百出力端子がローにな る。従って、非同期データと同期データとの間に位相差が検出されたときに限っ て、ＯＲゲート１０８及び１０９の非反転出力端子はハイとなる。それらがハイ のままである時間は、検出された誤りの大きさと直接関係している。このように 、ゲート１０８，１０９により発生される出力はループのレベル誤り信号に対応 する。

ＯＲゲート１０８及び１０８の差動出力端子は、図９では、トランジスタ１１６ ．１１７及び１２３．１２４からそれぞれ構成される電荷ポンプ部の差動増幅器 に結合するものとして示されている。抵抗器１１２〜１１５は、ＯＲゲート１０ ８及び１０９の電流出力を制限するために使用される。差動対に対するバイアス 電流は、トランジスタ１１８．１２５．１２６と、抵抗器１２７〜１３０とを含 むバイアス回路網により供給される。バイアス制御電圧ＶＣ，ＩＴ、ｌはトラン ジスタ１１８．１２５及び１２６について必要な動作電位を供給する。１１２ボ ルト供給電位と接続点１２０との間に結合する抵抗器１１９は、一般に、好まし い実施例では接続点１２０が約８．１ボルトとなるように、電圧降下を発生させ る。

検出器６５の電荷ポンプ部の動作を示すために、先に挙げた例を再び考慮する。

当初、ＯＲゲート１０８及び１０９の非反転出力端子はローであり、一方、反転 出力端子はハイである。従って、電流はトランジスタ１２３及び１１８を通って 流れるが、トランジスタ１１７及び１２４は基本的にはオフしており、電流はほ とんどか又は全く流れない。このため、コンデンサ３１のＰｕｎｔ）　Ｈ端子及 びＰｕｍｐ　Ｌ端子は等しい電位；すなわち、接続点１２０の電位（約８ボルト ）にある。上述の位相差が検出されると、ＯＲゲート１０９は状聾を切り換えて 、トランジスタ１２４をオンすると共に、トランジスタ１２３をスイッチオフす る。

その結果、抵抗器１２２の両端、また、コンデンサ１３１の端子（Ｐｕｍｐ　Ｈ 出力とＰｕｍｐ　Ｌ出力を表す）の間に電圧降下が発生する。電流、すなわち電 荷移動は周知の関係１＝ＣｄＶ／ｄｔに従って電荷ポンプのＰｕｍ１）　Ｈ出力 端子とＰｕｍｐ　Ｌ出力端子に与えられる。

図９に示す通り、検出器６５のＰｕｍｐ　Ｈ出力端子とＰｕｍ１）　Ｌ出力端子 はオフセット補償手段５９の入力端子に結合している。補償回路網５９は、基本 的には、差分入力を電圧オフセットに変換し、その電圧オフセットは同期データ 入力と非同期データ入力との位相差を強制的にゼロにする。

補償回路網は増幅器１４７と、コンデンサ１４４，１４８と、抵抗器１４１〜１ ４３．１４５及び１４８とを含む低域／エンファシスフィルタから構成される。

レベルロックループ利得制御は抵抗器１４９の値により設定される。補償回路網 の第２段は増幅器１５６と、帰還コンデンサ１５５と、抵抗器１５７，１５８゜ １６０と、コンデンサ１５９とを含む積分器から構成される。

図１０ａ及び図１０ｂは、正のオフセットレベル及び負のオフセットレベル誤り と、好ましい実施例のオフセット検出器により発生される対応する誤り信号とを 示すタイミング図である。図１０ａを参照すると、ゼロ交差の後で閾値を越える ようにデータは正のレベル誤りを有するものとして示されている。これは、同期 データと比較して内方へ縮小した制約データパルスを発生させる。（同期データ は回復クロックに対して同期されている。）従って、加算器６１の入力端子で発 生され、供給されるレベル誤りは制約つきデータ、すなわち非同期データと、同 期データとの差を修正するように作用する。同様に、図１０ｂは、ゼロ交差の前 に閾値を越えるように負のレベル誤りを育するデータを示す。これにより、制約 つきデータパルスは同期データと比較して外方へ拡張される。その結果発生する レベル誤りは正のパルス対であり、これは、その後、このずれを修正する。

そこで、図６を参照すると、加算回路網６１の回路図が示されている。順方向フ ィルタの正と負の出力端子はトランジスタＱ６及びＱ７のベースにそれぞれ結合 しており、一方、ＱＦＢの負と正の出力端子はトランジスタＱ８及びＱ９のベー スにそれぞれ結合している。（図６に示す全てのトランジスタは通常のＮＰＮト ランジスタである。）トランジスタＱ６及びＱ７は、トランジスタＱＩＯ，Ｑ１ １と、抵抗器Ｒ２３，Ｒ２４及びＲ１９とをさらに含む電流ミラーの一部である 。同様に、トランジスタＱ８及びＱ９と関連する電流ミラーはトランジスタＱ１ ２、Ｑ１３と、抵抗器Ｒ２５，Ｒ２Ｂ及びＲ２０とを含む。トランジスタＱ１０ からＱ１３に対するバイアス電圧はＱ１４と、抵抗器Ｒ２１及びＲ２２とにより 供給される。これらの差動電流ミラーは加算接続点−８ＵＭ及び＋ＳＵＭに結合 している。

オフセット補償は図６のトランジスタＱ４のベース入力端子に与えられる。トラ ンジスタＱ１からＱ５と、抵抗器ＲＩＯからＲ１８とは第３の差動電流ミラーを 構成する。図６のそれぞれの電流ミラーは同じ対の加算接続点に結合しているの で、追加の効果が得られる。従って、補償器６３の入力端子に現れる信号は順方 向フィルタの出力と、量子化フィードバックフィルタの出力と、自動オフセット 制御ループの出力との線形和を表す。

当然のことながら、以上の開示は本発明の好ましい実施例にのみ関係しており、 本発明の趣旨から逸脱せずに数多くの変形を実施しうることを理解すべきである 。

また、ここで採用した用語や表現は説明のために使用されているのであって、限 定のためではなく、そのような用語や表現の使用に当たっては、図示し且つ説明 した特徴又はその一部の同等物を排除する意図は全くないことを理解すべきであ り；請求の範囲に記載する本発明の範囲の中で様々な変形が可能であることが認 められる。

７１［ｉｌ、；　ＩＬ ＪＦ］１１；　：３： ＪＬ”Ｊ６□ンＪ【 Ｊ（イｈ　棟　中１ ｎ連転　ＩＭＨ２Ｉ ”１［’ｌ［ＩＥ　７ｆｉ 尤肇ｉＪ＋岨 閤　濠軟ＩＭＨ２） １−’ＩＩＥ　８１Ｖ Ｄ（イ＾　才＆　＋１ 胤泳線　（ＭＨ２Ｉ ｆ’ＮＩＧ　３′ＸＳ ｔ″４１逅 一下ＩＦＸ！ＩＥ、　−Ｘ０Ｊ＃ ニＩ−’］［Ｇ　１１巴 国際調査報告

Claims (17)

【特許請求の範囲】
1. １．入力パルスの立上がり端を時間制約すると共に帯域幅を縮小し、前記入力パ ルスと比べて立上がり端がスリミングされ且つ帯域幅縮小の結果として立下がり 端はスラリングされている最適の形状のパルスを発生する順方向フィルタ手段と ； 等化入力信号に対してステップ応答を発生する比較器手段と；前記ステップ応答 を受信し、そこから、実質的には前記最適の形状のパルスの前記スラリングされ た立下がり端に対して相補形である補償波形を発生する量子化フィードバック手 段と； 前記比較器手段への入力のために前記等化入力信号を発生するように前記補償波 形と，前記最適の形状のパルスとを加算して、前記入力パルスからデジタル情報 を回復できるようにする加算手段とを具備する読取りチャネル検出器。
2. ２．磁気記録システムにあらて、磁気記録ヘッドにより発生されたリードバック 波形からデジタルデータを回復する読取りチャネル検出回路において，タイミン グ誤差を最小限に抑えるために磁気記録ヘッドから受信した孤立磁気パルスの立 上がり端を時間制約すると共に、Ｓ／Ｎ比を最大にするために帯域幅を縮小し、 前記孤立磁気パルスと比較して立上がり端がスリミングされ、立下がり端はスラ リングされていることを特徴とする最適の形状のパルスを発生する順方向フィル タ手段と； 等化入力信号に応答してステップ応答出力を発生する比較器手段と；前記ステッ プ応答出力を受信し、そこから、実質的に前記最適の形状のパルスの前記スラリ ングされた立下がり端に対して相補形である補償波形を発生する量子化フィード バックフィルタ手段と； 前記比較器手段への入力のために前記等化入力信号を発生するように前記補償波 形と、前記最適の形状のパルスとを加算して、大きな符号間干渉を伴わずに前記 回路の２進信号送信速度能力を増すようにする加算手段とを具備する回路。
3. ３．前記補償波形は、そのような等化入力信号が雑音及び符号間干渉に起因する タイミング誤りをできる限り少なくするのに適切である立上がり時間を有する帯 域制限ステップ関数であることを特徴とするように、前記最適の形状のパルスの 最初の遷移の後に始まる請求項２記載の回路。
4. ４．前記リードバック波形から回復クロックを発生すると共に、前記デジタルデ ータの前記遷移が前記回復クロックの１つのウインドウセルの中で起こるように 前記デジタルデータを同期するデータ同期手段をさらに具備する請求項３記載の 回路。
5. ５．前記スリミング及びスラリングを受けた磁気パルスの振幅を前記補償波形の 振幅と整合するように調整する利得補償手段をさらに具備する請求項４記載の回 路。
6. ６．前記比較器手段から前記デジタルデータを受信すると共に、前記データ同期 手段から前記同期されたデジタルデータを受信し、前記加算手段により前記等化 入力信号に加算されるオフセット誤り信号を発生して、前記等化入力信号と関連 するオフセット誤りを修正するオフセット補償手段をさらに具備する請求項５記 載の回路。
7. ７．前記データ同期手段は位相ロックループから構成される請求項６記載の回路 。
8. ８．前記順方向フィルタ手段は、非最小位相伝達関数を達成する変形はしご形回 路網から構成される請求項７記載の回路。
9. ９．前記量子化フィードバックフィルタ手段は非最小位相伝達関数を達成する変 形はしご形回路網から構成される請求項６記載の回路。
10. １０．読取り動作に切り換わった後に有効データを発生するのに要する時間をで きる限り短くするように、データの書込み中に前記回路をアイドル基準周波数で 動作させる手段をさらに具備する請求項８記載の回路。
11. １１．磁気記録システムにあって、符号化された磁気媒体の上を通過する磁気記 録ヘッドにより発生される一連の孤立磁気パルスからデジタルデータを回復する 方法において， （ａ）磁気記録ヘッドから受信した磁気パルスの立上がり端を時間制約する一方 で帯域幅を縮小することにより、前記磁気パルスと比較して立上がり端がスリミ ングされ、立下がり端はスラリングされている最適の形状のパルスを発生する過 程と； （ｂ）前記スリミングされた立上がり端がある閾値を越えたときにステップ応答 信号を発生する過程と； （ｃ）前記ステップ応答信号から、実質的に前記磁気パルスの前記スラリングき れた立下がり端に対して相補形である補償波形を発生する過程と；（ｄ）前記最 適の形状のパルスと、前記補償波形とを加算して、前記デジタルデータの正に向 かう遷移又は負に向かう遷移のいずれかを表す量子化信号を発生する過程とから 成る方法。
12. １２．前記量子化信号は実質的に帯域制限ステップ関数であることを特徴として いる請求項１１記載の方法。
13. １３．過程（ａ）から（ｄ）を繰り返して、前記デジタルデータを表すデジタル ビットストリームを発生する追加の過程をきらに含む請求項１２記載の方法。
14. １４．前記デジタルビットストリームから回復クロックを発生する過程と、前記 制限量子化信号を前記回復クロックに対して同期する過程とをさらに含む請求項 １３記載の方法。
15. １５．前記最適の形状のパルスを振幅の上で前記補償波形と整合するように調整 する過程をさらに含む請求項１４記載の方法。
16. １６．オフセット誤りに関して前記等化信号を修正する過程をさらに含む請求項 １５記載の方法。
17. １７．読取り動作に切り換わった後に有効データを発生するのに必要とされる時 間をできる限り短くするように、データの書込み中、アイドル基準周波数を発生 する過程をさらに含む請求項１６記載の方法。