JPH04502536A - 炭化珪素に形成された高速回復高温度整流ダイオード - Google Patents

炭化珪素に形成された高速回復高温度整流ダイオード

Info

Publication number
JPH04502536A
JPH04502536A JP2502224A JP50222490A JPH04502536A JP H04502536 A JPH04502536 A JP H04502536A JP 2502224 A JP2502224 A JP 2502224A JP 50222490 A JP50222490 A JP 50222490A JP H04502536 A JPH04502536 A JP H04502536A
Authority
JP
Japan
Prior art keywords
epitaxial layer
rectifier diode
silicon carbide
substrate
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2502224A
Other languages
English (en)
Other versions
JP3269625B2 (ja
Inventor
エドモンド ジョン エイ
Original Assignee
クリー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26962377&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04502536(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by クリー インコーポレイテッド filed Critical クリー インコーポレイテッド
Publication of JPH04502536A publication Critical patent/JPH04502536A/ja
Application granted granted Critical
Publication of JP3269625B2 publication Critical patent/JP3269625B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ceramic Products (AREA)
  • Thermistors And Varistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明整流器は基板に第1導電型を与えるに充分なキャリア濃度を有する単結晶 炭化珪素基板と、この基板上に形成され基板と同一導電型の炭化珪素の第1エピ タキシャル層と、この第1エピタキシャル層上に形成されこれとは反対導電型の 炭化珪素の第2エピタキシャル層とを具える。これら第1および第2エピタキシ ャル層は、充分でない量の濃度の層が逆バイアス時にほぼ空乏状態となるに充分 な量だけ量的に異なる個別のキャリア濃度を有する。これら第1および第2エピ タキシャル層によってこれら層間に急峻なp−n接合を形成する。
図面の簡単な説明 図1は本発明整流ダイオードの構成を示す断面図、図2は本発明円形メサ型整流 ダイオードの構成を示す斜視図、図3および図4は本発明整流ダイオードの他の 例の構成を示す側面図、 図5は一400vのバイアス並びに常温および350℃で逆漏洩電流を強調する 本発明整流ダイオードの電流および電圧特性を示す特性図、 図6は室温および350°Cで4(LOmAまでの順方向電圧降下を強調する順 方向バイアス時における電流対電圧の関係を示す特性図、 図7は本発明ダイオードの容量と一20Vまでの逆バイアス電圧との間の関係を 示す特性図、 図8は本発明ダイオードの容量の二乗の逆数とゲート電圧との関係を直線的関係 で示す特性図、 図9は本発明ダイオードの二次イオン質量スペクトル計(SIMS)により測定 されたアルミニウム対深さの関係を示す特性図、 図10は本発明による400vダイオードの容量−電圧測定により測定されたn −型層における一20V逆バイアスで空乏されたドナーのキャリア濃度対深さの 関係を示す特性図、図11および図12は室温および350℃でそれぞれ作動す る本発明ダイオードの逆回復時間を強調するスイッチング回路の電流と時間との 関係を示す特性図、 図13は本発明ダイオードの逆ブレークダウン電圧、ブレークダウン時の空乏層 の幅、キャリア濃度、最大電界に対する測定値および期待値の関係を示す特性図 、図14および図15は室温および350℃でそれぞれ作動する本発明ダイオー ドの他の例の電流対電圧の関係をそれぞれ示す特性図である。
発明を実施するための最良の形態 図1は本発明整流ダイオード10の第1例を示す断面図である。この整流ダイオ ード10は基板に第1導電型、p型またはn型を与えるに充分なキャリア濃度を 有する単結晶炭化珪素基板11を具える。電子装置に既知のように、キャリア濃 度の2つの型は電子および正孔である。電子は亜属子粒子であり、正孔は電子が 移動し得る原子の空孔位置を表わす。電子がかかる原子位置に移動するにつれて 、これら電子は未充填位置、即ち、正孔に残り、従って電子装置の電流は電子流 となるか、または正孔流となり、それぞれのキャリヤ流は互いに逆方向に移動す るようになる。更にかかる技術から明らかなように、かかる炭化珪素のような材 料では、一般にキャリヤはドーパント、即ち、半導体材料自体よりも平衡位置に おける原子当たりの多数または少数の電子の何れかを有する原子によって導入さ れる。多数の電子を有するドーパントはドナー原子として既知であり、余分の電 子を発生する。炭化珪素の原子の場合よりも少数の電子を有する原子は余分の正 孔を発生し、アクセプタ原子と称される。
炭化珪素の第1単結晶エピタキシャル層12は基板11上に位置させるとともに 、このエピタキシャル層は同一導電型、即ち、p型またはn型を有するが、その キャリヤ濃度は基板11のキャリヤ濃度よりも低い。例えば、基板11およびエ ピタキシャル層12が双方ともn−型である場合には、基板11のキャリヤの多 数は速記法n+によって従来のように表わすが、第1エピタキシャル層の通常の 濃度は多かれ少なかれ簡単にnと称する。
炭化珪素の第2単結晶エピタキシャル層13は第1エピタキシャル層上に位置し 、かつ、第1エピタキシャル層とは反対導電型を有し、しかも、本例ではそのキ ャリヤ濃度は第1エピタキシャル層12のエピタキシャル濃度よりも大きい。こ れがため、好適例において前述したように、基板11はn十層および第1エピタ キシャル層12がn型の場合には、第2エピタキシャル層13はp十層である。
この第2p十エピタキシヤル層のキャリヤ濃度およびn子基板11のキャリヤ濃 度は必ずしも互いに等しくする必要はない。ここにもちいられるように、一般的 な表示nと比較するに一般的な表示p+またはn層は、基板11のキャリヤが第 1エピタキシャル層12のキャリヤよりも多く、かつ、同様に、第2エピタキシ ャル層13のキャリヤは第1エピタキシャル層12のキャリヤよりも多いことを 示す。
整流接合から既知のように、接合のp型側およびn側型の夫々のキャリヤ濃度が 著しく相違する場合には、即ち、はぼ1桁以上相違する場合には、接合の各々の 側のキャリヤが移動して平衡を確立する傾向にあり、これにより一方の側のキャ リヤが他方の側のキャリヤよりも多くなる。特に、多く密集している側のキャリ ヤの多数が少なく密集している側に移動するようになる。例えば、接合がp+− nである場合には、電子がp土層に移動するよりも更に多くの正孔がn層に移動 するようになる。
また、この特性自体は、逆バイアス状態の下で示されるため、キャリヤのの少な い層は逆バイアス時に顕著に空乏化されるようになる。
特定の例では、整流ダイオードlOは基板へのオーム接点14および第2エピタ キシャル層13への他のオーム接点15を具える。特定の例では、基板11への オーム接点14はニッケルのような金属を具え、かつ、第2エピタキシャル層1 3へのオーム接点15はアルミニウムのような金属、または、例えばアルミニウ ム合金よりなるバイメタル接点を具える。他の好適な例では、整流ダイオードは 更にp−n接合の近くに二酸化珪素の不活性化層16を具える。
図1に示す例では、整流ダイオードはエピタキシャル層12および13並びに基 板11の一部分が基板11の残部よりも狭い横断面プロフィールを有する。この 構造では通常互いに隣接する多くの群に製造される個別のダイオードはエピタキ シャル層を損傷することなく、またはp−n接合の影響を与えることなく、さも なくば、結晶構造の品質を変化させるようにして分離することができる。また、 ダイ片、即ち、基板の寸法を調整自在として種々の電流要求に対応し得るように する。
図2に示すように、本発明の一例では、エピタキシャル層12および13並びに オーム接点15は一般にその形状を円形とする。この場合に形成される円形のp −n接合によって他の幾何学的形状により生じる電界効果および電荷濃度の問題 を防止し得るようにする。更に上述した形状とすることによって不活性化を行う とともに上述したように、その接合を損傷することなく、ダイオードを分離する ことかできる。プレーナダイオードのような他の構成も可能であるが、この場合 には本発明のエピタキシャル成長技術の外に、拡散またはイオン注入をも必要と なる。
実際に密集のため、本発明整流ダイオードは所望のブレークダウン電圧が得られ るように形成する。かかるダイオードの特性は図13に示す通りである。この図 13では例えば100Vのブレークダウンダイオードを設計する必要がある場合 に必要な濃度はほぼ2.4X10”cm−1であり、ブレークダウン時の空乏層 の幅は0.68μを必要とする。これがため、エピタキシャル層、この場合には n−型層の厚さがブレークダウン電圧のパラメータを制限するのを防止するため には、代表的にはこれを最小空乏層の厚さ以上とする。これがため、かかる10 0Vブレークダウンダイオードに対しては第1エピタキシャル層12はその厚さ を少なくとも0.68μ程度とし、かつそのキャリヤ濃度をほぼ2.4XIO′ 7cm−”とする。基板はそのキャリヤ濃度をほぼ1桁大きな値とし、第2エピ タキシヤルその13はそのキャリヤ濃度を前記基板と同程度の値とする。前述し たように図13の実線部分は測定したデータに基づく関係を表わし、点線部分は 測定した関係から期待した外挿を表わす。
特に、本発明整流ダイオードは図13のラインAGに沿って゛選択され、ライン CDの直接対向する水平点を規定する。関連ラインAGに沿う直接水平対向点の 垂直方向にすぐ下側に位置する図13のラインEFの点から選択するとともに関 連するキャリヤ濃度(原子/cm”)はラインCDおよびラインEFに沿って規 定された点の直接垂直方向にすぐ下側に位置する図13のラインGHの点から選 択する。
第1例のダイオードの特定の構成、即ち、一層密集したn子基板と、第2p十エ ピタキシヤル層と第2p十エピタキシヤル層とを有する構成によれば、順方向抵 抗を低くし、ブレークダウン電圧を高くし、かつ一層密集した第2エピタキシャ ル層13によって急峻なp−n接合を得るようにする。その結果3Vの順方向電 圧で約200mAの順方向電流特性および400V以上の逆ブレークダウン電圧 を有するダイオードを得ることができる。前述したクロダによるダイオードのよ うなダイオードによれば、同じ3Vの順方向電圧で約400μAの順方向電流か 得られるだけである。同様に、クロダのダイオードは一100Vでブレークダウ ンを呈するようになる。要約すれば本発明ダイオードによれば従来のダイオード よりも順方向バイアス時に大きくほぼ500倍、逆方向バイアス時に大きくほぼ 4倍の性能を得ることかできる。 これら特定の結果は図5および図6に良好に 示す。
第1例において、p+−n接合を用いることによりn−型エピタキシャル層は逆 バイアス時に顕著に空乏化されるダイオードの層とすることかできる。窒素は代 表的なn−型ドーパントであり、“浅い”ドナーとして特徴付けられ、この結果 キャリヤ濃度が温度と共に変化し、かつダイオードの電気特性がが変化し、その 結果一層深いレベルのドーパントよりも一層中庸となる。かかる装置から明らか なように、低くドープされたエピタキシャル層のキャリヤ濃度は本質的に装置の 逆バイアス特性を制圓する。従って、キャリヤ濃度はできるだけ一定に保持する のか好適である。これがため、ある状況の下では低くドープしたエピタキシャル 層はp−型の上にn−型を形成するのが好適である。その理由は、窒素(代表的 にはn−型ドーパント)のイオン化はアルミニウム(代表的にはp−型ドーパン ト)のイオン化よりも低い温度で変化するからである。
第1例における特定の構成に対する他の理由は、n十型基板の一層良好な低い固 有抵抗と比較して、p十型基板の固有抵抗か高くなるのを防止し得ることである 。更に、エピタキシャル層のn子持性によってn−型エピタキシャル層に空乏化 を生せしめる必要がある。本発明のダイオードは炭化珪素から形成するため、こ れらダイオードは代表的に作動する珪素のような他の材料よりなる半導体装置よ りも高い温度で作動させることができる。例えば、図5は、本発明整流ダイオー ドが350°Cの温度で作動するも、−400vで80μA程度の逆漏洩電流を 呈することを示す。図6は25℃および350℃における同一ダイオードの順方 向バイアス特性を示す。
図3および図4はn−型エピタキシャル層のキャリヤ濃度が大きく、かつ、p− 型層が結果として逆バイアスで優勢に空乏化する本発明整流ダイオードの他の例 をそれぞれ示す。図3は単結晶炭化珪素のn十−型の基板20と、この基板20 上に形成され同一のn十−導電型の炭化珪素の第1単結晶エピタキシャル層21 と、この第1単結晶エピタキシャル層21上に形成されこおエピタキシャル層2 1とは反対導電型の第2単結晶エピタキシャル層22とを示す。n土量およびp −型で記号化されているように、第1エピタキシャル層21は第2エピタキシャ ル層22よりも少なくとも大きなキャリヤ濃度を有し、従って、第2エピタキシ ャル層22は逆バイアス時に優勢に空乏化されるようになる。最も好適な例では 、第3単結晶エピタキシャル層23を第2エピタキシャル層22上に形成すると ともにそのキャリヤ濃度を第2エピタキシヤルその22のキャリヤ濃度よりも大 きくしてダイオード全体に対する接触抵抗を減少し得るようにする。前述した例 におけるように、デビット型のCVDはそれぞれ第1および第2エピタキシャル 層21および22間に急峻なp−n接合を呈する。
説明の便宜上特に示さないが、これらダイオードには基板および第2エピタキシ ャル層、または第3エピタキシャル層(存在する場合)にそれぞれオーム接点を 設ける。
本発明によれば、本例も好適なダイオード特性を呈することを確かめた。第1例 につき前述したように、ある状況の下ではp−型層は逆バイアス時に優勢に空乏 化される層と比較するに幾分不適切である。その理由は、理論的に期待される活 性化p−型トド−バント濃度に温度が及ぼす影響が大きいからである。
しかし、実際にはp−型エピタキシャル層は存在するドナー原子により幾分保障 されて、p−型層のキャリヤ密集分布が論理的に期待されているほど温度により 著しく変動しない。
故意でなく保障されたp−型層または故意に保障されたn−型層を逆バイアス時 に優勢に空乏化される層として用いる場合には、この層内に少ないキャリヤ濃度 を得ることができる。順次この少ないキャリヤ濃度によってダイオードに対する ブレークダウン電圧を高くし、従って充分な所望の結果が得られるようにする。
炭化珪素から既知のように、保障されていないn−型結晶またはエピタキシャル 層はほぼl X l O”cm−”未満のキャリヤ濃度で製造することはできな い。これは一般にCVD成長処理の特性および使用するソースガスの純度に依存 する。
最小キャリヤ濃度に関するこれらの制限は、n−型層およびp−型層の双方を僅 かに補償することによって解消でき、これによって5 x 10 ”cm−’の ように低いキャリヤ分布を達成することができる。これがため上述した高いブレ ークダウン電圧を得ることができる。この例では、−5000v程度の高い逆ブ レークダウン電圧を一55°Cないし350°Cの温度範囲全体に亘って期待す ることができる。同様に、2.7v程度の低い順方向電圧でIOAまでの順方向 電流を約20°Cないし350°Cの温度範囲に亘って得ることができる。これ らダイオードは20ns未満の、通常10ns未満の逆回復時間で作動する。
これら半導体ダイオードから理解されるように、任意特定のダイオードに対し装 置の物理的な寸法はある性能特性を制限する。
これかため、大きな接合によって所定規格の順方向電圧で大きな電流を流すよう にする。
図3に示す構造は、n子基板を有し、次いでn+、p−1p+工ピタキシヤル層 配置を有する構造であるが、このダイオードにp子基板および第1エピタキシャ ル層を設け、次いでn−およびn十エピタキシャル層を設けるようにすることも できる。
この場合にもn−型層が逆バイアス時に優勢に空乏化される際に上述したような 利点が得られる。
図4は本発明整流ダイオードの変形例である幾何学的に六角形状のダイオードを 示す。この幾何学的六角形状は図2に示す円形メサ型ダイオードに対する変形と するのが有利である。幾何学的六角形状は隅部を有するが、これら隅部は比較的 浅い。
更に、幾何学的六角形状は同一寸法のダイ片に対し大きな接合面積を有し、ガラ スカプセル封止装置に実装するのが簡単である。図14および図15は、6H− 3iCに形成され、室温(図14)および350°C(図15)における電流対 電圧(I−V)を測定し、プロットした本発明ダイオードの追加の特性を示す。
この特定の装置にはn十型基板、第1n+型エピタキシヤル層、第2p−型エピ タキシャル層、および第3p十型エピタキシヤル層を設ける。このダイオードは 室温において455Vのピーク逆電圧(PIV)に到達し、ここで電子なだれブ レークダウンが発生する。このブレークダウンはまず最初4μAの逆漏洩電流で ほぼ420Vで発生し、次いで450Vで50μAまで増大する。その後、この 装置は電圧とともに直線的に増大する電流で電子なだれ的に作動する。図14の 右側にはこの装置の順方向バイアス特性を示す。6H−3iCのバンドギャップ は室温で2.9eVである。これにより、約2.4vないし2.5Vの範囲でダ イオードのターンオン電圧に相当する内蔵接合電位を与えるようにする。これが ため、炭化珪素(SiC)の直列抵抗により制限され、電流が電圧とともに急速 に増大する。換言すれば、抵抗が全体的に存在しない(実際には不可能)場合に 、電流は制限されなくなるが、ターンオン電圧は室温で2.4Vないし2.5v の範囲に留まるようになる。
図15は350℃で作動するダイオードの電流−電圧特性を示す。逆バイアス時 にはブレークダウン電圧が同様に保持されるようになる。しかし、−400V〜 −450Vの曲線の丸め屈曲部によって特徴付けられるプレーブレークダウン電 圧は僅かに増大するだけである。この電圧増大はダイオードの逆飽和電流(J8 )に寄与するキャリヤ以外の熱的に発生したキャリヤに基因するものである。3 50°CにおけるJ8は10−14原子/ c m ”である。
ダイオードが350°Cに加熱されると、ターンオン電圧は約2、OVに減少す る。かように増大する温度による電圧の減少は材料のバンドギャップの減少、従 って真性キャリヤ濃度の増大の結果によるものである。
図7および図8は本発明により形成したダイオードの急峻な接合の特性を示す。
図7は供給電圧に対する容量の関係を直接プロットするとともに非直線性であり 、電圧が一層正となるにつれて容量か比例的に増大することを示す。更に重要な ことは、容量の二乗の逆数を供給電圧に対しプロットする場合に接合か傾斜より も急峻となるほぼ直線状の関係を図8に示す。従来の装置につき前述したように 、電圧に対しプロットした容量の三乗の逆数が直線状となる代わりに電圧に対し プロットした容量の二乗の逆数が非直線状となる場合には接合が傾斜し、この状 態は低いブレークダウン電圧装置および迅速に作動し得ないダイオードに生じる 。
図9は図8により示される結果を確認する他の測定技術の結果を示す。図面から 明らかなように、図9はアルミニウム(p+型エピタキシャル層のアクセプタ原 子)分布およびp−n接合を横切る際のその変化のSIMSプロットである。グ ラフに示される急峻な垂直方向の降下はアクセプタ原子分布が接合で急速にかつ 強烈に変化して本発明ダイオードに所望の特性を与えることを示す。図10は容 量−電圧測定により決まる未補償n−型エピタキシャル層のキャリヤ濃度を示す 。ここで図示され、図13でも示すように、580VのV□を示すダイオードは n−型エピタキシャル層のほぼ2,2xlO”cm−1のキャリヤ濃度から得る ことができる。
また、本発明により形成したダイオードは高い周波数で作動し得る場合を示す。
即ち、これらダイオードは高周波の交流を整流することができる。かかる装置で 既知のように、逆バイアスを整流ダイオードにかけ、ダイオードにより逆電流が 流れるのを防止する場合には接合に隣接して空乏領域が形成されるようになる。
この空乏領域はある容量を有し、逆バイアスを除去して順方向バイアスをかけた 後消費するまでに時間を要する。
この時間周期は逆回復時間(t rt)として既知である。炭化珪素(SiC) では、少数キャリヤの寿命は極めて低く、従って、少数キャリヤの寿命に直接比 例する逆回復時間は著しく短くなる。それにもかかわらず、本発明以前には測定 し得る逆回復時間を得るに充分良好な整流p−n接合は得られなかった。
しかし、図itおよび図12にグラフで示すように、本発明整流ダイオードは逆 回復時間データの実験的測定を行うに充分な品質を示す。従って最大で約5ns ないし8nsの短い最大逆回復時間を決めることができた。同様に、高温度でも 同様の性能を期待することができる。代表的には、珪素において100nsない し200nsの逆回復時間を有する整流ダイオードをまず最初考察する。ショッ トキーダイオードはある程度迅速であるが、逆バイアス時にほぼ一200Vに制 限されるようになる。これがため、逆回復時間は所定特定の装置の特性となる。
この点本発明により形成されたダイオードはlons未満の逆回復時間を有する 。
本発明整流ダイオードは、軸外れ炭化珪素基板に炭化珪素エピタキシャル層を成 長する有効な化学蒸着法を記載した前述したデビス等の記載に従って形成する。
説明を明瞭かつ簡潔にするために、本発明で記載された従来技術に述べられた化 学蒸着技術は“デビスー型”化学蒸着(CVD)と称される。デビス型CVDを 用いて製造されたダイオードでは、基板はアルファ型炭化珪素を具え、かつ、< 1120>方向の1つにほぼ向かってその基本面に対し1度以上の軸外れで傾斜 する平坦なインターフェース面を有する。ここに用いるように、ボールド印刷表 示、例えば、”2”はミラー指数系で“負”の軸、即ち、結晶に対し選択された 基本ミラー指数軸とは反対方向に測定すた軸を表わす。また、第1エピタキシャ ル層はアルファ炭化珪素を具え、かつ基板のインターフェース面にホモエピタキ シャルに堆積される。
エピタキシャル層は成長させながらドープすることができるため、これらエピタ キシャル層はイオン注入を必要とせず、イオン注入により生じ得る結晶欠陥を防 止することができる。更に、イオン注入技術は隣接するnおよびn土層またはp およびp土層に適用することはできない。例えばn土層はn層にイオン注入でき るか、n層はn土層の補償(即ち、活性量のドナーおよびアクセプタ原子が存在 すること)無くn土層にイオン注入することはできない。
更に、CVD成長は厚さ制御を可能とし、これによりある程度まで形成された空 乏層制御し、従ってブレークダウン電圧に影響を及ぼすようになる。最後に、エ ピタキシャル層の結晶特性は一般に構造的に良好でバルク成長層の場合よりも少 量の不鈍物を搬送する。
炭化珪素から形成したダイオードから収集している。しかし、他のポリタイプを エピタキシャル層および基板として用意することもできるとともに特性的な利点 を有する。例えば、4H115Rおよび3Cポリタイプは全て本発明ダイオード に適用することができる。6Hポリタイプは広いバ・ンドギャップを有するとと もに高温度で実行でき、しかも、バルク形態で最も一般的に形成することができ る。4Hポリタイプは最高のバンドギャップ(3,2eV)浅いアルミニウムお よび窒素ドーピングレベル並びに6Hポリタイプよりも大きな電子移動度を有す る。
同様に3Cポリタイプは6Hポリタイプよりも高い電子移動度、浅いバンドギャ ップおよびp−n接合に対する関連する低い内蔵電位を有する。最後に、15R ポリタイプは6Hの場合よりも低い窒素ドーパントに対する活性化エネルギー並 びに高い電子移動度を有する。
整流ダイオード並びにその製造方法および特性から明らかなように、一旦特定の 組の特性が確立されると、広範囲の性質を有するダイオードの製造を行うことが できる。これがため、本発明ダイオードの特性が示されると、−5000V程度 の大きな逆バイアス電圧を有するダイオードを本発明の1部分とじて期待できる 。かかるダイオードは約−55°Cから少なくとも350℃の温度範囲かかる特 性を示すものとして期待される。ダイオードの選択された例はその所定の規格の 逆ブレークダウン電圧まで25μ八程度の大きくない逆漏洩電流を呈するように なる。他の例ではもはや100μ八程度の大きくない逆漏洩電流を350°Cま での温度で呈するとともに特定の例では25°Cで一400vで8μA程度の大 きくない逆漏洩電流を呈することができる。
350°Cの温度で、2.9Vで400mAの順方向の電流が開発された。室温 (25°C)で3.2Vで400mAの順方向電流が代表的に観察され、2.7 V程度の低い電圧で400mAの電流が観察された。
200ns未膚の逆回復時間か得られた。その理由は100゜20、および1O ns未満の逆回復時間111を有するため、および前述したように、特定の例で は25°Cで6ns未満のおよび350°Cて7ns未満の逆回復時間を得るこ とができた。
かかる整流ダイオードはその最大例示的特性値によって特徴を規格化することが できた。これがため、本発明は上述した例にのみ限定されるものではなく、要旨 を変形しない範囲内で種々の変形または変更を行うことができる。
柿佃咋補正書の写しく翻訳文)提出書(特許法第184条の8)平成3年6月1 4日

Claims (31)

    【特許請求の範囲】
  1. 1.基板を第1導電型とするに充分なキャリヤ濃度を有する単結晶炭化珪素基板 と;この基板上に形成され前記基板と同一導電型の炭化珪素の第1単結晶エピタ キシヤル層と;前記第1エピタキシヤル層上に形成され前記第1エピタキシヤル 層とは反対導電型の炭化珪素の第2エピタキシヤル層とを具え、前記第1および 第2エピタキシヤル層はその各々のキャリヤ濃度を、少ない濃度を有するエピタ キシヤル層が逆バイアス時に優勢に空乏化されるに充分な量だけ相違させ、前記 これら第1および第2エピタキシヤル層によってこれら層間に急峻なp−n接合 を形成するようにしたことを特徴とする超高速高周波高温整流ダイオード。
  2. 2.前記第1エピタキシヤル層はそのキャリヤ濃度を前記第2エピタキシヤル層 のキャリヤ濃度よりも高くして前記第2エピタキシヤル層が逆バイアス時に優勢 に空乏化するようにしたことを特徴とする請求項1に記載の整流ダイオード。
  3. 3.前記第2エピタキシヤル層はそのキャリヤ濃度を前記第1エピタキシヤル層 のキャリヤ濃度よりも高くして前述第1エピタキシヤル層が逆バイアス時に優勢 に空乏化するようにしたことを特徴とする請求項1に記載の整流ダイオード。
  4. 4.前記第2エピタキシヤル層上に設けられた第3エピタキシヤル層を更に具え 、この第3エピタキシヤル層はその導電型を前記第2エピタキシヤル層の導電型 と同一とするとともにそのキャリヤ濃度を前記第2エピタキシヤル層のキャリヤ 濃度よりも高くして前記ダイオードヘの接触抵抗を減少せしめるようにしたこと を特徴とする請求項1に記載の整流ダイオード。
  5. 5.前記炭化珪素基板は、アルファ型の炭化珪素を具えるとともに〈1120〉 方向の1つにほぼ向かってその基本面に対し1度以上の軸外れで傾斜する平坦な インターフェース面を有し、かつ、前記第1エピタキシヤル層は前記基板インタ ーフェース面にホモエピタキシヤルに堆積されたアルファ型の炭化珪素を具える ことを特徴とする請求項1に記載の整流ダイオード。
  6. 6.前記接合に隣接して熱成長された二酸化珪素の不活性化層を更に具えること を特徴とする請求項1に記載の整流ダイオード。
  7. 7.基板を第1導電型とするに充分なキャリヤ濃度を有する単結晶炭化珪素基板 と;この基板上に形成され前記基板と同一導電型の炭化珪素の第1単結晶エピタ キシヤル層と;前記第1エピタキシヤル層上に形成され前記第1エピタキシヤル 層とは反対導電型を有し、かつ、そのキャリヤ濃度が前記第1単結晶エピタキシ ヤル層を逆バイアス時に優勢に空乏化するように前記第1エピタキシヤル層のキ ャリヤ濃度よりも高い炭化珪素の第2エピタキシヤル層とを具え;これら第1お よび第2エピタキシヤル層によってこれら層間に急峻なp−n接合を形成するよ うにしたことを特徴とする超高速高周波高温整流ダイオード。
  8. 8.前記基板をn−型アルファ炭化珪素で形成し、前記第1エピタキシヤル層を n−型アルファ炭化珪素により形成し、前記第2エピタキシヤル層をp−型アル ファ炭化珪素で形成するようにしたことを特徴とする請求項7に記載の整流ダイ オード。
  9. 9.前記第1単結晶エピタキシヤル層はそのキャリヤ濃度を前記基板のキャリヤ 濃度よりも低くするようにしたことを特徴とする請求項7に記載の整流ダイオー ド。
  10. 10.前記基板に設けられニッケルで形成されたオーム接点と、前記第2エピタ キシヤル層に設けられアルミニウムを含有するバイメタル合金で形成された他の オーム接点とを更に具えることを特徴とする請求項7に記載の整流ダイオード。
  11. 11.前記炭化珪素は6H、3C、4Hおよび15Rよりなる群から選択された ポリタイプを有することを特徴とする請求項1に記載の整流ダイオード。
  12. 12.供給電圧と容量との間の関係は容量の二乗の逆数と供給電圧との間の関係 がほぼ直線状の関係となるような関係とすることを特徴とする請求項7に記載の 整流ダイオード。
  13. 13.−55℃ないし350℃の温度範囲での作動中、−5000V程度に高い 逆ブレークダウン電圧を有することを特徴とする請求項7に記載の整流ダイオー ド。
  14. 14.25℃の温度での作動中、2.7V程度の低い順方向電圧で少なくとも4 00mAの順方向電流を有することを特徴とする請求項7に記載の整流ダイオー ド。
  15. 15.350℃の温度での作動中、2.2V程度の低い順方向電圧で少なくとも 400mAの順方向電流を有することを特徴とする請求項7に記載の整流ダイオ ード。
  16. 16.約20℃ないし約350℃の温度範囲に亘って2.7V程度の低い順方向 電圧で10Aまでの順方向電流を有することを特徴とする請求項7に記載の整流 ダイオード。
  17. 17.25℃の温度での作動中、所定規格逆ブレークダウン電圧まで25μA程 度の逆漏洩電流を有することを特徴とする請求項7に記載の整流ダイオード。
  18. 18.350℃の温度での作動中、所定規格の逆ブレークダウン電圧まで100 μA程度の逆漏洩電流を有することを特徴とする請求項7に記載の整流ダイオー ド。
  19. 19.25℃の温度での作動中、−400Vで8μA程度の逆漏洩電流を有する ことを特徴とする請求項7に記載の整流ダイオード。
  20. 20.350℃の温度での作動中、−400Vで80μA程度の逆漏洩電流を有 することを特徴とする請求項7に記載の整流ダイオード。
  21. 21.200ns未満の逆回復時間を有することを特徴とする請求項1に記載の 整流ダイオード。
  22. 22.10ns未満の逆回復時間を有することを特徴とする請求項1に記載の整 流ダイオード。
  23. 23.25℃の作動温度で6nsまたはそれ以下の低い逆回復時間を有すること を特徴とする請求項7に記載の整流ダイオード。
  24. 24.350℃の作動温度で7nsまたはそれ以下の低い逆回復時間を有するこ とを特徴とする請求項7に記載の整流ダイオード。
  25. 25.図13のラインAGに沿いこれから選択されラインCD上に水平方向の対 点を規定するブレークダウン電圧(V)と、前記ラインCDに沿う前記規定点か ら下降する垂線と交わる図13のラインEF上の点および前記ラインAGに沿う 前記水平対点から選択した関連する空乏層の幅(μ)と、前記ラインCDおよび 前記ラインEFに沿う前記規定点から下降する垂線と交わる図13のラインGH 上に点から選択した関連するキャリヤ濃度(原子/cm3)とを有することを特 徴とする請求項7に記載の整流ダイオード。
  26. 26.基板を第1導電型とするに充分なキャリヤ濃度を有する単結晶炭化珪素基 板と;この基板上に形成され前記基板と同一導電型の炭化珪素の第1単結晶エピ タキシヤル層と;前記第1エピタキシヤル層上に形成され前記第1エピタキシヤ ル層とは反対導電型の炭化珪素の第2エピタキシヤル層とを具え;前記第1エピ タキシヤル層はそのキャリヤ濃度を、第2エピタキシヤル層が逆バイアス時に優 勢に空乏化されるに充分な量だけ前記第2エピタキシヤル層のキャリヤ濃度より も高くし;更に第2エピタキシヤル層上に設けられこの第2エピタキシヤル層と 同一の導電型を有し、かつ、ダイオードヘの接触抵抗を減少せしめる前記第2エ ピタキシヤル層よりも高いキャリヤ濃度を有する第3モノエピタキシヤル層とを 具え;これら第1および第2エピタキシヤル層によってこれら層間に急峻なp− n接合を形成するようにしたことを特徴とする超高速高周波高温整流ダイオード 。
  27. 27.前記基板および前記第1エピタキシヤル層はn−型アルファ炭化珪素を具 え、かつ前記第2および第3エピタキシヤル層はp−型アルファ炭化珪素を具え ることを特徴とする請求項26に記載の整流ダイオード。
  28. 28.−55℃ないし350℃の温度範囲での作動中、−5000V程度の高い 逆ブレークダウン電圧を有することを特徴とする請求項26に記載の整流ダイオ ード。
  29. 29.20℃ないし350℃の温度範囲に亘って2.7V程度の低い順方向電圧 で10Aまでの順方向電流を有することを特徴とする請求項7に記載の整流ダイ オード。
  30. 30.350℃の温度での作動中、所定規格の逆ブレークダウン電圧まで100 μA程度の逆漏洩電流を有することを特徴とする請求項26に記載の整流ダイオ ード。
  31. 31.20ns程度の逆回復時間を有することを特徴とする請求項1に記載の整 流ダイオード。
JP50222490A 1988-12-14 1989-12-13 炭化珪素に形成された高速回復高温度整流ダイオード Expired - Lifetime JP3269625B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US403,690 1982-07-30
US28403588A 1988-12-14 1988-12-14
US284,035 1988-12-14
US40369089A 1989-09-16 1989-09-16

Publications (2)

Publication Number Publication Date
JPH04502536A true JPH04502536A (ja) 1992-05-07
JP3269625B2 JP3269625B2 (ja) 2002-03-25

Family

ID=26962377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50222490A Expired - Lifetime JP3269625B2 (ja) 1988-12-14 1989-12-13 炭化珪素に形成された高速回復高温度整流ダイオード

Country Status (9)

Country Link
EP (1) EP0449951B1 (ja)
JP (1) JP3269625B2 (ja)
KR (1) KR0150793B1 (ja)
CN (1) CN1044737A (ja)
AT (1) ATE120033T1 (ja)
AU (1) AU4844490A (ja)
CA (1) CA2005384A1 (ja)
DE (1) DE68921768T2 (ja)
WO (1) WO1990007192A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510000A (ja) * 1995-06-21 1999-08-31 エービービー リサーチ リミテッド 変換器回路、少なくとも1つのスイッチングデバイスを有する回路結合構成および回路モジュール
JP2000516402A (ja) * 1996-08-16 2000-12-05 エービービー リサーチ リミテッド SiCから構成された半導体層を有するバイポーラ半導体デバイスおよびSiCから構成された半導体デバイスを製造する方法
JP2007250720A (ja) * 2006-03-15 2007-09-27 Ngk Insulators Ltd 半導体素子
JP2008148309A (ja) * 2006-12-12 2008-06-26 Pratt & Whitney Rocketdyne Inc 電圧エクスカーション制御システム
JP2013042120A (ja) * 2011-07-15 2013-02-28 Internatl Rectifier Corp 集積されたダイオードを有するsoi基板を備える複合半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9702220D0 (sv) * 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US8681518B2 (en) * 2009-07-21 2014-03-25 Cree, Inc. High speed rectifier circuit
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
CN102496572A (zh) * 2011-12-29 2012-06-13 江苏宏微科技有限公司 快恢复外延型二极管及其制备方法
KR101976600B1 (ko) * 2012-06-28 2019-05-09 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
CN105405895B (zh) * 2015-12-17 2018-10-02 扬州国宇电子有限公司 一种低存储电荷快恢复二极管芯片
CN111211160B (zh) * 2020-01-15 2021-05-14 电子科技大学 一种垂直GaN功率二极管
CN112151621A (zh) * 2020-10-14 2020-12-29 济南新芯微电子有限公司 一种大电流低漏电碳化硅二极管芯片及其制作方法
CN116314252B (zh) * 2022-11-23 2023-11-07 苏州龙驰半导体科技有限公司 Vdmos器件及提升sic vdmos器件的击穿电压的方法
CN117059670B (zh) * 2023-10-12 2024-01-16 深圳市冠禹半导体有限公司 一种碳化硅二极管及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11510000A (ja) * 1995-06-21 1999-08-31 エービービー リサーチ リミテッド 変換器回路、少なくとも1つのスイッチングデバイスを有する回路結合構成および回路モジュール
JP2006149195A (ja) * 1995-06-21 2006-06-08 Cree Inc 変換器回路、少なくとも1つのスイッチング・デバイスを有する回路および回路モジュール
JP2000516402A (ja) * 1996-08-16 2000-12-05 エービービー リサーチ リミテッド SiCから構成された半導体層を有するバイポーラ半導体デバイスおよびSiCから構成された半導体デバイスを製造する方法
JP2007250720A (ja) * 2006-03-15 2007-09-27 Ngk Insulators Ltd 半導体素子
US9171914B2 (en) 2006-03-15 2015-10-27 Ngk Insulators, Ltd. Semiconductor device
JP2008148309A (ja) * 2006-12-12 2008-06-26 Pratt & Whitney Rocketdyne Inc 電圧エクスカーション制御システム
JP2013042120A (ja) * 2011-07-15 2013-02-28 Internatl Rectifier Corp 集積されたダイオードを有するsoi基板を備える複合半導体装置

Also Published As

Publication number Publication date
CA2005384A1 (en) 1990-06-14
CN1044737A (zh) 1990-08-15
WO1990007192A1 (en) 1990-06-28
AU4844490A (en) 1990-07-10
KR910700545A (ko) 1991-03-15
ATE120033T1 (de) 1995-04-15
DE68921768D1 (de) 1995-04-20
JP3269625B2 (ja) 2002-03-25
EP0449951A1 (en) 1991-10-09
DE68921768T2 (de) 1995-11-09
EP0449951B1 (en) 1995-03-15
KR0150793B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
US5061972A (en) Fast recovery high temperature rectifying diode formed in silicon carbide
US6759719B2 (en) Edge termination for silicon power devices
EP0380340A2 (en) Silicon carbide Schottky diode and method of making same
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
JPH04502536A (ja) 炭化珪素に形成された高速回復高温度整流ダイオード
US20120091471A1 (en) Lightly doped silicon carbide wafer and use thereof in high power devices
US5030580A (en) Method for producing a silicon carbide semiconductor device
JP2002261295A (ja) ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法
JP2000514958A (ja) シリコンゲルマニウム半導体デバイスとその製造方法
JP2009260278A (ja) 半導体装置
JP4071833B2 (ja) ダイヤモンド半導体デバイス
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
Fujihira et al. Low-loss, high-voltage 6H-SiC epitaxial pin diode
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
US20100127278A1 (en) Semiconductor device and method for fabricating the same
JP3817915B2 (ja) ショットキーダイオード及びその製造方法
CN217239472U (zh) 垂直传导电子器件
Wang et al. Ohmic and Schottky contacts of hydrogenated and oxygenated boron-doped single-crystal diamond with hill-like polycrystalline grains
Shenoy et al. Planar, ion implanted, high voltage 6H-SiC PN junction diodes
JP3260001B2 (ja) 半導体素子
Negoro et al. Avalanche phenomena in 4H-SiC pn diodes fabricated by aluminum or boron implantation
Kressel et al. Properties of high‐voltage silicon epitaxial diodes
US20240234515A9 (en) Silicon carbide wafer and silicon carbide semiconductor device including the same
JPH06252380A (ja) 高耐圧ショットキー・ダイオード
Badila et al. An improved technology of 6H-SiC power diodes

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

EXPY Cancellation because of completion of term