JPH04500441A

JPH04500441A - 通信システム

Info

Publication number: JPH04500441A
Application number: JP1507210A
Authority: JP
Inventors: メストダー、デニス・ジュリアン・ジルス; バン・エンゲルスホーベン、ロベルツス・ジョセフス; パウエルス、バルト・ジョセフ・ゲラルド
Original assignee: アルカテル・エヌ・ブイ
Priority date: 1989-06-23
Filing date: 1989-06-23
Publication date: 1992-01-23
Anticipated expiration: 2010-07-19
Also published as: CA2019594A1; DE68915768D1; DE68915768T2; CA2019594C; WO1991000662A1; US5331316A; AU630876B2; AU3855789A; ES2024293A6; EP0430955B1; EP0430955A1; JPH0767111B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】通信システムこの発明は、それぞれ信号チャンネルとデータ領域を具備する第１及び第２の循環セルが反対方向に搬送される第１及び第２のバスによって相互結合している複数のサブステーションを備えた通信システムに関する。各サブステーションは、各々複数の信号チャンネル及び受信機を備え、第１のセルに情報を書込み、第２のセルからの情報を読取る送信機を具備している。

このような通信システムは、ＩＥＥＥ通信マガジンに記載されている論文“ＱＰＳＸマン“　（１９８８年４月号、第２６巻、第４号、２０−２８頁、　Ｒ，Ｍ、　Ｎｅｖｍａｎ　）により知られている。このシステムでは容気１のセルの信号チャンネルが同じ優先番号の各セルに割当てられ、送信されるべきである優先順位のデータを保持する各サブステーションは、第１のセルのこの優先順位に割当てられた信号チャンネル内のデータ送信リクエスト信号を書き込むことができる。しがし１つのセルにはこのような信号チャンネルが１つしかないため衝突の生じる可能性があり、これを回避するためには各サブステーションが、内部の送信リクエスト信号を書込めるようになる前に、受信した第１のセルの関係するｆｇ号チャンネルのビジー／フリー状態にアクセスするための付加受信機を具備しなければならない。さらに各サブステーションには、第１のセルの信号チャンネル内で受信されたリクエスト信号の作用で第２のセルのデータチャンネルの使用を監視するための付加送信機を具備する手段が備えられている。付加受信機及び付加送信機とこれらに関連する回路により各サブステーションはかなり複雑になり、コストも比較的高くなってしまう。

このシステムでは、同じ優先順位のデータを処理する場合、第１のセルにはリクエスト信号を送信するための信号チャンネルが１つしかないために衝突が起きる可能性があり、付加送信機及び受信機が必要になる点に注目すべきである。

したがってこの発明の目的は、上記の型の通信システムでより簡単な構成を提供し、特に各サブステーションに付加受信機及び送信機を具備する必要がない構成を提供することにある。

この発明によれば、この目的は、前記第１のセルから情報を読取るための別の受信機及び前記第２のセルに情報を書込むための別の送信機を具備するメインステーションであって、第１及び第２のセルの各々がサブステーションの数より少ない複数の信号チャンネルを具備するメインステーションと、前記メインステーション及びサブステーションにあってデータを伝送すべき各サブステーションに前記複数のチャンネルの任意のフリーチャンネルを割当てるための手段と、信号チャンネルを割当てられた各サブステーション内にあって前記メインステーションに第１のセルの信号チャンネル内のデータ伝送用のリクエスト信号を伝送するための手段と、前記メインステーション内にあって前記伝送リクエスト信号の受信に応答してリクエストしているサブステーションに第２のセルの信号チャンネル内でデータ伝送許可信号を伝送するための手段とを具備していることによって達成される。

第１のセルの信号チャンネルはデータを伝送すべきサブステーションに割当てられるため、このチャンネルの使用に関して衝突が起こることｉよなく、ジ゛ブステーションに１寸加受信機を備える必要もない。一方データチャンネル監視機能はこの時点でメインステーショ〉・のみで実行されるため、サブステーションには付加受信機を具備する必要はない。

信号チャンネルはサブステーションと同じ数だけ具備することができるが、このためにはセル当り使用する信号帯域幅が大きすぎてしまう。トラフィック機能、すなわちデータを同時に送信しなければならない多数のサブステーションの機能において多数の信号チャンネルを用いることにより、信号帯域幅が許容範囲に維持される。

文献“システム１２・ｌ５ＤＮ加入者装置ネットワーク端末デジタル電話及び端末アダプタのための構成”　（Ｅｌｅｃｔｒ！ｅａｔＣｏ＋ｕｕｎ　ｉ　Ｃａｔ　ｔｏｎ、第５９巻、第１７２号、１９８５年、第１２０〜１２Ｂ頁、　Ｔ、ｌ５ｒａｅｎ他）にはすでに、情報を反対方向に伝送するために用いる第１及び第２のバスによって相互結合している複数のサブステーション及びメインステーションを備え、信号チャンネルを用いてデータチャンネルの使用をリクエストする通信システムが開示されていることに注目すべきである。しかしながらこの既知のシステムには信号チャンネル（Ｄチャンネル）が１つしかなく、メインステーションは通信の期間に対してデータチャンネルをサブステーションに割当てている。換言すれば、このシステムは回路スイッチモードの場合のみ動作し、パケット交換モードあるいはセルスイッチモードでは動作しないのに対し、本発明のシステムでは第１に述べた文献に開示されたシステム同様１つまたは他のモードに限定されない。

本発明による通信システムの特徴はまた、前記第１及び第２のセルに各々同じ数の信号チャンネルが具備されており、前記第１のセルの割当てられた信号チャンネルに対応する前記第２のセルの信号チャンネルが前記メインステーションによるが前記許可信号の送信に利用されることである。

第１及び第２のセル内の対応する信号チャンネルを同じサブステーションに割当てることによって、第２のセルの信号チャンネルでは付加割当て手段が必要でなくなる。

またさらに本発明による通信システムの別の特徴は、各サブステーションに送信される新しいデータの最後の受信から第２の予め決められた期間が経過した時に前に割当てられた信号チャンネルの割当てを解除するための割当て解除手段を具備していることである。

このようにして信号チャンネルの数はサブステージジンの数よりもずっと少なくてすむようにされている。

本発明の上記のまた他の目的及び特徴は、添付図面を参照した以下の実施例の説明によりさらに明確になり、また本発明が最も良く理解されるものである。

第１図は、本発明による通信システムの概略図である。

第２図及び第３図は、第１図に示されたシステムのメインステーションＭＳ及びサブステーションＳＺを各々より詳細に示したものである。

第４図は、第３図に示されたサブステーションＳＺの一部を構成する処理装置ＰＵＩの動作を示すフローチャートである。

第５図は、第１図に示されたシステムで用いられる通信セルａ乃至ｍを示す。

図面では接続が単一ワイヤで示されているが、複数のワイヤによって構成することもできる。

第１図に示されているように、本発明による通信システムはメインステーションＭＳが折返された一方向入力上流すンクＵＬ及び一方向出力下流リンクＤＬと、それに接続されている８個以上のサブステーションを具備しているが、その内ｓｘ、ｓｙ及びＳＺのみが示されている。これらのサブステーションはリンクＵＬ及びＤＬ間に並列に結合され（ＳＹはゲート回路ＧＣ６を通しまたＳＸはＧＣ７を通して）、各々にはデータレジスタＤＸ、ＤＹ、及びＤＺが共同している。

メインステーションＭＳはさらにリンクＵＬＩ及びＤＬＩを通して交換機（図示されていない）に結合している。

メインステーションＭＳ及びサブステーションはそれぞれ送信機および受信機を備えており、セルと呼ばれる一定の長さの情報パケットの形態で情報を交換することができる。リンクＵＬのこれらのセルは第１のセルと呼ばれ、リンクＤＬのこれらのセルは第２のセルと呼ばれる。これらセルの各々には第５図に示されているように４バイトへラダＨと３２バイト情報領域ＩＦがあり、各ヘッダはいわゆるＭＡＣ（メディアアクセスコントロール）領域、またはバイトｋｉ　Ｆおよび２バイトで構成されセルが伝送される事実上のチャンネルを識別するＶＣｆｆ（実質上のチャンネル識別子）を含んでいる。

伎に明かとｉｔ　６　Ｊ、うＩこ、領域Ｎ１Ｆの８ビットは各々ＭＳ間の信号チャンネルとサブステーションの８ビツトを構成し、セルの情報領域ＩＦは空域かあるいはデータを含み、信号チャンネル状態の情報かあるいはこの場合データセル、チェックセル、あるいはエコーセルのそれぞれのアドレスを含む。

メインステーションＭＳ　（第２図）はクロック回復回路ＣＬＲＩを備えており、この回路は入力下流リンクＤＬＩに接続され、そこに受信されたセル流からセルクロック信号ＣＣＬ１、ワードあるいはバイトクロック信号ＷＣＬ１及びビットクロック信号ＢＣＬＩを引き出す。これらのクロック信号はメインステーションＭＳの種々の回路を制御し、その方法は図示されていないが、後述するステーションの動作の説明から明かになる。ビットクロック信号ＢＣＬＩはビット速度１５０メガビット／秒のビットフレームを限定し、セルクロック信号ＣＣＬＩはセルフレームを限定する。このセルフレームは各セルが３６×８ビツトから構成されているためにセル速度はビット速度の３６×８分の１である。メインステーションＭＳはさらに別のクロック回復回路ＣＬＲ２を備え、これは入力上流リンクＵＬに接続され、そこに受信されたセル流からセルクロック信号ＣＣＬ２、ワードあるいはバイトクロック信号ＷＣＬ２及びビットクロック信号ＢＣＬ２を導出する。このセル流はこれらのクロック信号の制御下にセルバッファＢＵＦに入り、そこからクロック回復回路ＣＬＲＩによって与えられるクロック信号ＣＣＬＩ、ＷＣＬＩ及びＢＣＬＩの制御下に読みとる。このようにしてメインステーション全体はＣＬＲｌによって与えられるクロック信号の制御下に同期的に動作する。

ＳＺ（第３図）のような各サブステーションはクロック回復回路ＣＬＲ３を具備しており、この回路は人力下流リンクＤＬに接続され、このリンク上の入力セル流からビットクロックｌ’１ＢｃＬ３、バイトあるいはワードクロック信号ＷＣＬ３及びセルクロック信号ＣＣｌ３を導出する。タロツク信号ＢＣＬ３及びＣＣＬ３はそれぞれビットフレーム及びセルフレームを限定し、またワードクロック信号ＷＣＬ３と共にサブステーションＳＺの種々の回路を制御している。これはここでは記載しないがこのステーションの動作についての記載から明かになるであろう。

本システムの構成及び動作を詳細に記載する前に、以下この動作の概要を示す。

各セルのＭＡＣあるいは信号領域Ｍ　Ｆの８ビツトは信号チャンネルとして用いられ、それらはそれぞれこれらサブステーションの内最大８つが同時に信号チャンネルを割当てられるように、任意のサブステーションに割当てられることができる。

メインステーションＭＳはすべての信号チャンネルの一般的な割当て状態をレジスタＡＳＲに記憶し、時に応じてセルのＭ　Ａ　Ｃ領域のすべてのサブステーションにこの割当て状態を送信する。この割当て状態は各サブステーションのレジスタＡＬＲに記憶される。各サブステーションはこのようなセルに応答して割当て動作の間に信号チャンネルを捕捉するか、あるいは信号チャンネルを割当てられており、メインステーションにチェックセルを送信する。このチェックセルの情報領域はレジスタＭＢＹ内に単一のあるいは自身の割当て状態を記憶している。すなわち捕捉されているかあるいは割当てられた信号チャンネルに対応するビットが１である少なくとも１つのバイトを記憶している。したがってメインステーションは種々のサブステーションの個々の割当て状態を通報され、ＡＳＲに記憶されている一般的な割当て状態を更新することができる。

サブステーションが活性状態にある時、すなわち信号チャンネルが割当て工程でサブステーションに割当てられてメインステーションの方向にデータセルを送信するとき、サブステーションはセルのＭＡＣ領域の割当てられた信号チャンネルに送信リクエストビット１を与え、このセルをメインステーションへの上流リンクに送信送する。そしてメインステーションがセルの割当てられた信号チャンネルに許可ビットを与えることによって要求された送信を行い、全てのサブステーションにセルが送信される。この許可ビットはリクエストしているサブステーションによってＪ２され、サブステーションは上流リンクにデータセルを送信する。

サブステーションが受動状態にある時、すなわち信号チャンネルが割当てられておらず、メインステーションに送信するデータセルを有するとき、サブステーションは以下の２工程から成る割当て動作を開始する；第１の工程では、サブステーションが自身の割当て状態レジスタＭＢＹ内の１に単一対応ビットを与えることによって、レジスタＡＬＲに記憶された一般的な割当て状態のビット０によって指示されるフリー信号チャンネルを選択する。次にセルのＭＡＣ領域内の対応する割当てリクエストビット１を与えまたこのセルを上流リンクのメインステーションに送信することによって、捕捉した信号チャンネルを割当てるようにメインステーションに要求する。するとメインステーションがセルのＭＡＣ領域の対応する信号チャンネル内に許可ビット１を与えて次に要求しているサブステーションによってセルが認識される全てのサブステーションに下流リンクを通してセルを送信することによって１．信号チャンネルを割当てる。しかしメインステーションは要求しているサブステーションがどのサブステーションであるかわからないし、また２つ以上のサブステーションが同一のフリーチャンネルを捕捉する可能性もあるため、メインステーションがこれらのサブステーションに同一の信号チャンネルを割当て、衝突が生じる。これは、第２の工程における動作によって回避される。

第２工程においては、自身のアドレスまたはサブステーションの識別子を有するエコーセルの各割当て要求サブステーションによる送信が行われる。メインステーションが上流リンクで受け取るとすぐにこのエコーセルはリターンエコーセルとしてこの下流リンクを通して全てのサブステーションにループバックされる。

すべてが正常であれば、すなわち単一サブステーションのみがエコーセルを送るならば、リターンエコーセル内のアドレスがこのサブステーションによって認識される。従っＣ信号チャンネルはこのサブステーションに割当てられ、その結果としてこのステーションは活性状態になる。しかしもしも２つ以上のステーションが同一の信号チャンネルを同時に割当てるよう要求すると、エコーセル内のアドレスが互いに衝突してメインステーション及びこのステーションによってループバックされたリターンエコーセルに受け取られたエコーセル内の衝突したアドレスが要求サブステージジンによって認識されないことになる。するとこのサブステーションは再びフリー信号チャンネルを捜す。この過程はうまくチャンネルを捕捉できるまで継続される。

以下メインステーションＭＳ及びサブステーションＳＺの構成をそれぞれ第２図及び第３図を参照しながら詳細に記載する。

第２閏に示されたメインステーションＭＳはトランスミッタ／受信機から成り、以下の回路が具備されて相互に接続している：上流クロック回復回路ＣＬＲＩ及びＣＬＲ２と、セルバッファＢＵＦ　。

レジスタＲＥＧＩ、ＲＥＧ２及びＲＥＧ３８つの信号チャンネルの割当て状態を記憶させるための一般的な割当て状態レジスタＡＳＲ。

連続入力セルのＭＡＣ領域Ｍ　Ｆを記憶させるためのファーストイン−ファーストアウトレジスタＲＥＱ　（それはレジスタが空でない時及び空である時にそれぞれ活性及び非活性リクエスト出力信号ＲＥを与える）；図１３１．示されｆこ型の工」−セルを記憶してその出力Ｅ？を活性化することができるエコーセルレジスタＥＣＲ。

図１０に示された型のいわゆるチェックセルの情報領域のバイトを記憶するためのチェックバイトレジスタＣＢＲ。

入力セルのＭＡＣ領域ＭＦを記憶するためのＭＡＣ領域レジしタＭＦＲＩ；入力セルのＭＡＣ領域ＭＦを検出するためのｋｉＡｃ領域検出回路ＭＦＤ。

エコーセル及びチェックセルのＶＣＩ領域を検出し対応する出力ＥＣ及びＣＣをそれぞれ活性化させることができるＭＣＩ検出回路ＶＤＩ。

空のセルのＶＣｌを検出してその出力ＥＭＣを活性化させることができるＶＣＩ検出回路ＶＤ２゜チェックセルの情報領域ＩＦから単一バイトを引き出すための情報領域フィルタ回路ＩＦＦ。

２つのデータ人力Ａ及びＢ５データ出力Ｃ及び各々の選択人力Ｓｌｌ、ＳＩ２を有し、活性化された時及び活性化されない時に入力Ａ／Ｂをそれぞれ出力Ｃに接続するマルチプレクサＭＵＸＩ及びＭＵＸ２；並列／直列コンバータＰＳＣＩ及びＰＳＣ２゜直列／並列インバータ５ＰＣＩ及び５ＰＣ２。

セルクロック信号ＣＣＬ１によって制御され、予め決められた数のセルフレームをカウントするとき非活性出力信号を与えるタイミング回路ＴＣ；論理回路ＬＣ１及びＬＣ２。

ゲート回路ＧＣ１及びＣＣ２。

ＡＮＤゲート回路Ｇ１及びＧ２゜サブステーションの構成は全て同じであるため、その内の１つＳＺの構成だけを第３図に詳細に示す。サブステーションＳＺは相互に接続された以下の回路を備えている二上記のクロック回復回路ＣＬＲ３゜レジスタＲＥＧ４　：８つの信号チャンネルすべての一般的な割当て状態を記憶するための一般的な８ビット割当て状態レジスタＡＬＲ。

ＭＡＣ領域レジしタＭＦＲ２；８ビツトワードの内の単一ビット１が、捕捉されたかあるいはサブステーションに割当てられた８つの可能なチャンネルの内の信号チャンネルを指示する“マイバイト“レジスタＭＢＹ、このレジスタはサブステーション自身の割当て状態を記憶する；関連するデータレジスタＤＺから受取られ、メインステージ３ンＭＳに伝送されるデータセルを記憶する（第１図）ファーストインファーストアウトレジスタＤＩＲ，このレジスタＤＩＲは、“新しい゛セルを記憶するための第１の部分ＮＤ５すなわち送信リクエストがまだ形成されていない部分ＮＤと、“待ち″セルを記憶するための第２の部分ＷＤ、すなわち前記のリクエストがすでにメインステーションに伝送されて許可信号を待っている第２の部分ＷＤから構成されている；メインステーションＭＳから受取ったセルを記憶し、データレジスタＤＺに伝送するかあるいは排除するためのデータセル出力レジスタＤＯＲ。

メインステーションＭＳから受取ったエコーセルの情報領域ＩＦを記憶するためのエコーセル出力レジスタＥＯＲ。

サブステーションＳＺの受動状態及び活性状態を記憶するための状態レジスタＳＲ，これらの状態は以下のとおりである：状Ｈ１：純粋な受動状態；状態２ニエコーセルを送信する前に許可信号の受取を待っている受動割当て状態；状態３：リターンエコーセルの受取を待っている受動割当て状態；状態４：データセル入力レジスタＤＩＲに記憶されたデータセルの伝送をリクエストすることのできる活性状態。

自身のアドレスＯＡあるいはサブステーションの識別子を記憶するためのアドレスレジスタＯＡＲ；レジスタＲＥＧ４に受け取られた連続セルをカウントするための割当て状態カウンタＡＳＣであって、そのためにＭＡＣ領域が同一の単一ビット１を保持している割当て状態カウンタＡＳＣ：データセル入力レジスタＤＩＲ内の新しいデータセルの受取りから経過した時間をカウントするための非割当てカウンタＤＥＣ，二〇カウンタＤＥＣは予め決められた時間が経過した時あるいは経過しない時にそれぞれ活性化／非活性化出力信号ＥＴＣを与える；リターンエコーセルが、この二、ｗ　−ｉ？ｊしの送１言から予め決められた時間内に受け取られるかどうかをチェックするためのカウンタＥＣＣ０このカウンタＥＣＣは上記予め決められた時間が経過した時あるいは経過していない時にそれぞれ活性／非活性出力信号ＥＴＣを与える；エコーセルのＶＣＩを検出し続いてその出力ＥＯを活性化させるためのＶＣＩ検出回路ＶＤ３゜レジスタＭ　Ｆ　Ｒ２内に記憶された割当て状態が単一ビット１あるいはそれ以上のビット１を保持しているかどうかを検出するための単一ビット検出回路ＳＢＤ。

レジスタＭＦ及びＭＢＹの内容を比較してその内容がそれぞれ同一である／相違する時に活性／非活性出力信号ＭＹを与える比較器ＣＯＭＰ１；レジスタＥＯＲ及びＯＡＲの内容を比較してこれらの内容がそれぞれ同一である／相違する時に活性／非活性出力信号Ｃ○を与える比較器ＣＯＭＰ２；ゲート回路ＧＣ３、ＧＣ４、ＧＣ５゜ゲート回路ＧＣ３はデータ入力レジスタＤＩＲのＮＤ部に少なくとも１つの新しいセルがあるかどうかを検出するのに用いられ、同様にゲート回路ＧＣ４はし・ジスタＤＩＲのＷＤ部に少なくとも１つの待ちセルが存在するかどうかを検出する；直列／並列コンバータ５ＰＣ３；並列／直列コンバータＰＳＣ３；レジスタＡＬＲ及びＭＦとカウンタＡＳＣに接続され、第４図に示されたフローダイヤグラムに従って動作する処理ユーツＩ”！’Ｌ１１＋レジスタＡＬＲ及びＭ　Ｂ　Ｙに接続され、ＦＳＩｖｌの選択出力Ｓによって制御される処理ユニットＰＵ２゜ＰＵ２の出力ＭＢＹはレジスタＭ　Ｂ　Ｙに接続される；セルアセンブリ回路ＣＡＣ。

遅延回路Ｄ；入力ＡＣ，ＤＥ、ＳＢ、、ＭＹ、ＮＤ、、ＷＤ、ＣＯ，ＥＴＣと、出力Ｇ（許可）、Ｃ（チェック）、Ｅ（エコー）、Ｒ（リクエスト）、Ｓ（選択）、ＡＣ（活性）を有し、最後の出力ＡＣは遅延回路りを介して同じ符号の入力ＡＣに戻される有限状態マシーンＦＳＭ、このを限状態マシーンＦＳＭはまた状態レジスタＳＲに接続され、その動作は下記の受動状態］ないし３（その場合のＡＣ−０）の真値表１及び活性状態４（その場合のＡＣ−１）の真値表２によって示すことができる。これらの表ではＦＳＭの古い状態及び新しい状態がそれぞれＳＲＯ及びＳＲＮによって示されている。

表　１ＡＩＪ）旦−ＭＹ　Ｎ　讐　ＴＲＮ０ＸＸＸＯＯＸ　χ　１　１− ｏ　ｘ　ｘ　Ｘ　Ｉ　ＯＸ　Ｘ　ｌ　２　Ｓ；ＲＯＸＯＯ’ＸＸＸＸ　２　２− ＯＸＯＩＸＸＸＸ　２　２’− ０ＸＩＯχ　χ　χ　Ｘ　２　２　− 〇　×　１　１　χ　χ　χ　χ　２　３ＥＯＸＯＯＸＸＸＸ３　ｌ　− ＯＸ、Ｏｌ　χ　ｘ　Ｏχ　３　３ＣＯＸ　１　０ＸＸＯＸ　３　３　− ＯＸ　１　’ｌ　Ｘ　Ｘ　Ｏχ　３　３ＣＯＸＯＩ　ＸＸＩＸ　３　４ＣＯＸＩＯＸ　χ　１　χ　３　４　− ＯＸ　１　１　ＸＸＩＸ　３　４ＣＯＸＸＸχχ口１３１− １０００ＸＸＸＸ　４　１− １００１０’ＸＸＸ　４　４Ｃ１００１１Ｘ’Ｘ’Ｘ　’Ｉ　Ｌ４　ｃ、Ｒ１０１００χ　ＸＸ４　４．− １０１０１ＸＸＸ　４　４Ｒ１０１１００ＸＸ　４　４Ｃ１０１１０１ＸＸ　４　４Ｇ１０１１１０ＸＸ　４　４Ｃ，Ｒ１０１１１１ＸＸ　４　４ＣＩＲ１１１ＸＸＸＸＸ　４　４− 以下上記の通信システムの動作を８つかそれ以上のサブステーションの内の上記の３つのサブステーションｓｘ、ｓｙ及びＳＺについてのみ説明する。サブステーションＳＸ及びＳＹ内の回路に付けられる参照符号は第３図に示されたサブステーションＳＺ内の回路についての符号と同じ符号を用いることとする。

以下説明する動作のスタートにおいて、サブステーションＳＸ及びＳＹは共に活性状態にあって表２においてはＡＣ−１及び５ＲＯ−０であり、サブステーションＳＺは受動状態１であって表１ではＡＣ−０及び５ＲＯ−１であると仮定する。サブステーションｓｘ、ｓｙ及びＳＺのレジスタＭ　Ｂ　Ｙ及びＤＩＲはさらに次のような状態にあると考える：サブステーションＳＸＭＢＹ：このレジスタ内に記憶された自身割当て状態は、０１０・・・・・・Ｏであり、またＡＣ−１，５ＲＯ−４であるため　゛に、第２の信号チャンネルが予めＳＸに割当てられていることを示している。

ＤＩＲ：このレジスタは少なくとも１つの新しいデータセルを含み、また待ちデータセルは全くなく、それ故ゲートＧＣ３及びＧＣ４の出力信号がそれぞれ活性化（ＮＤ−１）および非活性化（ＷＤ−０）である。このためＳＸはデータ送信過程を開始する。

サブステーションＳＹＭＢＹ：レジスタ内に記憶された自身の割当て状態は１００・・・・・・Ｏであって、ＡＣ−１及び５ＲＯ−４であるため、第１の信号チャンネルはすでにＳＹに割当てられている：ＤＩＲ二二のユニスタは新しいデータセル及び待ちデータセルを含んでおらず、ゲートＧＣ３及びＧＣ４の出力信号は共に非活性化である、すなわちそれぞれＮＤ〜０及びＷＤ−０である。このためＳ　Ｙはデータ送信過程を開始しない。

サブステーションＳＺＭＢＹ：このレジスタ内に記憶された自身割当て状態は０００・・・・・・０であって、信号チャンネルをまだ捕捉していないか、ＳＺに割当てられていないことを示し、でいる。

ＤＩＲ：このレジスタは少なくとも１つのデータセルを含んでいるが待ちデータセルはなく、ゲートＧＣ３及びＧＣ４の出力信号がそれぞれ活性化（ＮＤ−１）及び非活性化（ＷＤ−０）である。このためＳＺはデータ送信過程が後続するチャンネル割当てを開始する。

一割当て状態レジスタＡＳＲの内容が１１０・・・・・・０であって、第１及び第２の信号チャンネルが捕捉されたかあるいはチャンネルが割当てられた状態であることを示している。

一すクエストレジスタＲＥＱの内容かゼロであって、サブステーションからは信号チャンネル割当であるいはデータ送信のためのリクエストが送られていないことを示す。

すでに述べたように、メインステーションＭ　Ｓの種々の回路はクロック回復回路ＣＬＲＩが与えるクロック信号によって制御されており、一方ＳＺのようなサブステーション内の回路はクロック回復回路ＣＬＲ３によって発生されるクロック信号（−よっ′（゛制御されている。回路のタロツクｉｇ御は詳細には図示されていないが、それらの動作の説明から明かである。

リンクＤＬ、ＵＬ、ＤＬＩ、ＵＬＩでは情報がセルの形態でビット直列方式で伝送されるが、メインステーションＮＩＳおよびサブステーションではこれらのセルがバイトの形態で処理される。必要な直列／並列変換及び並列／直列変換は上記のコンバータ５ＰＣＩ乃至５ＰＣ３およびＰＳＣＩ乃至ＰＳＣ３中で行われるが、これらコンバータに関してはこれ以上は詳述しない。

リクエストレジスタＲＥＱは空であるため、その出力ＲＥは非活性化（０）であり、マルチプレクサＭＵＸＩの選択入力ＳＩＩを構成するゲートＧ１の出力もまた非活性化（０）である。その結果割当て状態レジスタＡＳＲの出力ＢはレジスタＲＥＧ３の入力Ｃに結合される。

入力下流リンクＤＬＩ上をメインステーションに入る各セルはコンバータ５ＰＣＩを通ってレジスタＲＥＧ２に送られる。このセルのＶＣＩがこのレジスタ内にある時は、検出回路ＶＤ２はこのＶＣＩが空のセルあるいはデータセルを示すかどうかをチェックする。ＷＤ２の出力ＥＭＣが非活性（０）であることによって示されるようにセルがデータセルであると仮定すると、マルチプレクサＭＵＸ２の選択入力ＳＬ２を構成するゲー）Ｇ２の出力もまた非活性（０）である。その結果、レジスタＲＥＧ２の出力がこのマルチプレクサＭＵＸ２の入力Ｂに接続される。それからセルはレジスタＲＥＧ２からレジスタＲＥＧ３に伝送されて、このセルのＭＡＣ領域ｋｉＦがこのレジスタ内にある時に、割当て状態１１０・・・・・・０がレジスタに一般的な割当て状態レジスタＡＳＲから複写される。こうして得られたセル（第５ｂ図に示されている）は次にＰＳＣＩで変換され、下流リンクＤＬ上を通ってすべてのサブステーション、すなわち５ｘＳｓｙ及びＳＺに伝送されて、信号チャンネルの一般的な割当て状態を伝達する。

サブステーションｓｘ、５ｙＳｓｚこれらサブステーションの各々では、セルレジスタＲＥＧ４がＭＡＣ領域ＭＦ１１０・・・・・・０を受信するとそれが処理ユニットＰＵ１に与えられて、第４図に示されたように動作する。このフローチャートから、処理ユニットＰＵＩは特にＭＡＣ領域ＭＦをレジスタＭＦＲ２に複写して単一ビット１を備えているかいないかをチェックしていることがわかる。この実施例ではこの質問に対する答えが否定（Ｎ）であるため、ＰＵＩがＡＳＣをプリセットして、ＭＦＲ２から一般的な割当て状態レジスタＡＬＲに一般的な割当て状態を複写する。

したがってこのレジスタの内容は：１１０、、．０となる。

ＭＡＣ領域が単一ビット１を保持しているかどうかをチェックすることが必要であることに注意すべきである。実際にこのＭＡＣ領域はまた後に明かとなるように、単一許可ビット１を送信するのに用いられることができ、Ｍ　Ａ　Ｃ領域が１より多くのビット１を保持している場合のみ割当て状態が確認できる。反対にＭ　Ａ　ＣｅＪＮ域が単一ビット１を保持している場合には、これは割当てビットかあるいは許可ビットのいずれかである。この両者を区別するためには後に述べるようにカウンタＡＳＣを用いる。

サブステーション５ｘＳｓｙ、ｓｚの各々では割当て状態の上記の更新に続いて、以下の操作が実行される；サブステーションＳＸレジスタｈｉ　Ｆ　Ｒ２の内容が１１０・・・・・・０であるから、単一ビット検出回路ＳＢＤによってこのレジスタ内に１つより多くのビット１があることが検出され、それによって非活性化（０）出力信号ＳＢ、すなわち５Ｂ−０が生成される。一方しジスタＭＢＹ内に記憶された自身の割り当て状態は、０１０・・・・・・０であるため、比較器ＣＯＭＰＩはＭＦＲ２内のＭＢＹのビット１の存在を検出し、それによってその出力ＭＹが活性化される。すなわちＭＹ−１となる。

すでに述べたように、サブステーションＳＸは活性状！３４にあり、有限マシーンＦＳＭの入力信号ＡＣ及びＳＲＯが活性化されて（１）それぞれ４に等しくなる。一方でＤＥ−０，５Ｂ−０、ＭＹ−１、及びＮＤ−１であるために、上記の表２の第３行かられかるように、ＦＳＭは活性化チェック及び送信リクエスト信号Ｃ−１及びＲ−１を出力し、これらの信号はセルアセンブリ回路ＣＡＣに送られる。ここでチェック信号Ｃ−１によって第５ｃ図に示されたチェックセルが生成され、情報領域は一連のバイトによって構成されている。

このバイトの各々はレジスタＭＢＹ内に記憶されたｓＸの自身の割当て状態に等し１、・、すなわち、ｏｌｏ　・−〇であり、一方ヘッダにはチェックＶＣ！、すなわち■ｃが含まれている。

情報領域内のバイトの反復は、伝送り〉りＵＬ上の転移数が十分になるように、またこのリンク上のＤＣレベルが実質的に一定となるように行われることに注目すべきである。

一方で回路ＣＡＣ内では、リクエスト信号Ｒが自身割当て状態コード０１０・・・・・・０のこのセルのＭ　Ａ　Ｃ６１１域ＭＦ中へ挿入が生じるため、メインステーションにデータセル入力レジスタＤＩＲ内に記憶されたデータセルの送信を行うようにリクエストする。リクエストが行われるデータセルがレジスタＤＩＲの部分ＷＤにシフトされて、その出力ＷＤが活性化（１）される。

サブステーションＳＹは折れ曲がり上流リンクＵＬに生成されたチェックセル（図７）をコンバータＰＳＣ３を通して送信する。このコンバータの出力はゲート回路ＧＣ７（第１図）を通してＵＬに接続されている。

サブステーションＳＹこのステーションもステーションＳＸと同じように動作するが、レジスタＤＩＲの部分ＮＤ内には前動な新しいセルがない、すなわちＮＤ−０であるため、表２の第２行かられかるように、有限状態マシーンＦＳＭのチェック出力信号Ｃのみが活性化される。従って第５図ｄに示されているようにチェックセルが生成され、情報領域はそれぞれがＳＹのレジスタ７、：　ｇ　：Ｐ　ｉ：　：こ＝されて一゛・る自寓割ノ当て状態、′ＬＣ○　○に等しい一連のバイトによって構成されている。

ここではデータセルの送信リクエストが形成されないため、このセルのチェックＶＣＩはＶＣに等しく、またそのｋｉＡｃ領域はゼロに等しい。

サブステーションＳＹはコンバータＰＳＣ３及びゲート回路ＧＣ６（第１図）を通して折返し上流リンクＵＬ上のチェックセル（図８）を送信する。

サブステーションＳＺレジスタＭＦＲ２の内容が、１１０・・・・・・０であるため、単一ビット検出回路ＳＢＤによって１９１多くのビット１の存在が検出される。それによって非活性化（０）出力信号ＳＢ。

すなわち５Ｂ−０が生成される。一方レジスタＭ　Ｂ　Ｙ内に記憶された自身割当て状態が、０００・・・・・・０であるため、比較器ＣＯＭＰＩはＭＦＲ２内のＭＢＹのビット１の存在を検出せず、そのためにその出力ＭＹは非活性化される、すなわちＭＹ−０となる。

すでに述べたようにサブステーションＳＺは受動状態】であると仮定され、有限状態マシーンＦＳＭの入力信号ＡＣは非活性化され（０）　、ＳＲＯは１に等しい。一方上記の表１の第２行かられかるように、ＮＤ−１によってサブステーションＳＺが新しい状！３　Ｓ　ＲＮ　−２となり、活性化選択を行い、リクエスト信号Ｓ−１及びＲ−１を生成する。

処理ユニットＰＵ２は選択信号Ｓ−１の制御の下でファインド−ファースト−ゼロ機能を実行する。この機能はレジスタＡＬＲ内に記憶された割当て状態におけるフリー信号チャンネルを示すフリービット０を選択し、このビットを１に等しくしてこのチャンネルを獲得し、それをレジスタＭＢＹに記憶する動作から成る。すなわちレジスタＭＢＹの自身割当て状態が、００１・・・・・・０にあり、第３の信号チャンネルが選択されてステーションＳＺによって獲得されることが示される。

ファインド−ファースト−ゼロあるいはファインド−ファースト−１機能は一般的に当該分野で知られており、例えば“ベルシステムテクニカルジャーナル”、ＭＸＬ１１１＠（１９６４年９月、第５、バート１、頁１８６９−１８７０）に記載されている。

一方すクエスト信号Ｒが活性化されるため、セルアセンブリ回路ＣＡＣが第５図ｅに示されているセルを生成する。ここではＭＡＣ領域が、００１・・・・・・０に等しく、獲得された第３の信号チャンネルのための割当てリクエストがメインステーションＭＳに与えられ、ここの情報領域がゼロであることが示される。

サブステーションＳＺはこのセル（第５図ｅ）をコンバータ５ＰＣ４を通して折返し上流リンクＵＬ上で送信する。

メインステーションＭＳの入力リンクＵＬ及び出力リンクＤＬにサブステーションを接続する線路の長さはリンクＵＬが図示されているように折返されているために実質的に各サブステーションで同じであり、このためにこれらサブステーションの各々の処理時間は、第５図ｅに示されたセルのビットがＳＺの出力においてＧＣ６内でオア処理され、第５図ｄに示されたセルの対応するビットがＳＹの出力において、またその結果のビットがＧＣ７においてオア処理され、第５図Ｃに示されたセルの対応するビットがＳＸの出力に生じるように調整される。その結果、セルは第５図ｆに示されるようにチェックセルとなり、メインステーションＮＩＳに送信される。

メインステーションｋｉ　Ｓ第５図ｆに示されている前記最後に挙げたチェックセルがメインステーションＭＳに与えられると、クロック回復回路ＣＬＲ２によって与えられるクロックの制御の下でバッファＢＵＦに入り、回復回路ＣＬＲＩによって生成されるクロックの制御の下でこのバッファから読取られる。５ＰＣ２における直列／並列変換の後、ＭＦＤ及びＲＥＧＩに送信される。

ＭＡＣ領域ＭＦは、０１１・・・・・・０であり、検出回路ＭＦＤによって検出され、この領域は論理回路ＬＣＩによって第２の信号チャネルに関連する送信リクエストに続いて許可信号が与えられることを示す第１のコード、０１０・・・・・・０と、第３の信号チャネルに関連する割り当てリクエストに続いて許可信号が与えられることを示す第２のコード、００１・・・・・・０とに分割される。これらのコードはリクエストレジスタＲＥＱに連続的に記憶されるため、このレジスタの出力ＲＥは活性化されて、ＲＥ−１となる。

ＭＦＤによって検出される上記の＆ｉＡＣ領域ＭＦはまたＭＡＣ領域レジしタＭＦＲユに書込まれ、論理回路ＬＣ２はこのレジスタＭ　）’　ｋ　ｌの［り谷を割り当て状態レジスタＡＳＲの内容と共にオア処理し、その結果をこのレジスタに書込む。

ＡＳＲの以前の内容は、１１０・・・・・・０であり、ＭＦＲＩの以前の内容は、０１１・・・・・・０であったため、ＡＳＲ，に記憶された割り当て状態は、１１］、・・・・・・０となり、これはチャネル１．２．３が捕捉されたか、あるいは割り当てられたことを示している。

すでに述べたよ・うに、上記のチェックセル（第５図ｆ）もまたレジスタＲＥＧ１に与えられ、そこからコンバータＰｓＣ２をａしてリンクＵＬＩに与えられる。このセルのＶＣＩがＲＥＧＩに供給されるとすぐに５．ｖｃｉチェック回路ＶＤ１がこのセルの存在を検出してその出力ｃｃを活性化させる。

この出力は、チェックセルの情報領域、１１ｏ・・・・・ｏｌ　１１０・・・・・・Ｏｌ等がフィルタＩＦＦに与えられるようにゲート回路ＧＣ１をエネーブルし、フィルタＩＦＦはこれらバイトの内の１つを選択してそれをチェックバイトバッファレジスタＣＢＲに与える。ＡＳＲの上記の新しい内容、１１１・旧・・０はＣＢＨの内容、１１０・旧・・０によって書換えられ、ＡＳＲの内容が再び、１１０・・・・・０になる。したがってＡＳＲは現在の一般的な割り当て状態を記憶する。これはサブステーションへの第３の信号チャネルの割り当てがまだ許可されておらず、すなわちＳＺがまだ活性状態でないため、正しい。

リクエストレジスタＲＥＱの出力ＲＥか活性化され、すなわちＲＥ−１であるから、セルカウンタＴＣの出力ＴＣＢかまだ活性状態（２）にあるようにセルカウンタＴＣがその云終値にまだたどりつかｔいと改正ｙると、ゲートＧまの出力ＳＩＸもまた活性化される。結果として、リクエストレジスタＲＥ　Ｑの出力ＡはマルチプレクサＭＵＸＩを通してレジスタＲＥＧ３に接続されている。

前記と同様に、データセルがリンクＤＬＩ上の入って来る下流にあってメインステーションＭＳのレジスタＲＥＧ２に入る時、もし以前に考慮したすべての状態がいまだに真であるならば、このデータセルはマルチプレクサＭ　ＩＪ　Ｘ　２を通してレジスタＲＥＧ３に伝送される。その後にリクエストレジスタＲＥＱに記憶された第１のコードがデータセルのＭＡＣ領域ＭＦに入り、そして第５図ｇに示されたように、下流リンクＵＬによって連続的に考えるｓｘ、ｓｙ、ｓｚなどのすべてのサブステーションに送信される。

サブステーションＳＸ前記のデータセル（第５図ｇ）が活性サブステーションＳＸに受信されると、レジスタＤＯＲを通してレジスタＤＸに、またさらにレジスタＲＥＧ４に送信される。次にコード、０１０・・・・・・０が処理ユニットＰＵＩの制御の下でレジスタＡＬ　Ｒ，に記憶される。その結果回路ＳＢＤから活性化出力信号５Ｂ−１が与えられ、またレジスタＭＢＹの内容も、０１０・・・・・・０であるために、このレジスタの出力信号ＭＹも活性化されてＭＹ−１となる。

表２の第７行かられかるように、ＡＣ−１、ＤＥ−０，５Ｂ−１、ＭＹ−１、ＮＤ−０、ＷＤ−１、及び５ＲＯ−４であるために、ＦＳＭの出力Ｇ（許可）が活性化される。これによって、レジスタＤＩＲの部分ＷＤの待ちデータセルがセルアセンブリ回路ＣＡＣの制御下にＰＳＣ３を通してメインステーションＭＳに送信されるという効果がある。

前記の動作によって、データセルを送信するためにはサブステーションＳＸがメインステーションＭＳに第１のセルによって割り当てられた（第２の）信号チャネルを用いることを要求する必要があり、第２のセルのこの信号チャネルでＭＳから許可信号を受け取った後でないとこのような送信は実行できないことがわかる。

サブステーションＳＹ前記データセル（第５図ｇ）が活性サブステーションＳＹに受信されると、サブステーションＳＸ内と同様に処理される。しかしながら５Ｂ−１、ＭＹ−０である場合は、ＡＣ−１、ＤＥ−０，ＮＤ−０とり、ＦＳＭは動作しない。

サブステーションＳＺすでに述べたように、このステーションは受動状態２にあ利、信号はＡＣ−０及び５ＲＯ−２である。また５Ｂ−０及びＭＹ−０であるため、表１の第３行かられかるように、ＦＳＭは動作を実行しない。

それに送信されたデータセルを処理した後、第５図りに示され前記第２のコードを含むセルをｓｘ、ｓｙ、ｓｚ等のすべてのサブステーションに送信する。これらサブステーションについては以下に述べる：サブステーションＳＸこのステーションは前記のようにＳＹによって第５図ｇに示されたセルの受信に関して前記と同じ理由で動作を実行このステーションは動作を実行しない。

サブステーションＳＺＭＦＲ２で受信されたセルのＭ　Ａ　ＣｆＪ域ＭＦが、００１・・・・・・０であり、またレジスタＭ　Ｂ　Ｙの自身割り当て状態も、００１・・・・・・０に等しいため、ＳＢＤの出力信号ＳＢ及びＭＢＹの出力信号ＭＹは両方とも活性化され（１）、５Ｂ−１及びＭＹ−１となる。一方ステーションＳＺは状態２にあって出力信号ＡＣは非活性化（０）されてＳＲＯは２に等しいため、表１の第６行かられかるように、ＦＳＭによりサブステーションは状態３となり活性化エコー信号Ｅ−１が生成される。その結果セルアセンブリ回路ＣＡＣは第５図ｉに示されたエコーセルを生成し、それをメインステーションＭＳに送信する。このセルの情報領域はサブステーションＳＺの自身アドレスＯＡによって構成され、このアドレスＯＡはレジスタＯＡＲ中に記憶される。このエコーセルのヘッダにはエコーＶＣ１，すなわちＶＥが含まれ、一方そのＭＡＣ領域ＭＦにはデータ送信のリクエストを備えることもできる。しかし新しいデータセルは送信されない（ＮＤ−０）ため、ＭＡＣ領域はゼロである。

メインステーションＭ　Ｓ上ム己のニー−でル（図１３）がメインステーションＨ，４３で受信されると、回路ＭＦＤによってＭＡＣ領域ＭＦが検出されるが、この領域はゼロであるためリクエストレジスタＲＥＱには何も書込まれずまたＡＳＲの内容は変化しない。

エコーセル自体もレジスタＲＥＧ１に与えられ、ここでＶＣＩチェック回路ＶＤ］がこのセルの存在を検出（７、それ放出力ＥＣが活性化される。この出力信号ＥＣによってゲート回路ＧＣ２がエネーブルされ、エコーセルレジスタＥＣＲにエコーセルを記憶することを可能にする。結果としてＥＣＲの出力ＥＰが活性化される。

入カリンクＤＬＩ上の空のセルのＶＣＩがセルレジスタＲＥＧ２に入りＶＣＩ検出回路ＶＤ２によって検出されると、出力信号ＥＭＣが活性化される。レジスタＥＣＲの出力ＥＰもまた活性化されるため、ゲートＧ２の出力ＳＪ２が活性化され、それによってＥＣＲの出力ＡがマルチプレクサＭｔＪＸ２の出力Ｃに接続される。次にエコーセルがレジスタＲＥＧ３に送信され、またマルチプレクサｌｖｌ　Ｕ　Ｘ　１の選択人力Ｓ１１が非活性化されるため、割当て状態ＡＳＲ１１１０・旧・・０はエコーセルのＭＡＣ領域に記ｔ８．される。このように変形されたエコーセル、すなわちリターンエコーセルは下流リンクＤＬを通ってｓｘ、ｓｙ、ｓｚ等のすべてのサブステーションに送信される。これらサブステーションについて再び順に活性サブステーションＳＸのレジスタＲＥＧ４にリターンエコーセルか入る。その結果として処理ユニットＰ　Ｕ　ｌはＭＡＣ領域ＭＦを解析しまた内容が、１１０・・・・・・０に等しい一般的な割当て状態レジスタを更新する。このため５Ｂ−０となる。一方ＶＣＩ検出回路ＶＤ３はＲＥＧ４内のＶ’ＣＩがエコーセルのものであるかどうかをチェックし、セルがエコーセルであるためにその出力ＥＯを活性化する。結果としてゲート回路ＧＣ５がエネーブルされ、この回路を通してエコーセルの情報領域ＩＦがエコーセルレジスタＦＯＲに送信される。次にサブステーションＳＸの自身アドレスを構成する情報領域が比較器ＣＯＭＰ２によってレジスタＯＡＲ内に記憶された自身アドレスＯＡと比較される。これらのアドレスは異なるため、比較器ＣＯＭＰ２の出力信号は非活性化（０）される。ＡＣ−１，５ＲＯ−４，５Ｂ−０、ＭＹ−１、ＮＤ−〇であるため、表２の第２行かられかるように、ＳＸは活性状態４に維持され、またＦ　Ｓ　Ｍの出力信号Ｃが活性化される。その結果セルアセンブリ回路ＣＡＣがメインステーションＭＳに、例えば第５図ｊに示されたようなチェックセルを送信する。

サブステーションＳＹこのサブステーションはエコーリターンセルを受信するのにＳＸと同様に動作し、第５図ｋに示されたようなチェックセルをメインステーションに送信する。

サブステーションＳＺこのステーションはメインステーションＭＳに対するエコーセルの送信に応答するがら、比較器ＣＯＭＰ２はエコーリターンセル内の自身アドレスの存在を検出し、出力信号ｃ。

を活性化する。ＡＣ−ＯＳＳＢ−ＯＳＭＹ−１、Ｃｏ−１であるため、表１の第１１行かられかるように、ステーションＳＺは受動状態３から活性状Ｆ３４に移行し、ＦＳＭはその出力Ｃを活性化させる。このためサブステーションｓＺにより、例えば第５図１に示されたようなチェックセルの送信が行われる。

第５図ｊ、第５図ｋ及び第５図１の前記チェックセルがオア処理され、またその結果生じた第５図ｍに示されたチェックセルがメインステーションＭＳに送信され、そこでＲＥＧｌ、ＧＣＩ、ＩＦＦ及びＣＢＲを通ッテレジスタＡｓＲに、状態、１１１・・・・・・０を書込む。こうして第３のチャネルがサブステーションＪＳＺに確実に割当てられる。またＭＡＣ領域がＭＦＤ及びＬＣＩを通してリクエストレジスタＲＥに書き込まれる。このため許可信号がｓＺのようなサブステーションに送信される。

前記のことからセルのＭＡＣ領域は次のように使用される。

各サブステーションがメインステーションにｆｓ号チャネルの割当であるいはデータ送信をリクエストする：メインステーションＭＳがすべてのサブステーションに８つの信号チャネルすべての一般的な割当て状態を通信し、また信号チャネル割当てのリクエストあるいはサブステーションによるデータ送信のリクエストに続いて単一許可信号を送るために通信する。

ここで述べていないカウンタＡＳＣ，ＤＥＣ及びＥＣＲの機能は以下のとおりである。

カウンタＡＳＣ第４図に示されたプログラムの目的はレジスタＡＬＲに一般的な割当て状態を記憶させることである。レジスタＲＥＧ４に受信されたセルの領域ＭＦ及びＭＦ２が１より多くのビット１を含むならば、この領域は確実に一般的な割当て状態であり、そのためカウンタＡＳＣをリセットした後にＮＦＲ２からＡＬＲに状態が複写される。反対に領域ＭＦが単一ビット１を含むなら、このビットは許可ビットであるかあるいはこの領域が活性ステーションが１つの一般的な割当て状態である。後者の場合のみ領域ＭＦがＡＬＲに複写されなければならない。

カウンタＴＣ（第２図）の存在によって、ＴＣより大きな時間間隔ＴＣＩ中に少なくとも１回は一般的な割当て状態が受信されるように、メインステーションからサブステーションに少なくとも時間間隔ＴＣごとに少なくとも１回この状態が送信される。これが単一ビットが検出されるたびに歩進するカウンタＡＳＣを用いる理由である。１つのビットが受信されると、ＴＣＩに等しい時間数が連続的に、チェックリクエストが含まれていたのでありまたこのビットが現在の割当て状態を決定するように、その瞬間に使用中の唯一の信号チャネルを指示していたことが結論づけられる。その結果ＭＡＣ領域が一般的な割当て状態レジスタＡＬＲに複写される。

カウンタＤＥＣデータ入力レジスタＤＩＲの部分ＮＤが、出力Ｒ５か非活性状態に維持されるように新巳−゛七ルを受１ｃ＋　Ｌな一゛場８、カウンタＤＥＣはリセットせずにセルクロックＣＣＬ３の制御下で歩進する。この状態が予め決められた時間維持されると、カウンタＤＥＣが予め決められた値に到達し、２その出力ＤＥが非活性化される。その結果サブステーションに割当てられた信号チャネルは非割当て状態となる。実際は表２かられかるように、メインステーションから割当て状態を受信するとサブステーションはチェックセルによってすぐにメインステーションに応答せず、受動状態１に戻る。

カウンタＥＣＣ最後に、カウンタＥＣＣはサブステーションのエコーセルの送信において動作を開始し、セルクロック信号ＣＣＬ３の制御下で歩進し、正しいリターンエコーセルを受信するとすぐにリセットする。そのためエコーセルが送信された後にこのように正しいリターンエコーセルが予め決められた時間内に受信されないと、カウンタＥＣＣが予め決められた値に到達してその出力ＥＴＣが非活性化される。

前記の表２かられかるように、この場合サブステーションの状態は状態３から状態１に移行する。

第１及び第２のセルを用いる代わりに、上流及び下流リンクの各々でまた同じ数の信号チャネルで、これらリンク上の信号チャネルに類似する同じサブステーションに割当てるために、上流リンクのセルと信号チャネルの数が異なる下流リンク上のセルで用いることが可能である。しかしどちらの場合も同じ数の信号チャネルを用いることによって、下流リンク上での信号チャネルには付加割当て手段は必要なく、またこれらチャネルでの一般的な割当て状態の送信は容易である。

前記では各サブステーションのプロセッサＰＵがレジスタＡＬＲに記憶された一般的な割当て状態の例えば最も左の第］のフリーＯを捜ず。こ・うしてサブステーションは任意のチャネルを獲得することができるため、同一の優先権を保持している。１．かしこのようなサブステーション／がＡＬＲの予め決められた部分でのみフリー（最も左の）０を捜すことによって、これらサブステーションに予め決められた優先権を与える。最も左の位置は最高の優先度に対応する。

本発明の原理は特定の装置に関連して上記のように記載されているが、この記載が例として挙げられたものであって、本発明を限定するものでないことは明確である。

−　○Ｊ国際調査報告国際調査報告

Claims

【特許請求の範囲】

１．各々信号チャンネル及びデータ領域を含む反復的な第１及び第２のセルが反対方向に伝送される第１（ＵＬ）及び第２（ＤＬ）のパスによって相互結合されている複数のサブステーション（ＳＸ／ＳＺ）を具備し、各サブステーションには各々複数の信号チャンネルを具備する第１のセルに情報を書き込むための送信機と、第２のセルから情報を読取るための受信機が設けられている通信システムにおいて、前記第１のセルから情報を読みとるための別の受信機と前記第２のセルに情報を書き込むための別の送信機とを備えたメインステーション（ＭＳ）を具備し、前記第１及び第２のセルの各々がサブステーション（ＳＸ／ＳＺ）の数よりも少ない数の複数の信号チャンネルと、前記メインステーション（ＭＳ）及びサブステーション（ＳＸ／ＳＺ）における前記複数の第１のチャンネル内の任意の空いているチャンネルをデータを送信しなければならない各サブステーションに割当てる手段と、信号チャンネルが割当てられた各サブステーション（ＳＸ）における第１のセル（第５図ｃ）のこの信号チャンネルにおけるデータ送信リクエスト信号を前記メインステーション（ＭＳ）に送るための手段と、前記メインステーション（ＭＳ）における前記送信リクエスト信号の受信に応答してリクエストしているサブステーション（ＳＸ）に第２のセル（第５図ｇ）の信号チャンネルでデータ伝送許可信号を送信するための手段とを具備していることを特徴とする通信システム。
２．前記第１及び第２のセルはそれぞれ同じ数の信号チャンネルを含み、前記第１のセルの割当てられた信号チャンネルに対応する前記第２のセルの信号チャンネルがメインステーション（ＭＳ）により前記許可信号の送信に使用されることを特徴とする請求の範囲第１項記載の通信システム。
３．前記メインステーション（ＭＳ）に送信すべき新しいデータ（ＮＤ）を有するサブステーション（ＳＺ）のために信号チャンネル割当て動作を実行するために、前記割当て手段は、前記サブステーション（ＳＺ）において、全ての信号チャンネルの一般的な割当て状態を記憶する第１のレジスタ（ＡＬＲ）内のフリー信号チャンネルを予め選択し、このチャンネルをビジーとし、こうして得られた自身の割当て状態を第２のレジスタ（ＭＢＹ）に記憶させる手段（ＰＵ２）と、前記サブステーション（ＳＺ）において、前記メインステーション（ＭＳ）に送信される第１のセル（第５図ｅ）の選択された信号チャンネル内に信号チャンネル割当てリクエスト信号を書込む手段（ＦＳＭ、ＣＡＣ）と、前記メインステーションにおいて、前記サブステーションの全てに送信される第２のセル（第５図ｋ）の選択された信号チャンネルで割当て許可信号を送信する手段と、前記サブステーション（ＳＺ）において、このサブステーションの第３のレジスタ（ＯＡＲ）から前記メインステーションに送信される第１のエコーセル（第５図ｉ）のデータチヤンネルに自身のアドレス（ＯＡ）を書込む手段（ＣＡＣ）と、前記メインステーションにおいて、受信したエコーセルを認識し、このエコーセルに類似の第２のリターンエコーセルをすべてのサブステーションに送信する手段（ＶＤＩ、ＥＬＲ）と、前記の各サブステーションにおいて、前記第３のレジスタ（ＯＡＲ）内に記憶されたアドレスと前記リターンエコーセルのアドレスを比較するための手段（ＣＯＭＰ２）とを具備し、すでに選択された信号チャンネルが確実にこの比較が良い結果のサブステーションに割当てられることを特徴とする請求の範囲第１項記載の通信システム。
４．前記各サブステーション（５２）は前記割当て動作の実行を制御する有限状態マシーン（ＦＳＭ）を具備し、このマシーンは通常第１の受動状態にあって、前記サブステーション（５７）が送信されるべき前記の新しいデータ（ＮＤ）を有するとき、前記のサブステーションがフリー信号チャンネルの前記選択を実行し、前記メインステーション（ＭＳ）に前記割当てリクエスト信号を送信する第２の受動状態と、前記サブステーションが前記割当て許可信号を受信するとき前記サブステーションが前記第１のエコーセル（第５図ｉ）を送信する第３の受動状態と、前記サブステーション（ＳＺ）が前記第２のリターンエコーセルを受信し、前記比較の結果が良好であり、活性状態にあるサブステーションが前記送信リクエスト信号の送信及び送信許可信号の受信に続いて前記データをデータチャンネルで送信する第４の受動状態とに移行する請求の範囲第３項に記載の通信システム。
５．前記メインステーション（Ｍ３）は前記一般的な割当て状態を記憶する第４のレジスタ（ＡＳＲ）を備え、メインステーション（ＭＳ）はこの一般的な割当て状態を第２のセル（第５図ｂ）の信号チャンネルにおいて全てのサブステーションに送信する手段を具備し、それによって各サブステーション（ＳＺ）がこの状態を前記第１のレジスタ（ＡＬＲ）に記憶することを特徴とする請求の範囲第３項記載の通信システム。
６．前記メインステーションは、受信された第１のセル（第５図ｆ）の信号チャンネルが１より多くの割当てあるいは伝送リクエスト信号を含んでいるときに個々の許可信号を供給し、それらを連続的に第５のリクエストレジスタ（ＲＥＱ）に記憶させて、第２のセル（第５図ｇ、第５図ｈ）の割当てられた信号チャンネルにおいて前記サブステーションに連続的に送信する第１の論理回路（ＬＣ１）を具備していることを特徴とする請求の範囲第３項記載の通信システム。
７．前記メインステーション（ＭＳ）が前記第４のレジスタ（ＡＳＲ）に記憶された前記一般的な状態情報を前記第５のレジスタ（ＲＥＱ）が空のときに前記サブステーション（ＳＸ／ＳＺ）に送信する請求の範囲第５項あるいは第６項記載の通信システム。
８．前記メインステーション（ＭＳ）が、第１のカウンタ（ＴＣ）によって計算される前記一般的な状態情報の前の送信から第１の予め決められた時間間隔が経過するとき、前記第４のレジスタ（ＡＳＲ）に記憶された前記一般的な状態情報を送信する請求の範囲第６項記載の通信システム。
９．前記サブステーション（ＳＸ／ＳＺ）の各々がその前記自身割当て状態を第１のチェックセル（第５図ｃ、第５図ｄ）のデータチャンネルによって前記メインステーション（ＭＳ）に送信伝送し、前記メインステーション（ＭＳ）がこれらチェックセルのオア処理された結果を受信し、このようにして得られたチェックセル（第５図ｅ）を用いて前記第４のレジスタ（ＡＳＲ）に記憶された一般的な割当て状態を更新する請求の範囲第５項記載の通信システム。
１０．前記第１のチェックセルは前記自身割当て状態によってそれぞれ構成される複数のセットを含んでいることを特徴とする請求の範囲第９項記載の通信システム。
１１．各々の信号チャンネルが信号領域（ＭＦ）内の単一ビットーによって構成される請求の範囲第１項記載の通信システム。
１２．前記各サブステーション（ＳＺ）は、送信されるべき新しいデータ（ＮＤ）の最後の受信から第２の予め決められた時間間隔が経過した時にすでに割当てられた信号チャンネルの割当てを解除するための割当て解除手段（ＤＥＣ）を備　えている請求の範囲第１項記載の通信システム。
１３．前記第２の予め決められた時間間隔が第２のカウンタ（ＤＥＣ）によって計算され、このカウンタの活性出力信号（ＤＥ）によってサブステーションが前記メインステーション（ＭＳ）に自身の割当て状態を含む第１のチェックセルを伝送することが阻止される請求の範囲第９項または第１２項記載の通信システム。
１４．前記各サブステーション（ＳＺ）は受信された第２のセルの１以上の信号チャンネルがビジーであるかどうかをチェックする手段（第４図）を備え、単一ビジー信号チャンネルが検出される場合は第３のカウンタ（ＡＳＣ）をインクレメントし、前記第３のカウンタ（ＡＳＣ）がリセットされて、前記受信されたセルの信号チャンネルの状態が、予め決められた値（ＴＣ１）だけカウントした後、あるいは１より多くのビジー信号チャンネルが検出される時に前記第１のレジスタ（ＡＬＲ）に複写されることを特徴とする請求の範囲第１項記載の通信システム。
１５．前記各サブステーション（ＳＺ）は送信すべきではあるがデータ送信用のリクエスト信号が前記メインステーション（ＭＳ）に送信されなかった新しいデータを記憶するための第１の部分（ＮＤ）と、このようなリクエスト信号が送信されたデータを記憶するための第２の部分（ＷＤ）を備えた第６のレジスタ（ＤＩＲ）を具備し、前記第２のカウンタ（ＤＣ）が前記第１の部分（ｎｄ）と関連していることを特徴とする請求の範囲第１３項記載の通信システム。
１６．前記メインステーション（ＭＳ）が空の第２のセルに前記第２のエコーリターンセルを書込むことを特徴とする請求の範囲第３項記載の通信システム。
１７．前記第１のパス（ＵＬ）が折返され、前記サブステーション（ＳＸ／ＳＺ）に接続された第１の部分と前記メインステーション（ＭＳ）に接続された第２の部分とを備え、メインステーションから任意のサブステーション（ＳＸ／ＳＺ）を通ってメインステーションへ戻る接続距離が実質的に一定であることを特徴とする請求の範囲第１項記載の通信システム。
１８．前記メインステーション（ＭＳ）は、前記第５のレジスタ（ＲＥＱ）の出力に結合された第１のデータ入力（Ａ）と、前記第４のレジスタ（ＡＳＲ）の出力に結合された第２のデータ入力（Ｂ）と、前記第５のレジスタ（ＲＥＱ）の空／空でない条件出力（ＲＥ）によって及び前記第１のカウンタ（ＴＣ）の出力によって制御される第１のゲート手段（Ｇ１）の出力に結合された選択入力（ＳＩＩ）と、第６のレジスタ（ＭＦ）を介して前記第２のバス（ＤＬ）に結合された出力（Ｃ）とを備えている第１のマルチプレクサ（ＭＵＸ１）を具備していることを特徴とする請求の範囲第７項または第８項記載の通信システム。
１９．前記メインステーション（ＭＳ）はさらに前記第１のパス（ＵＬ）を前記第１の論理回路（ＬＣ１）を介して前記第５のレジスタ（ＲＥＱ）のデータ入力に、また第２の論理回路（ＬＣ２）を介して前記第４のレジスタ（ＡＳＲ）にそれぞれ結合させる信号チャンネル検出回路（ＭＦＤ）を具備し、前記第２の論理回路（ＬＣ２）は前記第４のレジスタ（ＡＳＲ）の内容を前記信号チャンネルの内容とでオア処理し、前記第４のレジスタ（ＡＳＲ）にその結果を記憶させることを特徴とする請求の範囲第５項または第６項記載の通信システム。
２０．前記メインステーションはさらにエコーセル及び第１のチェックセル検出回路（ＶＤ１）を具備し、この回路には前記第１のパス（ＵＬ）が結合され、前記第１の検出回路（ＶＤ１）によって前記の結果チェックセル及びエコーセルがそれぞれ検出される時に第２のゲート回路（ＧＣ１）及び第３のゲート回路（ＧＣ２）をエネーブルにすることを特徴とする請求の範囲第９項記載の通信システム。
２１．エネーブルされた第２のゲート回路（ＧＣ１）によって関連する回路（ＩＦＦ、ＣＢＣ）が前記第４のレジスタ（ＡＳＲ）に記憶された信号チャンネルの状態の書換えが可能にされていることを特徴とする請求の範囲第２０項記載の通信システム。
２２．エネーブルされた第３のゲート回路（ＧＣ２）によって前記のエコーセルが第７のレジスタ（ＥＣＲ）を介して第２のマルチプレクサ（ＭＵＸ２）の第１のデータ入力に与えられ、前記第２のマルチプレクサ（ＭＵＸ２）の第２のデータ入力（Ｂ）は前記第２のバスに結合し、その選択入力（ＳＩ２）は第２の検出回路（ＶＤ２）によって前記第２のパスで空のセルが検出されると同時に活性化出力信号を供給する第４のゲート回路（Ｇ２）の出力によって制御され、エコーセルが前記第７のレジスタ（ＥＣＲ）に存在し、前記第２のマルチプレクサ（ＭＵＸ２）の出力が前記第２のバスに結合されることを特徴とする請求の範囲第１６項または第２０項記載の通信システム。
２３．前記サブステーションはエコーセルの送信からの経過時間を計算する第４のカウンタ（ＥＣＣ）を具備し、エコーセルが受信された時に活性化出力信号（ＥＴＣ）を出力し、それから前記割当て手段（ＦＳＭ）によって信号チャンネル割当てが禁止されることを特徴とする請求の範囲第３項記載の通信システム。