JPH0448713A - Forming method of semiconductor device and exposure device - Google Patents

Forming method of semiconductor device and exposure device

Info

Publication number
JPH0448713A
JPH0448713A JP2155226A JP15522690A JPH0448713A JP H0448713 A JPH0448713 A JP H0448713A JP 2155226 A JP2155226 A JP 2155226A JP 15522690 A JP15522690 A JP 15522690A JP H0448713 A JPH0448713 A JP H0448713A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
reticle
semiconductor
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2155226A
Other languages
Japanese (ja)
Inventor
Toshikazu Arai
寿和 新井
Mamoru Takaku
高久 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP2155226A priority Critical patent/JPH0448713A/en
Publication of JPH0448713A publication Critical patent/JPH0448713A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the forming method of a semi-conductor device capable of improving yield on a manufacturing process by providing a process, in which unit patterns are transferred on the surface of a semiconductor wafer while quality control data are transferred at every unit pattern, and a process, in which dicing is executed among the unit patterns of the semiconductor wafer and semiconductor pellets are formed. CONSTITUTION:In the forming method of a semiconductor device (IC, LSI, etc.) in which a unit pattern or a plurality of unit patterns formed to a reticle 2 are transferred onto the surface of a semi-conductor wafer 5 at a plurality of times or collectively, dicing is executed among the transferred unit patterns of the semiconductor wafer 5 and semiconductor pellets are formed, a process, in which the unit patterns 5A are transferred onto the surface of the semiconductor wafer 5 while quality control data (discriminating data) 5C are transferred at every unit pattern 5A, and a process, in which dicing is executed among the unit patterns 5A of the semiconductor wafer 5 and the semiconductor pellets are formed, are provided. Yield on a manufacturing process can be improved according to the forming method of the semiconductor device.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体製造技術に関し、特に、半導体製造技
術において製造上の歩留りを高めるのに有効な技術に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to semiconductor manufacturing technology, and particularly to a technology effective for increasing manufacturing yield in semiconductor manufacturing technology.

〔従来の技術〕[Conventional technology]

IC,LSI等の半導体製造技術においては、半導体ウ
ェーハの表面に複数個のIC,LSI等の回路パターン
を転写する工程がある。この工程後は、半導体ウェーハ
の回路パターン間にダイシングが施され、半導体ウェー
ハを分割した半導体ペレット(又は半導体チップ)が形
成される。この半導体ペレットの表面上には前述の回路
パターンを有する。
2. Description of the Related Art In semiconductor manufacturing technology for ICs, LSIs, etc., there is a step of transferring a plurality of circuit patterns for ICs, LSIs, etc. onto the surface of a semiconductor wafer. After this step, dicing is performed between the circuit patterns of the semiconductor wafer, and semiconductor pellets (or semiconductor chips) are formed by dividing the semiconductor wafer. The above-mentioned circuit pattern is formed on the surface of this semiconductor pellet.

前記半導体ウェーハの表面への回路パターンの転写は露
光装置で行われる。露光装置は光源とX−Y移動テーブ
ル上に搭載される半導体ウエーノ)との間の光学経路に
レチクルを配置する。レチクルは透明な石英ガラス基板
の表面に回路パターンを形成する遮蔽膜(例えばCr膜
)を構成したものである。ステップ・アンド・リピート
法を採用する露光装置の場合、前記レチクルに形成され
た回路パターンは半導体ウェーハの表面上に順次行列状
に複数転写される。一括露光法を採用する露光装置の場
合、予じめレチクルに複数の回路パターンが行列状に形
成され、このレチクルに形成された回路パターンは一度
に半導体ウェーハの表面上に転写される。
Transfer of the circuit pattern onto the surface of the semiconductor wafer is performed using an exposure device. The exposure apparatus places a reticle on an optical path between a light source and a semiconductor wafer mounted on an X-Y moving table. The reticle consists of a shielding film (for example, a Cr film) forming a circuit pattern on the surface of a transparent quartz glass substrate. In the case of an exposure apparatus that employs a step-and-repeat method, a plurality of circuit patterns formed on the reticle are sequentially transferred onto the surface of a semiconductor wafer in rows and columns. In the case of an exposure apparatus that employs a batch exposure method, a plurality of circuit patterns are formed in advance in a matrix on a reticle, and the circuit patterns formed on the reticle are transferred onto the surface of a semiconductor wafer at one time.

なお、露光装置については、例えば特開昭63−284
552号公報に記載される。
Regarding the exposure device, for example, Japanese Patent Application Laid-Open No. 63-284
It is described in Publication No. 552.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、本発明者は、前述の半導体製造技術にお
いて、下記の問題点を見出した。
However, the present inventor found the following problems in the above-mentioned semiconductor manufacturing technology.

前記露光装置で半導体ウェーへの表面上に転写された回
路パターンは、ダイシング工程後に分割され、半導体ペ
レットの状態になると、半導体ウェーハの表面上での位
置が不明確になる。また、半導体ペレットは、半導体ウ
ェーハの表面上の位置だけに限らず、どのレチクルを使
用したのか、或は製造番号や製造年月日まで不明確にな
る0通常、半導体ウェーハに形成された回路パターンは
、この半導体ウェーハの状態において、プローブ検査等
の特性検査が行われ、この特性検査のデータが保管され
る。ダイシング後、半導体ペレットの状態においても同
様に特性検査が行われるが、前述のように半導体ウェー
ハの表面上での位置が不明確であるので、この半導体ペ
レットの状態での特性検査のデータと半導体ウェーハの
状態での特性検査のデータとの比較ができない。このた
め、半導体ペレットの状態で不良品が発生した場合、こ
の半導体ペレツトの製造プロセス条件の特定が難しく、
製造プロセスの修正ができないので、製造プロセス上で
の歩留りが低下する。
The circuit pattern transferred onto the surface of the semiconductor wafer by the exposure apparatus is divided after the dicing process, and when it becomes semiconductor pellets, its position on the surface of the semiconductor wafer becomes unclear. In addition, the semiconductor pellet is not limited to the location on the surface of the semiconductor wafer, but also the circuit pattern formed on the semiconductor wafer, making it unclear which reticle was used, the serial number, and the date of manufacture. In this semiconductor wafer state, a characteristic test such as a probe test is performed, and the data of this characteristic test is stored. After dicing, the characteristics inspection is performed in the same way in the semiconductor pellet state, but as mentioned above, the position on the surface of the semiconductor wafer is unclear, so the data of the characteristic inspection in the semiconductor pellet state and the semiconductor It is not possible to compare data with characteristic inspection data in the wafer state. For this reason, if a defective product occurs in the form of semiconductor pellets, it is difficult to identify the manufacturing process conditions for this semiconductor pellet.
Since the manufacturing process cannot be modified, the yield in the manufacturing process decreases.

本発明の目的は、半導体製造技術において、製造プロセ
ス上の歩留りを向上することが可能な技術を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a technology that can improve the yield in a manufacturing process in semiconductor manufacturing technology.

本発明の他の目的は、前記半導体製造技術で使用される
露光装置において、半導体ウェーハに転写される単位パ
ターン毎に識別データを転写し、前記目的を達成するこ
とが可能な技術を提供することにある。
Another object of the present invention is to provide a technology capable of achieving the above object by transferring identification data for each unit pattern transferred to a semiconductor wafer in an exposure apparatus used in the semiconductor manufacturing technology. It is in.

本発明の他の目的は、前記他の目的を達成すると共に5
前記露光装置の構造を簡単化することが可能な技術を提
供することにある。
Another object of the present invention is to achieve the above-mentioned other objects and to
The object of the present invention is to provide a technique that can simplify the structure of the exposure apparatus.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである6 (1)レチクルに形成された単位パターン又は複数の単
位パターンを複数回又は一括して前記半導体ウェーハの
表面に転写し、この半導体ウェーハの転写された単位パ
ターン間にダイシングを施し。
A brief overview of typical inventions disclosed in this application is as follows.6 (1) A unit pattern or a plurality of unit patterns formed on a reticle are The pattern is transferred onto the surface of a semiconductor wafer, and dicing is performed between the transferred unit patterns of the semiconductor wafer.

半導体ペレットを形成する半導体装置の形成方法におい
て、前記半導体ウェーハの表面に単位パターンを転写す
ると共に、この単位パターン毎に品質管理データ<m別
データ)を転写する工程と、この後に、半導体ウェーハ
の単位パターン間にダイシングを施し、半導体ペレット
を形成する工程とを備える。
In a method for forming a semiconductor device in which a semiconductor pellet is formed, a step of transferring a unit pattern onto the surface of the semiconductor wafer and transferring quality control data <m-specific data) for each unit pattern; The method includes a step of performing dicing between unit patterns to form semiconductor pellets.

(2)光源、半導体ウェーハの夫々の間の光学経路内に
、単位パターン又は複数の単位パターンを有するレチク
ルを介在し、このレチクルに形成された単位パターンを
複数回又は複数の単位バターンを一括して前記半導体ウ
ェーへの表面に転写する露光装置において、前記光源と
レチクルとの間、又はレチクルと半導体ウェーハとの間
の光学経路に、前記単位パターン内に品質管理データを
転写する液晶表示板を設け、前記単位パターンの転写毎
に前記液晶表示板に品質管理データを表示する駆動回路
を設ける。
(2) A reticle having a unit pattern or a plurality of unit patterns is interposed in the optical path between the light source and the semiconductor wafer, and the unit pattern formed on this reticle is applied multiple times or the multiple unit patterns are combined. In the exposure apparatus that transfers quality control data onto the surface of the semiconductor wafer, a liquid crystal display plate that transfers quality control data in the unit pattern is provided in an optical path between the light source and the reticle or between the reticle and the semiconductor wafer. and a drive circuit for displaying quality control data on the liquid crystal display board each time the unit pattern is transferred.

(3)前記手段(2)の液晶表示板は、前記レチクルの
単位パターンの非活性領域の対応位置に前記品質管理デ
ータを表示する液晶表示部を配置し、前記単位パターン
の活性領域の対応位置に前記液晶表示部に一体化された
透明ガラス基板を配置する。
(3) The liquid crystal display panel of the means (2) is arranged such that a liquid crystal display section for displaying the quality control data is disposed at a position corresponding to the inactive area of the unit pattern of the reticle, and a liquid crystal display section for displaying the quality control data is arranged at a position corresponding to the active area of the unit pattern of the reticle. A transparent glass substrate integrated with the liquid crystal display section is disposed.

〔作  用〕[For production]

上述した手段(1)又は手段(2)によれば。 According to means (1) or means (2) described above.

半導体ウェーハの表面に転写された単位パターン毎に品
質管理データを転写し、半導体ウェーハのダイシング工
程で単位パターン毎に分割された状態(半導体ペレット
の状態)でも、半導体ウェーハの表面上での位置、使用
されたレチクルの番号。
Quality control data is transferred to each unit pattern transferred to the surface of the semiconductor wafer, and even when the semiconductor wafer is divided into unit patterns (semiconductor pellets) in the dicing process, the position on the surface of the semiconductor wafer, Number of reticle used.

製造年月日、製造番号等、製造プロセス条件を明確にで
きるので、不良品が発生した際に製造プロセス条件に修
正ができ、製造プロセス上での歩留りを向上できる。
Since the manufacturing process conditions such as the manufacturing date and serial number can be clarified, the manufacturing process conditions can be corrected when a defective product occurs, and the yield in the manufacturing process can be improved.

上述した手段(3)によれば、前記液晶表示板の前記レ
チクルの単位パターンの活性領域の対応位置に配置され
た透明ガラス基板をペリクルとして兼用できるので、こ
のペリクルを配置する構成に相当する分、露光装置の構
成を簡単化できる。
According to the above-mentioned means (3), since the transparent glass substrate arranged at the position corresponding to the active area of the unit pattern of the reticle of the liquid crystal display board can also be used as a pellicle, the amount corresponding to the configuration in which this pellicle is arranged can be used. , the configuration of the exposure apparatus can be simplified.

以下1本発明の構成について、一実施例とともに説明す
る。
The configuration of the present invention will be described below along with one embodiment.

なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

〔発明の実施例〕[Embodiments of the invention]

本発明の一実施例である露光装置の構成を第1図(概略
構成図)で示す。
FIG. 1 (schematic configuration diagram) shows the configuration of an exposure apparatus that is an embodiment of the present invention.

第1図に示すように、半導体製造技術で使用される露光
装置は光源1、半導体ウェーハ5の夫々の間の光学経路
にレチクル(マスク)2が配置される。レチクル2、半
導体ウェーハ5の夫々の間には光学レンズ系4が配置さ
れる。また、光学レンズ系4はレチクル2、光源1の夫
々の間に配置してもよい。
As shown in FIG. 1, in an exposure apparatus used in semiconductor manufacturing technology, a reticle (mask) 2 is arranged in an optical path between a light source 1 and a semiconductor wafer 5, respectively. An optical lens system 4 is arranged between the reticle 2 and the semiconductor wafer 5, respectively. Further, the optical lens system 4 may be arranged between the reticle 2 and the light source 1, respectively.

前記レチクル2は透明な石英ガラス基板の表面に単位パ
ターンを有する遮蔽膜(例えばCr膜)2Aが設けられ
る。単位パターンは1つの半導体ペレットを形成する最
小単位のパターンである。単位パターンとしては半導体
素子パターン又は配線パターンなどである。レチクル2
はステップ・アンド・リピート法を採用する露光装置に
おいては1つの単位パターン、又は2,4.8個等の複
数の単位パターンが配置される。また、レチクル2は一
括露光法を採用する露光装置においては半導体ウェーハ
5の表面上に転写されるすべての複数の単位パターンが
配置される。
The reticle 2 is provided with a shielding film (for example, a Cr film) 2A having a unit pattern on the surface of a transparent quartz glass substrate. A unit pattern is a minimum unit pattern forming one semiconductor pellet. The unit pattern is a semiconductor element pattern, a wiring pattern, or the like. Reticle 2
In an exposure apparatus employing a step-and-repeat method, one unit pattern or a plurality of unit patterns such as 2, 4.8, etc. are arranged. In addition, in an exposure apparatus that employs a batch exposure method, the reticle 2 is arranged with all the plurality of unit patterns to be transferred onto the surface of the semiconductor wafer 5.

前記半導体ウェーハ5はX−Y移動テーブル6上に搭載
され、このX−Y移動テーブル6はレチクル2の単位パ
ターンの転写位置に半導体ウェーハ5を移動制御できる
。X−Y移動テーブル6はX−Yテーブル駆動回路8を
介してCPU7の制御信号に基づき制御される。
The semiconductor wafer 5 is mounted on an X-Y moving table 6, and the X-Y moving table 6 can control the movement of the semiconductor wafer 5 to a unit pattern transfer position on the reticle 2. The X-Y moving table 6 is controlled based on control signals from the CPU 7 via an X-Y table driving circuit 8.

前記レチクル2.光学系レンズ4(又は半導体ウェーハ
5)の夫々の間の光学経路には液晶表示板3が配置され
る。液晶表示板3は、第2図(拡大斜視図)に示すよう
に、遮蔽部3Aで周囲を囲まれた領域内にパターン部3
B及び液晶表示部3Cが構成される。パターン部3B及
び液晶表示部3Cはレチクル2の1つの単位パターン毎
(1つの半導体ペレットのパターン毎)に配置される。
Said reticle2. A liquid crystal display plate 3 is arranged in an optical path between each of the optical system lenses 4 (or semiconductor wafers 5). As shown in FIG. 2 (enlarged perspective view), the liquid crystal display board 3 has a pattern portion 3 in an area surrounded by a shielding portion 3A.
B and a liquid crystal display section 3C are configured. The pattern section 3B and the liquid crystal display section 3C are arranged for each unit pattern of the reticle 2 (for each pattern of one semiconductor pellet).

この個数に限定されないが、本実施例の液晶表示板3は
3個のパターン部3B及び3個の液晶表示部3Cが配置
される。
Although not limited to this number, the liquid crystal display board 3 of this embodiment is provided with three pattern parts 3B and three liquid crystal display parts 3C.

前記パターン部3Bは、前記レチクル2に配置された単
位パターンをそのまま透過し、前記レチクル2の単位パ
ターンを半導体ウェーハ5の表面上に転写する領域であ
る。パターン部3Bはレチクル2の単位パターンの活性
領域(実際に半導体素子や配線が形成される領域)に対
応する位置に構成される。
The pattern portion 3B is a region where the unit patterns arranged on the reticle 2 are transmitted as they are, and the unit patterns of the reticle 2 are transferred onto the surface of the semiconductor wafer 5. The pattern portion 3B is formed at a position corresponding to the active region of the unit pattern of the reticle 2 (the region where semiconductor elements and wiring are actually formed).

前記液晶表示部3Cは半導体ウェーハ5の表面上に転写
されたレチクル2の単位パターン毎にこの単位パターン
内に品質管理データ(PQC又は識別データ)を転写す
る領域である9品質管理データとしては半導体ウェーハ
5の表面上での単位パターンの位置を示す記号等の個別
データ、レチクル2のレビジョン(レチクルの使用番号
)、製造年月日、製造番号、品種、製品名、製造工場名
等の共通データの夫々或は少なくともいずれか1つを転
写する0品質管理データは基本的にはレチクル2の単位
パターンの非活性領域(半導体素子等が形成されない空
領域)に転写される0品質管理データは、半導体素子を
形成する層(例えば、フィールド絶縁膜、ゲート材)や
配線層(AQ膜)の単位パターンをレチクル2から転写
する際に併せて液晶表示板3Cから転写される。
The liquid crystal display section 3C is an area where quality control data (PQC or identification data) is transferred into each unit pattern of the reticle 2 transferred onto the surface of the semiconductor wafer 5. Individual data such as a symbol indicating the position of a unit pattern on the surface of the wafer 5, common data such as the revision of the reticle 2 (reticle usage number), manufacturing date, serial number, type, product name, manufacturing factory name, etc. Basically, the zero quality control data that transfers each or at least one of When unit patterns of layers (for example, field insulating film, gate material) and wiring layers (AQ film) forming a semiconductor element are transferred from the reticle 2, they are also transferred from the liquid crystal display plate 3C.

前記液晶表示板3Cはこの構造に限定されないがアクテ
ィブマトリックス方式で構成される。この方式を採用す
る液晶表示板3Cは、第3図(要部拡大断面図)に示す
ように、上下2枚の透明ガラス基板31.32で構成さ
れる。一方の透明ガラス基板31の内側(液晶側)には
走査線(ゲート信号II)と映像信号線(ドレイン信号
線)との交差部に配置された画素が複数構成される。1
つの画素は薄膜トランジスタTPTと透明電極35Sと
の直列回路で構成される。薄膜トランジスタTPTはゲ
ート電極33、ゲート絶縁膜34、チャネル形成領域(
非晶質或は多結晶珪素膜)42、ソース電極3SS、ド
レイン電極35Dで構成される。透明電極35Sはソー
ス電極35Sと電気的に接続される。チャネル形成領域
42上にはパッシベーション膜36を介在して遮蔽膜3
7が配置される。他方の透明ガラス基板32の内側(液
晶側)には前記透明電極358と対向する位置に共通透
明電極39が配置される。この共通透明電極39下のパ
ッシベーション膜40、前記透明電極35S上のパッシ
ベーション膜38の夫々で規定された領域内には液晶4
1が封入される。液晶表示部3Cの周囲において、透明
ガラス基板31.32の夫々の間に設けられた封止材4
3は前記液晶41を封入する。
Although the liquid crystal display panel 3C is not limited to this structure, it has an active matrix structure. The liquid crystal display panel 3C employing this method is composed of two upper and lower transparent glass substrates 31 and 32, as shown in FIG. 3 (enlarged sectional view of main parts). On the inside (liquid crystal side) of one transparent glass substrate 31, a plurality of pixels are arranged at intersections of scanning lines (gate signal II) and video signal lines (drain signal lines). 1
Each pixel is composed of a series circuit of a thin film transistor TPT and a transparent electrode 35S. The thin film transistor TPT includes a gate electrode 33, a gate insulating film 34, and a channel formation region (
It is composed of an amorphous or polycrystalline silicon film) 42, a source electrode 3SS, and a drain electrode 35D. The transparent electrode 35S is electrically connected to the source electrode 35S. A shielding film 3 is formed on the channel forming region 42 with a passivation film 36 interposed therebetween.
7 is placed. A common transparent electrode 39 is arranged inside the other transparent glass substrate 32 (on the liquid crystal side) at a position facing the transparent electrode 358 . A liquid crystal 4 is provided in the area defined by the passivation film 40 under the common transparent electrode 39 and the passivation film 38 on the transparent electrode 35S.
1 is enclosed. A sealing material 4 provided between each of the transparent glass substrates 31 and 32 around the liquid crystal display section 3C.
3 encloses the liquid crystal 41.

液晶表示板3のパターン部3Bは、第3図に示すように
、基本的には、液晶表示部3Cの透明ガラス基板31及
び32と同一の一体化された透明ガラス基板31及び3
2で構成される。このパターン部3Bの上下2枚の透明
ガラス基板31.32の夫々の間は光透過率を損失しな
いために、基本的には空洞で構成される。また、液晶表
示部3Cを構成するそれぞれの膜は基本的に光透過率が
高いので、パターン部3Bはそれらの膜を残存させても
よい。
As shown in FIG. 3, the pattern section 3B of the liquid crystal display panel 3 is basically formed of integrated transparent glass substrates 31 and 3 that are the same as the transparent glass substrates 31 and 32 of the liquid crystal display section 3C.
Consists of 2. The space between the two upper and lower transparent glass substrates 31 and 32 of the pattern portion 3B is basically formed of a cavity in order to prevent loss of light transmittance. Moreover, since the respective films constituting the liquid crystal display section 3C basically have high light transmittance, these films may remain in the pattern section 3B.

前記液晶表示板3の液晶表示部3Cは、前記第1図に示
すように、液晶駆動回路9で駆動制御される。この液晶
駆動回路9はCPU7で制御される。液晶駆動回路9は
露光装置の本体(例えばCPU7が配置された制御盤に
)又は液晶表示板3の周囲に直接配置される。
The liquid crystal display section 3C of the liquid crystal display panel 3 is driven and controlled by a liquid crystal drive circuit 9, as shown in FIG. This liquid crystal drive circuit 9 is controlled by the CPU 7. The liquid crystal drive circuit 9 is arranged directly around the main body of the exposure apparatus (for example, on a control panel in which the CPU 7 is arranged) or around the liquid crystal display board 3.

このように構成される液晶表示板3は、第4図(要部斜
視図)に示すように、半導体ウェーハ5の表面にレチク
ル2で転写される単位パターン(半導体ペレットのパタ
ーン)5Aの活性領域5Bを除く非活性領域に品質管理
データ5Cを転写できる。品質管理データ5Cのうち、
半導体ウェーハ5の表面上での位置を示すデータは単位
パターン5A毎に異なる。
As shown in FIG. 4 (perspective view of essential parts), the liquid crystal display panel 3 configured in this manner has an active region of a unit pattern (semiconductor pellet pattern) 5A that is transferred onto the surface of a semiconductor wafer 5 with a reticle 2. Quality control data 5C can be transferred to the non-active area except 5B. Of the 5C quality control data,
Data indicating the position on the surface of the semiconductor wafer 5 differs for each unit pattern 5A.

前記露光装置で単位パターン5Aが転写された半導体ウ
ェーハ5は単位パターン5A間にダイシングが施され、
複数個の半導体ペレットに分割される。
The semiconductor wafer 5 onto which the unit patterns 5A have been transferred by the exposure device is subjected to dicing between the unit patterns 5A,
It is divided into multiple semiconductor pellets.

このように、レチクル2に形成された単位パターン又は
複数の単位パターンを複数回又は一括して前記半導体ウ
ェーハ5の表面に転写し、この半導体ウェーハ5の転写
された単位パターンSA間にダイシングを施し、半導体
ベレットを形成する半導体装置(IC,LSI等)の形
成方法において、前記半導体ウェーハ5の表面に単位パ
ターン5Aを転写すると共に、この単位パターン5A毎
に品質管理データ(識別データ)5Cを転写する工程と
、この後に、半導体ウェーハ5の単位パターン5A間に
ダイシングを施し、半導体ベレットを形成する工程とを
備える。また、光111.半導体ウェーハ5の夫々の間
の光学経路内に、単位パターン又は複数の単位パターン
を有するレチクル2を介在し、このレチクル2に形成さ
れた単位パターンを複数回又は複数の単位パターンを一
括して前記半導体ウェーハ5の表面に転写する露光装置
において、前記レチクル2と半導体ウェーハ5との間の
光学経路に、前記単位パターン5A内に品質管理データ
5Cを転写する液晶表示板3を設け、前記単位パターン
の転写毎に前記液晶表示板3に品質管理データを表示す
る液晶駆動回路9を設ける。
In this way, the unit pattern or a plurality of unit patterns formed on the reticle 2 are transferred to the surface of the semiconductor wafer 5 multiple times or all at once, and dicing is performed between the transferred unit patterns SA of the semiconductor wafer 5. , in a method for forming a semiconductor device (IC, LSI, etc.) by forming a semiconductor pellet, a unit pattern 5A is transferred onto the surface of the semiconductor wafer 5, and quality control data (identification data) 5C is transferred for each unit pattern 5A. and then a step of performing dicing between the unit patterns 5A of the semiconductor wafer 5 to form semiconductor pellets. Also, light 111. A reticle 2 having a unit pattern or a plurality of unit patterns is interposed in the optical path between each of the semiconductor wafers 5, and the unit pattern formed on this reticle 2 is applied multiple times or the plurality of unit patterns are collectively described above. In an exposure apparatus that transfers images onto the surface of a semiconductor wafer 5, a liquid crystal display plate 3 that transfers quality control data 5C into the unit patterns 5A is provided in an optical path between the reticle 2 and the semiconductor wafer 5, and A liquid crystal drive circuit 9 is provided for displaying quality control data on the liquid crystal display board 3 every time the image is transferred.

また、この液晶表示板3は光源1とレチクル2との間に
配置してもよい、この構成により、半導体ウェーハ5の
表面に転写された単位パターン5A毎に品質管理データ
5Cを転写し、半導体ウェーハ5のダイシング工程で単
位パターン5A毎に分割された状態(半導体ベレットの
状態)でも、半導体ウェーハ5の表面上での位置、使用
されたレチクル2の番号、製造年月日、製造番号等、製
造プロセス条件を明確にできるので、不良品が発生した
際に製造プロセス条件に修正ができ、製造プロセス上で
の歩留りを向上できる。
Further, this liquid crystal display plate 3 may be arranged between the light source 1 and the reticle 2. With this configuration, the quality control data 5C is transferred for each unit pattern 5A transferred onto the surface of the semiconductor wafer 5, and the quality control data 5C is transferred to the semiconductor wafer 5. Even when the wafer 5 is divided into unit patterns 5A in the dicing process (semiconductor pellet state), the position on the surface of the semiconductor wafer 5, the number of the reticle 2 used, the date of manufacture, the serial number, etc. Since the manufacturing process conditions can be clarified, the manufacturing process conditions can be corrected when a defective product occurs, and the yield in the manufacturing process can be improved.

また、前記液晶表示板3は、前記レチクル2の単位パタ
ーンの非活性領域の対応位置に前記品質管理データを表
示する液晶表示部3Cを配置し、前記単位パターンの活
性領域の対応位W(パターン部3B)に前記液晶表示部
3Cに一体化された透明ガラス基板31及び32を配置
する。この構成により、前記液晶表示板3の前記レチク
ル2の単位パターンの活性領域の対応位N(パターン部
3B)に配置された透明ガラス基板31及び32をペリ
クルとして兼用できるので、このペリクルを配置する構
成に相当する分、露光装置の構成を簡単化できる。
Further, the liquid crystal display panel 3 has a liquid crystal display section 3C for displaying the quality control data at a position corresponding to the inactive area of the unit pattern of the reticle 2, and a corresponding position W (pattern) of the active area of the unit pattern. Transparent glass substrates 31 and 32 integrated with the liquid crystal display section 3C are arranged in the section 3B). With this configuration, the transparent glass substrates 31 and 32 placed at the corresponding position N (pattern portion 3B) of the active region of the unit pattern of the reticle 2 of the liquid crystal display board 3 can be used as a pellicle, so that the pellicle can be placed. The configuration of the exposure apparatus can be simplified by an amount corresponding to the configuration.

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.

例えば、本発明は、前記液晶表示板3そのものをレチク
ルとして使用することができる。具体的には、ゲートア
レイ方式を採用する半導体装置の基本セル間を接続する
配線層を液晶表示板3で形成されるパターンを転写する
ことにより形成する。
For example, in the present invention, the liquid crystal display panel 3 itself can be used as a reticle. Specifically, a wiring layer connecting basic cells of a semiconductor device employing a gate array method is formed by transferring a pattern formed on the liquid crystal display board 3.

また、同様に1本発明は、DRAM等の半導体記憶装置
の出力信号数(xi、x4.x8)の変更を液晶表示板
3で配線パターンを変更することにより行ってもよい。
Similarly, in the present invention, the number of output signals (xi, x4.x8) of a semiconductor memory device such as a DRAM may be changed by changing the wiring pattern on the liquid crystal display board 3.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

半導体製造技術において、製造プロセス上の歩留りを向
上できる。
In semiconductor manufacturing technology, the yield in the manufacturing process can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例である露光装置の構成を示
す概略構成図。 第2図は、前記露光装置の液晶表示板の拡大斜視図。 第3図は、前記液晶表示板の要部拡大断面図、第4図は
、前記露光装置でパターン、が転写された半導体ウェー
ハの要部斜視図である。 図中、l・・・光源、2・・・レチクル、3・・・液晶
表示板、3B・・・パターン部、3C・・・液晶表示部
、4・・・光学レンズ系、5・・・半導体ウェーハ、5
A・・・単位パターン、5B・・・活性領域、5C・・
・品質管理データ、フ・・・CPU、8・・・液晶駆動
回路である。 第1図 第2図
FIG. 1 is a schematic configuration diagram showing the configuration of an exposure apparatus that is an embodiment of the present invention. FIG. 2 is an enlarged perspective view of the liquid crystal display panel of the exposure apparatus. FIG. 3 is an enlarged sectional view of a main part of the liquid crystal display board, and FIG. 4 is a perspective view of a main part of a semiconductor wafer onto which a pattern has been transferred by the exposure apparatus. In the figure, l... light source, 2... reticle, 3... liquid crystal display board, 3B... pattern section, 3C... liquid crystal display section, 4... optical lens system, 5... semiconductor wafer, 5
A...Unit pattern, 5B...Active region, 5C...
- Quality control data, ff...CPU, 8...liquid crystal drive circuit. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】 1、レチクルに形成された単位パターン又は複数の単位
パターンを複数回又は一括して前記半導体ウェーハの表
面に転写し、この半導体ウェーハの転写された単位パタ
ーン間にダイシングを施し、半導体ペレットを形成する
半導体装置の形成方法において、前記半導体ウェーハの
表面に単位パターンを転写すると共に、この単位パター
ン毎に品質管理データを転写する工程と、この後に、半
導体ウェーハの単位パターン間にダイシングを施し、半
導体ペレットを形成する工程とを備えたことを特徴とす
る半導体装置の形成方法。 2、光源、半導体ウェーハの夫々の間の光学経路内に、
単位パターン又は複数の単位パターンを有するレチクル
を介在し、このレチクルに形成された単位パターンを複
数回又は複数の単位パターンを一括して前記半導体ウェ
ーハの表面に転写する露光装置において、前記光源とレ
チクルとの間、又はレチクルと半導体ウェーハとの間の
光学経路に、前記単位パターン内に品質管理データを転
写する液晶表示板を設け、前記単位パターンの転写毎に
前記液晶表示板に品質管理データを表示する駆動回路を
設けたことを特徴とする露光装置。 3、前記液晶表示板は、前記レチクルの単位パターンの
非活性領域の対応位置に前記品質管理データを表示する
液晶表示部が配置され、前記単位パターンの活性領域の
対応位置に前記液晶表示部に一体化された透明ガラス基
板が配置されることを特徴とする請求項2に記載の露光
装置。
[Claims] 1. Transferring a unit pattern or a plurality of unit patterns formed on a reticle to the surface of the semiconductor wafer multiple times or all at once, and performing dicing between the transferred unit patterns of the semiconductor wafer. , a method for forming a semiconductor device in which semiconductor pellets are formed, including a step of transferring a unit pattern onto the surface of the semiconductor wafer and transferring quality control data for each unit pattern; 1. A method for forming a semiconductor device, comprising a step of dicing to form semiconductor pellets. 2. In the optical path between each of the light source and the semiconductor wafer,
In an exposure apparatus that uses a reticle having a unit pattern or a plurality of unit patterns, and transfers the unit pattern formed on the reticle multiple times or all at once onto the surface of the semiconductor wafer, the light source and the reticle or between the reticle and the semiconductor wafer, a liquid crystal display board for transferring quality control data in the unit pattern is provided, and the quality control data is transferred to the liquid crystal display board each time the unit pattern is transferred. An exposure apparatus characterized by being provided with a drive circuit for displaying. 3. The liquid crystal display panel has a liquid crystal display section that displays the quality control data at a position corresponding to the inactive area of the unit pattern of the reticle, and a liquid crystal display section that displays the quality control data at a position corresponding to the active area of the unit pattern. 3. The exposure apparatus according to claim 2, further comprising an integrated transparent glass substrate.
JP2155226A 1990-06-15 1990-06-15 Forming method of semiconductor device and exposure device Pending JPH0448713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2155226A JPH0448713A (en) 1990-06-15 1990-06-15 Forming method of semiconductor device and exposure device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2155226A JPH0448713A (en) 1990-06-15 1990-06-15 Forming method of semiconductor device and exposure device

Publications (1)

Publication Number Publication Date
JPH0448713A true JPH0448713A (en) 1992-02-18

Family

ID=15601284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2155226A Pending JPH0448713A (en) 1990-06-15 1990-06-15 Forming method of semiconductor device and exposure device

Country Status (1)

Country Link
JP (1) JPH0448713A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032956A (en) * 2004-07-13 2006-02-02 Asml Netherlands Bv Lithography apparatus and manufacturing method of device
JP2012049345A (en) * 2010-08-27 2012-03-08 Sumco Corp Iron concentration analytical method in boron dope p-type silicon wafer, analyser for the same, silicon wafer, and method for manufacturing silicon wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032956A (en) * 2004-07-13 2006-02-02 Asml Netherlands Bv Lithography apparatus and manufacturing method of device
JP2012049345A (en) * 2010-08-27 2012-03-08 Sumco Corp Iron concentration analytical method in boron dope p-type silicon wafer, analyser for the same, silicon wafer, and method for manufacturing silicon wafer

Similar Documents

Publication Publication Date Title
US5247375A (en) Display device, manufacturing method thereof and display panel
US7368204B2 (en) Mask for laser crystallization and crystallization method using the same
JP3375966B2 (en) Display element and method of manufacturing the same
US7863616B2 (en) Structure of thin film transistor array
US6020214A (en) Method for manufacturing thin film transistor array substrate
US5644373A (en) Liquid crystal device with substrates of different materials and similar thermal expansion coefficients
JP2002244576A (en) Method for manufacturing display device, display device and liquid crystal display device
US7816193B2 (en) Method for fabricating a pixel structure of a liquid crystal display
US20100164044A1 (en) Image sensor and manufacturing method thereof
JPH0448713A (en) Forming method of semiconductor device and exposure device
JPH0254217A (en) Matrix type display device
JPH0799230A (en) Semiconductor device and semiconductor manufacturing apparatus
JP4221074B2 (en) Manufacturing method of liquid crystal display device
KR101048983B1 (en) Liquid crystal display device having a partially crystallized thin film transistor and manufacturing method thereof
JPH03259123A (en) Display device, manufacture of display device, and substrate for display
JP2934588B2 (en) Display device
JPH09120081A (en) Liquid crystal display device and production of liquid crystal display device
JP2002229180A (en) Reticle for manufacturing semiconductor device and method for manufacturing semiconductor device
US6921628B2 (en) Exposure device and method of fabricating liquid crystal display panel using the same
JPS6123192A (en) Manufacture of matrix type display unit
JPH03271720A (en) Production of thin-film transistor array of matrix type display device
JPS6059383A (en) Active matrix substrate
KR100527078B1 (en) Method for fabricating liquid crystal panel
JPH0519281A (en) Substrate for forming matrix type display panel
JP2626635B2 (en) Semiconductor device