JPH0519281A - Substrate for forming matrix type display panel - Google Patents

Substrate for forming matrix type display panel

Info

Publication number
JPH0519281A
JPH0519281A JP3171322A JP17132291A JPH0519281A JP H0519281 A JPH0519281 A JP H0519281A JP 3171322 A JP3171322 A JP 3171322A JP 17132291 A JP17132291 A JP 17132291A JP H0519281 A JPH0519281 A JP H0519281A
Authority
JP
Japan
Prior art keywords
type display
matrix type
substrate
display panel
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3171322A
Other languages
Japanese (ja)
Other versions
JP3178011B2 (en
Inventor
Takashi Inami
隆史 居波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17132291A priority Critical patent/JP3178011B2/en
Publication of JPH0519281A publication Critical patent/JPH0519281A/en
Application granted granted Critical
Publication of JP3178011B2 publication Critical patent/JP3178011B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve the inspection in the manufacturing process of an LCD panel. CONSTITUTION:In this substrate for forming a matrix type display panel, in which plural matrix type display panels are placed like a matrix and formed integrally on a single substrate, each scan line 4 which plural matrix type display panels have is short-circuited separately to each scan line 4 which.the matrix type display panels being adjacent in the direction of the scan line 4 have, and each data line 5 is short-circuited separately to each data line 5 which the matrix type display panels being adjacent in the direction of the data line 5 have. Also, the one end of each data line 5 and the one end of each scan line are all short-circuited, and in the other end of each data line 5 and in the other end of each scan line 4, electrode pads 6, 7 for an inspection are provided separately.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマトリクス型表示パネル
形成用の基板と、マトリクス型表示パネルの製造方法に
係り、特に詳細には薄膜トランジスタ(TFT)を用い
たアクティブマトリクス型液晶ディスプレイ(LCD)
などに使用される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for forming a matrix type display panel and a method for manufacturing the matrix type display panel, and more particularly to an active matrix type liquid crystal display (LCD) using a thin film transistor (TFT).
Used for etc.

【0002】[0002]

【従来の技術】平板型の表示装置としてLCDパネルが
注目されている。このLCDパネルはガラスなどの基板
において、9パネルあるいは16パネルなど複数の単位
で一体に形成され、最後にパネルごとに分断されてドラ
イバの実装などがされる。
2. Description of the Related Art An LCD panel is drawing attention as a flat panel display device. This LCD panel is integrally formed on a substrate such as glass in a plurality of units such as 9 panels or 16 panels, and finally divided into each panel to mount a driver.

【0003】これを模式的に図示すると、9パネルの場
合は図3のようになる。ガラス基板1には9個のLCD
パネル21 〜29 が3×3のマトリクスに配置されるよ
うになっており、これらは短絡ライン3によって囲まれ
ている。これを、より詳細に図示すると、図4(a)の
ようになる。ガラス基板1には碁盤目状に導電性の短絡
ラインが一体に配設され、この中には各々のLCDパネ
ル21 〜29 用のスキャンライン4とデータライン5が
マトリクスに配線されている。そして、スキャンライン
4とデータライン5の一端は個々に短絡ライン3に接続
され、スキャンライン4の他端にはスキャン検査パッド
6、データライン5の他端にはデータ検査パッド7が設
けられている。これを更に詳細に示すと、図4(b)の
ようになる。個々のLCDパネル21 〜29 にはマトリ
クスに絵素8が形成され、この絵素には駆動素子として
のTFT9のドレインが接続されている。そして、TF
T9のゲートにはスキャンライン4が、ソースにはデー
タライン5がそれぞれ接続されている。
This is schematically shown in FIG. 3 in the case of 9 panels. 9 LCDs on the glass substrate 1
Panel 2 1 to 2 9 are adapted to be disposed in the 3 × 3 matrix, which is surrounded by a short line 3. FIG. 4A shows this in more detail. Conductive shorting line in a grid pattern on the glass substrate 1 is disposed integrally, scan line 4 and the data line 5 for each of the LCD panel 2 1 to 2 9 are wired in matrix therein . Further, one ends of the scan line 4 and the data line 5 are individually connected to the short circuit line 3, a scan inspection pad 6 is provided at the other end of the scan line 4, and a data inspection pad 7 is provided at the other end of the data line 5. There is. This will be shown in more detail in FIG. Picture elements 8 are formed in a matrix on each of the LCD panel 2 1 to 2 9, this picture element is connected to a drain of TFT9 as a drive element. And TF
The scan line 4 is connected to the gate of T9, and the data line 5 is connected to the source thereof.

【0004】このようなマトリクス型表示パネルの製造
工程における検査、とりわけスキャンライン4とデータ
ライン5の断線およびプローグまたは短絡検査は、プロ
ーブカードを用いて行なわれる。すなわち、プローグま
たはプローブカードの針をスキャン検査パッド6および
データ検査パッド7に当接させ、その断線と短絡を短絡
ライン3を介して検査する。
The inspection in the manufacturing process of such a matrix type display panel, especially the disconnection of the scan line 4 and the data line 5 and the inspection of the plug or the short circuit are conducted by using a probe card. That is, the probe or probe card needle is brought into contact with the scan inspection pad 6 and the data inspection pad 7, and the disconnection and short circuit thereof are inspected through the short-circuit line 3.

【0005】[0005]

【発明が解決しようとする課題】しかし、例えば単一の
基板で9パネル、あるいは16パネル形成するときに
は、スキャン検査パッド6およびデータ検査パッド7の
数は(640+480)×9あるいは(640+48
0)×16個にもなり、断線および短絡検査には長い時
間を要する。そして、この事情は、図5のように、9個
のLCDパネル21 〜29 ごとに短絡ライン31 〜39
を設けたときも同様である。
However, when forming 9 panels or 16 panels on a single substrate, the number of scan inspection pads 6 and data inspection pads 7 is (640 + 480) × 9 or (640 + 48).
0) × 16, which requires a long time for the inspection of disconnection and short circuit. And this situation, as in FIG. 5, nine LCD panel 2 1 shorting line 3 for each to 2 9 1-3 9
This is also the case when is provided.

【0006】ところで、LCDパネルの製造技術は、技
術革新により著しく進歩し、従来と比較して製造上の歩
留りが大幅に向上している。このため、スキャン検査パ
ッド6およびデータ検査パッド7を用いた検査の目的
が、従来は良品パネルを選び出すことにあったのに対し
て、最近では単一の基板に不良パネルがあるものを抜き
出すことに変化してきている。したがって、どの基板中
のパネルが不良であるかという事は、主たる関心事では
なくなっており、そのため、検査工程の簡略化が要望さ
れるようになってきている。
By the way, the manufacturing technology of LCD panel has been remarkably advanced due to technological innovation, and the manufacturing yield is greatly improved as compared with the conventional technology. For this reason, the purpose of the inspection using the scan inspection pad 6 and the data inspection pad 7 has been to select a good panel in the past, but recently to extract a defective panel on a single substrate. Is changing. Therefore, which board in which substrate is defective is not the main concern, and therefore simplification of the inspection process has been demanded.

【0007】そこで本発明は、検査工程の簡略化を図る
ことのできるマトリクス型表示パネル形成用の基板を提
供することを目的とする。
Therefore, it is an object of the present invention to provide a substrate for forming a matrix type display panel which can simplify the inspection process.

【0008】[0008]

【課題を解決するための手段】本発明は、複数のマトリ
クス型表示パネルがマトリクス状に配置されて単一基板
に一体的に形成されたマトリクス型表示パネル形成用の
基板において、複数のマトリクス型表示パネルが有する
各々のスキャンラインは当該スキャンラインの方向に隣
接するマトリクス型表示パネルの有する各々のスキャン
ラインと個々に短絡され、複数のマトリクス型表示パネ
ルが有する各々のデータラインは当該データラインの方
向の隣接するマトリクス型表示パネルの有する各々のデ
ータラインと個々に短絡されていることを特徴とする。
ここで、各々のデータラインの一端と各々のスキャンラ
インの一端は全て短絡され、各々のデータラインの他端
と前記各々のスキャンラインの他端には検査用の電極パ
ッドが個々に設けられているのが望ましい。
The present invention provides a matrix type display panel forming substrate in which a plurality of matrix type display panels are arranged in a matrix and integrally formed on a single substrate. Each scan line of the display panel is individually short-circuited with each scan line of the matrix type display panel adjacent in the direction of the scan line, and each data line of the plurality of matrix type display panels is And each data line of the matrix type display panel adjacent to each other in the direction is individually short-circuited.
Here, one end of each data line and one end of each scan line are all short-circuited, and electrode pads for inspection are individually provided at the other end of each data line and the other end of each scan line. Is desirable.

【0009】[0009]

【作用】本発明によれば、各々のスキャンラインは単一
の基板上で隣接するマトリクス型表示パネル間で短絡さ
れ、また各々のデータラインについてもマトリクス型表
示パネル間で短絡されている。このため、単一の検査工
程により、隣接するマトリクス型表示パネルのスキャン
ライン、データラインの短絡および断線を、複数パネル
について同時に検査できる。
According to the present invention, each scan line is short-circuited between adjacent matrix type display panels on a single substrate, and each data line is also short-circuited between matrix type display panels. Therefore, a single inspection process can simultaneously inspect scan lines and data lines of adjacent matrix type display panels for short circuits and disconnection of a plurality of panels.

【0010】[0010]

【実施例】以下、添付図面により本発明の実施例を説明
する。なお、同一要素には同一符号を付し、重複する説
明は省略する。
Embodiments of the present invention will be described below with reference to the accompanying drawings. The same elements will be denoted by the same reference symbols, without redundant description.

【0011】図1は実施例に係るアクティブマトリクス
型LCDパネル形成用の基板の平面図である。図示の通
り、単一のガラス基板1には9個のLCDパネル21
9 がマトリクスに配置され、これらの全体が短絡ライ
ン3により囲まれている。そして、スキャンライン4は
水平方向に隣接するLCDパネル21 〜23 ,24 〜2
6 ,27 〜29 について共通に形成され、データライン
5は垂直方向に隣接するLCDパネル21 ,24
7 ,と、LCDパネル22 ,25 ,28 と、LCDパ
ネル23 ,26 ,29 とについて共通に形成されてい
る。スキャンライン4の左側端部とデータライン5の上
側端部は短絡ライン3に接続され、スキャンライン4の
右側端部にはスキャン検査パッド6が個々に設けられ、
データライン5の下側端部にはデータ検査パッド7が個
々に設けられている。
FIG. 1 is a plan view of a substrate for forming an active matrix type LCD panel according to an embodiment. As shown, the single glass substrate 1 nine LCD panel 2 1 -
2 9 are arranged in a matrix, all of which are surrounded by a short circuit line 3. The scan line 4 has LCD panels 2 1 to 2 3 and 2 4 to 2 which are horizontally adjacent to each other.
6, 2 7 is formed commonly to to 2 9, LCD panel 2 1 data line 5 vertically adjacent, 2 4,
2 7 , LCD panels 2 2 , 2 5 , 2 8 and LCD panels 2 3 , 2 6 , 2 9 are formed in common. The left end of the scan line 4 and the upper end of the data line 5 are connected to the short circuit line 3, and the scan inspection pads 6 are individually provided at the right end of the scan line 4.
Data inspection pads 7 are individually provided at lower ends of the data lines 5.

【0012】上記の実施例によれば、スキャンライン4
およびデータライン5の断線、短絡の検査が大幅に短縮
できる。これは、プローグまたはプローブカードの針を
当接させる回数自体が減少するためで、1基板9パネル
では1/3、1基板16パネルでは1/4にできる。こ
こで、本発明によれば検査は簡略にできるが、不良パネ
ルが基板1中のどのパネルかは特定できない。しかし、
技術革新により歩留りの向上した現状では、基板1の広
い範囲で数個の欠陥が存在すれば、後の処理を行なわな
いようにした方が得策であるから、不良パネルの有無と
数を判別するだけで十分である。特に、LCDパネルの
製造においては、スキャンライン4およびデータライン
5の検査の後に、高コストの工程が施されるので、不良
パネルを含む基板1を容易に発見できることが大切であ
る。これをより詳しく説明すると、LCDパネルは図2
のような工程を経て作製される。
According to the above embodiment, the scan line 4
Also, the inspection for disconnection and short circuit of the data line 5 can be greatly shortened. This is because the number of times the needles of the probe or probe card are brought into contact with each other is reduced. Here, according to the present invention, the inspection can be simplified, but it is not possible to specify which panel in the substrate 1 is the defective panel. But,
In the present situation where the yield has improved due to technological innovation, if several defects exist in a wide area of the substrate 1, it is better not to perform subsequent processing, so it is possible to determine the presence and number of defective panels. Just enough. In particular, in manufacturing an LCD panel, since a high-cost process is performed after the scan line 4 and the data line 5 are inspected, it is important to easily find the substrate 1 including the defective panel. To explain this in more detail, the LCD panel is shown in FIG.
It is manufactured through such steps.

【0013】まず、ガラス基板1の受け入れと洗浄がな
され(ステップ201)、全面にスキャンライン4が作
製される(ステップ202)。そして、プローバによっ
てスキャンライン4の断線および短絡が検査され、分別
される(ステップ203)。このとき、スキャンライン
4についての不良が一定数を越えていれば、後工程を行
なうことなく、前のステップに戻されるか、あるいは次
工程より外される。このスキャンライン4の検査におけ
るプローバの操作回数は、従来に比べて大幅に少なく、
この簡単な検査によって、後の工程(特に高コストのT
FT作製工程)が無駄に実行されるのを防止できる。
First, the glass substrate 1 is received and washed (step 201), and the scan line 4 is formed on the entire surface (step 202). Then, the prober inspects the scan line 4 for disconnection and short circuit and separates it (step 203). At this time, if the number of defects in the scan line 4 exceeds a certain number, the process is returned to the previous step or removed from the next process without performing the post process. The number of operations of the prober in the inspection of the scan line 4 is significantly smaller than that of the conventional one,
This simple inspection allows subsequent steps (especially high cost T
It is possible to prevent unnecessary execution of the FT manufacturing process).

【0014】次に、TFTの作製とその検査および分別
がなされ(ステップ204)、次いでデータライン5が
作製されて(ステップ205)、スキャンライン4およ
びデータライン5の検査および分別がプローバを用いて
なされる(ステップ205)。このステップ205の検
査も、スキャン検査パッド6およびデータ検査パッド7
が、各々のLCDパネル2について共通にされているの
で、大幅に簡略にできる。 以上のようなスキャンライ
ン4およびデータライン5の検査によって、一定程度以
上の欠陥のあることが判別したガラス基板は、工程から
外され、あるいは前の工程に戻されるので、後の工程が
無駄になることはない。特に、対向基板を貼り合わせる
工程(ステップ209)は非常に高コストであり、また
絵素電極の作製工程(ステップ207)および液晶の封
入工程(ステップ210)もかなり高コストである。更
に配向膜の作製工程(ステップ208)やガラス基板を
LCDパネル2に分断する工程(ステップ211)も、
それなりにコストを要するが、あらかじめ簡単な検査で
いくつかの不良パネルを含むガラス基板1を工程から外
すことで、無駄をなくすことができる。
Next, the TFT is manufactured, its inspection and classification are performed (step 204), then the data line 5 is manufactured (step 205), and the inspection and classification of the scan line 4 and the data line 5 are performed using a prober. (Step 205). The inspection of this step 205 also includes the scan inspection pad 6 and the data inspection pad 7.
However, since the LCD panels 2 are commonly used, it can be greatly simplified. The glass substrate determined to have a certain degree of defects or more by the inspection of the scan line 4 and the data line 5 as described above is removed from the process or returned to the previous process, and the subsequent process is wasted. It never happens. In particular, the step of attaching the counter substrate (step 209) is very expensive, and the step of forming the pixel electrode (step 207) and the liquid crystal encapsulating step (step 210) are also very expensive. Further, the process of forming the alignment film (step 208) and the process of dividing the glass substrate into the LCD panel 2 (step 211) are also performed.
Although it requires a certain amount of cost, it is possible to eliminate waste by removing the glass substrate 1 including some defective panels from the process by a simple inspection in advance.

【0015】ステップ211でガラス基板がLCDパネ
ル2に分断された後には、全ての絵素の点灯による検
査、分別(ステップ212)と、ドライバ、TABの実
装(ステップ213)と、LCDパネルとしての駆動検
査および分別(ステップ214)がされる。
After the glass substrate is divided into the LCD panel 2 in step 211, inspection and sorting by lighting of all picture elements (step 212), mounting of drivers and TAB (step 213), and operation as an LCD panel. Drive inspection and classification (step 214) are performed.

【0016】[0016]

【発明の効果】以上の通り、各々のスキャンラインとデ
ータラインは隣接するマトリクス型表示パネル間で短絡
されている。このため、単一の検査動作で、隣接するマ
トリクス型表示パネルのスキャンライン、データライン
の短絡および断線を同時に検査できる。このため、検
査、分別後の工程における材料費や工程数で設定される
コストミニマムに応じて、後工程から外すべき基板の欠
陥個数を求め、これに基づいて基板を選定することで、
低コストにマトリクス型表示パネルを得ることが可能に
なる。
As described above, each scan line and each data line are short-circuited between adjacent matrix type display panels. Therefore, it is possible to simultaneously inspect a scan line and a data line for short-circuit and disconnection of adjacent matrix type display panels by a single inspection operation. Therefore, in accordance with the cost minimum set by the material cost and the number of processes in the process after inspection and sorting, the number of defects of the substrate to be removed from the subsequent process is obtained, and the substrate is selected based on this.
It is possible to obtain a matrix type display panel at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例に係るLCDパネルの平面図である。FIG. 1 is a plan view of an LCD panel according to an embodiment.

【図2】実施例に係るLCDパネルの製造工程を示すフ
ローチャートである。
FIG. 2 is a flowchart showing a manufacturing process of an LCD panel according to an example.

【図3】従来例に係るLCDパネルの平面図である。FIG. 3 is a plan view of an LCD panel according to a conventional example.

【図4】図3のLCDパネルの要部の構成図である。FIG. 4 is a configuration diagram of a main part of the LCD panel of FIG.

【図5】従来例に係るLCDパネルの平面図である。FIG. 5 is a plan view of an LCD panel according to a conventional example.

【符号の説明】[Explanation of symbols]

1…ガラス基板 2…LCDパネル 3…検査ライン 4…スキャンライン 5…データライン 6…スキャン検査パッド 7…データ検査パッド 8…絵素 9…TFT 1 ... Glass substrate 2 ... LCD panel 3 ... Inspection line 4 ... Scan line 5 ... Data line 6 ... Scan inspection pad 7 ... Data inspection pad 8 ... Picture element 9 ... TFT

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のマトリクス型表示パネルがマトリ
クス状に配置されて単一基板に一体的に形成されたマト
リクス型表示パネル形成用の基板において、 前記複数のマトリクス型表示パネルが有する各々のスキ
ャンラインは当該スキャンラインの方向に隣接した前記
マトリクス型表示パネルの有する前記各々のスキャンラ
インと個々に短絡され、 前記複数のマトリクス型表示パネルが有する各々のデー
タラインは当該データラインの方向に隣接した前記マト
リクス型表示パネルの有する前記各々のデータラインと
個々に短絡されていることを特徴とするマトリクス型表
示パネル形成用の基板。
1. A substrate for forming a matrix type display panel in which a plurality of matrix type display panels are arranged in a matrix and integrally formed on a single substrate, wherein each scan included in the plurality of matrix type display panels Lines are individually short-circuited with the respective scan lines of the matrix type display panel adjacent to each other in the direction of the scan line, and the respective data lines of the plurality of matrix type display panels are adjacent to each other in the direction of the data line. A substrate for forming a matrix type display panel, which is individually short-circuited with each of the data lines of the matrix type display panel.
【請求項2】 前記各々のデータラインの一端と前記各
々のスキャンラインの一端が全て短絡され、前記各々の
データラインの他端と前記各々のスキャンラインの他端
には検査用の電極パッドが個々に設けられている請求項
1記載のマトリクス型表示パネル形成用の基板。
2. One end of each of the data lines and one end of each of the scan lines are all short-circuited, and an electrode pad for inspection is provided at the other end of each of the data lines and the other end of each of the scan lines. The substrate for forming a matrix type display panel according to claim 1, which is provided individually.
【請求項3】 前記マトリクス型表示パネルが、薄膜ト
ランジスタを駆動素子とするアクティブマトリクス型表
示パネルである請求項1記載のマトリクス型表示パネル
形成用の基板。
3. The substrate for forming a matrix type display panel according to claim 1, wherein the matrix type display panel is an active matrix type display panel using a thin film transistor as a driving element.
JP17132291A 1991-07-11 1991-07-11 Substrate for forming matrix type display panel Expired - Lifetime JP3178011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17132291A JP3178011B2 (en) 1991-07-11 1991-07-11 Substrate for forming matrix type display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17132291A JP3178011B2 (en) 1991-07-11 1991-07-11 Substrate for forming matrix type display panel

Publications (2)

Publication Number Publication Date
JPH0519281A true JPH0519281A (en) 1993-01-29
JP3178011B2 JP3178011B2 (en) 2001-06-18

Family

ID=15921098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17132291A Expired - Lifetime JP3178011B2 (en) 1991-07-11 1991-07-11 Substrate for forming matrix type display panel

Country Status (1)

Country Link
JP (1) JP3178011B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341246A (en) * 1992-06-11 1993-12-24 Sharp Corp Manufacture of matrix type display element
JPH1044416A (en) * 1996-07-31 1998-02-17 Canon Inc Board for ink jet recording head, ink jet head employing it, ink jet head cartridge, and liquid jet unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6055044B1 (en) * 2015-07-27 2016-12-27 日本ワイパブレード株式会社 Wiper assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341246A (en) * 1992-06-11 1993-12-24 Sharp Corp Manufacture of matrix type display element
JPH1044416A (en) * 1996-07-31 1998-02-17 Canon Inc Board for ink jet recording head, ink jet head employing it, ink jet head cartridge, and liquid jet unit

Also Published As

Publication number Publication date
JP3178011B2 (en) 2001-06-18

Similar Documents

Publication Publication Date Title
US4820222A (en) Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby
KR101137863B1 (en) Thin Film Transistor Array Substrate
JP4006304B2 (en) Image display device
JP2004212931A (en) Substrate for display device and its manufacturing method
US5473261A (en) Inspection apparatus and method for display device
JPH01101646A (en) Manufacture of active matrix liquid crystal display device
JPH0876141A (en) Liquid crystal display substrate
KR20030057043A (en) Liquid crystal display having shorting bar for testing thin film transistor
JPH05341246A (en) Manufacture of matrix type display element
JPH0519281A (en) Substrate for forming matrix type display panel
US8054440B2 (en) Liquid crystal display, manufacturing method thereof, and method for testing liquid crystal display
JPH0527258A (en) Production of active matrix substrate
KR101157248B1 (en) Mass production system checking structure of liquid crystal display device
TWI680305B (en) Free form display panel and manufacturing method thereof
JP2002277896A (en) Liquid crystal display and image display device using the same
US20240087492A1 (en) Display substrate, test method for the same and display device
JPH11119246A (en) Production of liquid crystal display device
JPH05173164A (en) Liquid crystal display panel
KR19980060009A (en) Liquid crystal display
JPH11149092A (en) Liquid crystal display device and its inspection method
KR20030076901A (en) Method for manufacturing thin film transistor liquid crystal display and lcd of using the same
JP2004205852A (en) Liquid crystal display
KR20040060044A (en) Lcd and method for manufacturing lcd
JPH0569430B2 (en)
JPH08220557A (en) Liquid crystal display device, its examination method, and static electricity preventive method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080413

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11