JPH0527258A - Production of active matrix substrate - Google Patents

Production of active matrix substrate

Info

Publication number
JPH0527258A
JPH0527258A JP3179903A JP17990391A JPH0527258A JP H0527258 A JPH0527258 A JP H0527258A JP 3179903 A JP3179903 A JP 3179903A JP 17990391 A JP17990391 A JP 17990391A JP H0527258 A JPH0527258 A JP H0527258A
Authority
JP
Japan
Prior art keywords
inspection
active matrix
matrix substrate
short
bus lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3179903A
Other languages
Japanese (ja)
Inventor
Naoyuki Shimada
尚幸 島田
Yasuhiro Matsushima
康浩 松島
Toshihiro Yamashita
俊弘 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3179903A priority Critical patent/JPH0527258A/en
Publication of JPH0527258A publication Critical patent/JPH0527258A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To inspect an image display device without disassembling it before the image display device which enables correction is assembled and to perform a rubbing process without any trouble. CONSTITUTION:Before the inspection, gate bus lines 3 and source bus lines 5 are wired in a lattice shape, picture elements which have thin film transistors 2 and picture element capacitances 1 are arranged in a matrix in areas encircled with the gate bus lines 3 and source bus lines 5, and external terminals 12 are formed. After the inspection and before the rubbing process, a short-ring conductor 6 which short-circuits the gate bus lines 3, source bus lines 5, and external connection terminals 12 is formed. Consequently, neither the formation of the short-ring conductor 6 nor the assembly of the image display device is performed before the inspection. Therefore, the image display device need not be disassembled at the time of corrections and the inspection is performed without any trouble. Further, the short-ring conductor 6 is formed after the inspection, so the rubbing process can be performed without trouble.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶ディスプレイ等の
画像表示装置に主として使用されるアクティブマトリク
ス基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an active matrix substrate mainly used for an image display device such as a liquid crystal display.

【0002】[0002]

【従来の技術】上記アクティブマトリクス基板として
は、従来、図5に示すものが知られている。即ち、基板
107の上にゲートバスライン103とソースバスライ
ン105とが格子状に配線され、両ライン103、10
5で囲まれた領域に、電荷を蓄積するための絵素容量1
01と薄膜トランジスタ102とを有する絵素がマトリ
クス状に配設されている。絵素容量101の一方の電極
には容量配線104が接続され、各容量配線104の一
端は共通線104aを介してアースされている。
2. Description of the Related Art As the above active matrix substrate, the one shown in FIG. 5 is conventionally known. That is, the gate bus lines 103 and the source bus lines 105 are wired in a grid pattern on the substrate 107, and both lines 103, 10
A pixel capacitance 1 for accumulating charges in the area surrounded by 5.
01 and thin film transistors 102 are arranged in a matrix. A capacitance wiring 104 is connected to one electrode of the pixel capacitance 101, and one end of each capacitance wiring 104 is grounded via a common line 104a.

【0003】ゲートバスライン103は各薄膜トランジ
スタ102のゲート電極に接続され、一端に接続した外
部接続端子112から与えられる信号に基づいて薄膜ト
ランジスタ102のスイッチング動作を制御する。一
方、ソースバスライン105は各薄膜トランジスタ10
2のソース電極に接続され、一端に接続した外部接続端
子112から与えられる表示すべき画像信号を各絵素に
書き込む。この動作を具体的に説明すると、複数のゲー
トバスライン103が順次薄膜トランジスタ102へオ
ン信号を出力すると、横に並んだ1行分の薄膜トランジ
スタを1グループとして上から下へ1グループずつがオ
ンしていき、そのオン状態の間に、各ソースバスライン
105を送られてくる画像信号に応じた電荷が各絵素容
量101に書き込まれる。
The gate bus line 103 is connected to the gate electrode of each thin film transistor 102, and controls the switching operation of the thin film transistor 102 based on a signal given from an external connection terminal 112 connected to one end. On the other hand, the source bus line 105 is connected to each thin film transistor 10
An image signal to be displayed, which is connected to one of the two source electrodes and is connected to one end of the external connection terminal 112, is written in each pixel. This operation will be described in detail. When a plurality of gate bus lines 103 sequentially output an ON signal to the thin film transistors 102, one row of thin film transistors arranged side by side is regarded as one group and each group is turned on from top to bottom. Then, during the ON state, electric charges according to the image signal sent through each source bus line 105 are written in each pixel capacitor 101.

【0004】図6は、上記薄膜トランジスタとしてトッ
プゲート型の構造の薄膜トランジスタ(以下TFTと略
称する)を用いて作成したアクティブマトリクス基板の
構造を示す。この基板の製造は以下のように行う。先
ず、透明な絶縁性基板121上にTFTのチャネル用及
び絵素容量用の電極となるシリコン薄膜122を形成
し、その上にゲート絶縁膜123と、一部をゲート電極
124とした多結晶シリコン膜をこの順に形成する。上
記シリコン薄膜122中の必要な部分にイオン注入法等
で不純物をドーピングし、その後、層間絶縁膜125を
形成する。
FIG. 6 shows a structure of an active matrix substrate formed by using a top gate type thin film transistor (hereinafter abbreviated as TFT) as the thin film transistor. This substrate is manufactured as follows. First, a silicon thin film 122 to be an electrode for a channel of a TFT and an electrode for a pixel capacitance is formed on a transparent insulating substrate 121, and a gate insulating film 123 and a part of the polycrystalline silicon with a gate electrode 124 formed thereon. The film is formed in this order. Impurities are doped into necessary portions of the silicon thin film 122 by an ion implantation method or the like, and then an interlayer insulating film 125 is formed.

【0005】次いで、その層間絶縁膜125とゲート絶
縁膜123とを貫通するコンタクトホールを開口し、そ
のコンタクトホールに一部を挿入した状態で層間絶縁膜
125上にAlSi層126を形成する。この場合、前
記ゲート電極124の左側にあるAlSi層126部分
が前述したソースバスライン105に相当する。更に、
このような基板121の上に第2の層間絶縁膜127を
形成し、この膜中にコンタクトホールを形成した後、上
記第2の層間絶縁膜127の上にITOからなる絵素電
極128を形成する。
Next, a contact hole penetrating the interlayer insulating film 125 and the gate insulating film 123 is opened, and an AlSi layer 126 is formed on the interlayer insulating film 125 with a part thereof inserted in the contact hole. In this case, the portion of the AlSi layer 126 on the left side of the gate electrode 124 corresponds to the source bus line 105 described above. Furthermore,
A second interlayer insulating film 127 is formed on the substrate 121, a contact hole is formed in the second interlayer insulating film 127, and then a pixel electrode 128 made of ITO is formed on the second interlayer insulating film 127. To do.

【0006】このようにして製造されたアクティブマト
リクス基板に対し、表面に透明電極が形成された透明絶
縁性基板を対向する状態に配置し、両基板の間に液晶を
挟んだ構造とすることにより、上記絵素電極128に与
えられた画像信号に対応した情報を表示する液晶ディス
プレイが構成される。
By disposing a transparent insulating substrate having a transparent electrode formed on the surface thereof so as to face the active matrix substrate manufactured in this manner, and a liquid crystal is sandwiched between both substrates. , A liquid crystal display for displaying information corresponding to the image signal given to the picture element electrode 128.

【0007】ところで、アクティブマトリクス基板の検
査は、上記液晶ディスプレイ(画像表示装置)の状態に
まで形成し、この液晶ディスプレイへ全絵素電極が明、
又は暗となる電気信号を与えることにより、所望の表示
がなされない欠陥部を光学的に検出している。しかし、
この光学的検査による場合には、アクティブマトリクス
基板が不良であっても、画像表示装置に組み立てるまで
の工程を行わなければ検査できず、また一方で欠陥を検
出できても画像表示装置を分解して修正した後に、組み
立てなおす必要があり、このためコストが上昇し、また
作業性が低下するという問題点があった。
By the way, the inspection of the active matrix substrate is performed up to the state of the liquid crystal display (image display device), and all the pixel electrodes are exposed to the liquid crystal display.
Alternatively, a defective portion where desired display is not performed is optically detected by applying a dark electric signal. But,
According to this optical inspection, even if the active matrix substrate is defective, it cannot be inspected unless the steps for assembling the image display device are performed. On the other hand, even if a defect can be detected, the image display device is disassembled. It has to be reassembled after the modification, which increases the cost and lowers the workability.

【0008】そこで、画像表示装置に組み立てる前に、
アクティブマトリクス基板を電気的に検査する方法が提
案されている(例えば特開昭64−9375号)。この
方法は、各絵素容量にTFTを通じて信号を書き込み、
一定時間後にそれを読み出すことにより行う方法であ
り、絵素容量のもつ電気的な作用を利用している。な
お、書き込んだ信号を再度読み出すことができるのは、
TFTの書き込み時の時定数を十分に小さく、かつ保持
時の時定数を十分に大きい場合にのみ検査が可能であ
る。
Therefore, before assembling the image display device,
A method for electrically inspecting an active matrix substrate has been proposed (for example, JP-A-64-9375). This method writes a signal to each pixel capacitance through a TFT,
This is a method of reading it out after a certain period of time, and utilizes the electrical action of the pixel capacitance. Note that the written signal can be read again
The inspection can be performed only when the time constant during writing of the TFT is sufficiently small and the time constant during holding is sufficiently large.

【0009】このため、書き込み、又は保持の動作に何
らかの不良がある場合には、正常な部分から読み出され
る信号とは異なる信号が読み出される。したがって、上
記電気的検査にあっては、読み出される信号に基づいて
絵素が不良であるか否かを判別することができる。ま
た、この電気的検査方法による場合は、検査が各絵素毎
に行われるので不良絵素の場所を特定でき、よって不良
箇所を間違えることなく修正することが可能となる。
Therefore, when there is some failure in the writing or holding operation, a signal different from the signal read from the normal portion is read. Therefore, in the above electrical inspection, it is possible to determine whether or not the picture element is defective based on the read signal. Further, according to this electrical inspection method, since the inspection is performed for each picture element, the location of the defective picture element can be specified, and thus the defective location can be corrected without making a mistake.

【0010】[0010]

【発明が解決しようとする課題】上述のように電気的に
検査されたアクティブマトリクス基板のうち、良品とし
て判定されたものや修正を施されたものは、液晶等の表
示媒体を挟んだ画像表示装置に作製する工程に送られ、
表示媒体を配向させるためのラビング処理が行われる。
しかし、この処理は、基板上に形成されたポリイミド等
からなる配向膜を布で擦って行うため、大きな静電気が
発生し、これによりTFTが破壊されて不良になるとい
う問題点があった。
Among the active matrix substrates that have been electrically inspected as described above, those that have been determined as non-defective and those that have been modified are image displays that sandwich a display medium such as liquid crystal. Sent to the process of making the device,
A rubbing process for orienting the display medium is performed.
However, since this treatment is performed by rubbing the alignment film made of polyimide or the like formed on the substrate with a cloth, a large amount of static electricity is generated, which causes a problem that the TFT is destroyed and becomes defective.

【0011】また、このTFTの破壊を防ぐためには、
TFT102と接続されている外部接続端子112、ゲ
ートバスライン103及びソースバスライン105をシ
ョートリングと呼ばれる配線で電気的に接続して短絡さ
せ、その状態でラビング処理を行い、ラビング処理後に
前記ショートリング配線を切断するという方法が知られ
ている。しかし、この方法を採用した場合には、すべて
のバスラインが短絡しているため、前述の電気的な検査
方法を使用できないという問題があった。
In order to prevent the destruction of the TFT,
The external connection terminal 112 connected to the TFT 102, the gate bus line 103, and the source bus line 105 are electrically connected by a wiring called a short ring to make a short circuit, and a rubbing process is performed in that state, and the short ring is performed after the rubbing process. A method of cutting the wiring is known. However, when this method is adopted, there is a problem that the above-described electrical inspection method cannot be used because all bus lines are short-circuited.

【0012】本発明は、このような従来技術の課題を解
決すべくなされたものであり、画像表示装置を分解する
ことなく修正を可能とすべく画像表示装置に組み立てる
前に検査でき、しかもラビング処理も支障なく行うこと
ができるアクティブマトリクス基板の製造方法を提供す
ることを目的とする。
The present invention has been made to solve the above-mentioned problems of the prior art, and can be inspected before assembling into an image display device so that the image display device can be corrected without disassembling and rubbing can be performed. It is an object of the present invention to provide a method for manufacturing an active matrix substrate that can be processed without any trouble.

【0013】[0013]

【課題を解決するための手段】本発明に係るアクティブ
マトリクス基板の製造方法は、走査線及び信号線を格子
状に配線し、該走査線及び信号線で囲まれた領域にスイ
ッチング素子及び絵素容量を有する各絵素をマトリクス
状に配設し、かつ外部接続端子を形成する工程と、該各
絵素の動作を電気的に検査する工程と、検査後の該走査
線、該信号線及び該外部接続端子を短絡するショートリ
ング配線を形成し、その後にラビング処理を行う工程
と、を含んでおり、そのことによって上記目的を達する
ことができる。
A method of manufacturing an active matrix substrate according to the present invention comprises a method of arranging scanning lines and signal lines in a grid pattern, and switching elements and picture elements in a region surrounded by the scanning lines and signal lines. A step of arranging each picture element having a capacitance in a matrix and forming an external connection terminal; a step of electrically inspecting the operation of each picture element; the scanning line, the signal line, and the The step of forming a short ring wiring for short-circuiting the external connection terminals and then performing a rubbing treatment is included, whereby the above object can be achieved.

【0014】[0014]

【作用】本発明方法にあっては、検査後かつラビング処
理前に、走査線、信号線及び外部接続端子を短絡するシ
ョートリング配線を形成するため、検査前にはショート
リング配線の形成及び画像表示装置への組立てがまだ行
われていない。よって、修正に際して画像表示装置を分
解する必要がなく、検査を支障なく行うことができる。
また、検査後のアクティブマトリクス基板に対してショ
ートリング配線を形成するため、ラビング処理を支障な
く行うことができる。
According to the method of the present invention, the short ring wiring for short-circuiting the scanning line, the signal line and the external connection terminal is formed after the inspection and before the rubbing process. The display device has not been assembled yet. Therefore, it is not necessary to disassemble the image display device for correction, and the inspection can be performed without any trouble.
Further, since the short ring wiring is formed on the active matrix substrate after the inspection, the rubbing process can be performed without any trouble.

【0015】[0015]

【実施例】図1は本発明方法により製造されるアクティ
ブマトリクス基板の一例を示す等価回路図であり、検査
後かつラビング処理前の状態を示す。基板7の上にゲー
トバスライン3とソースバスライン5とが格子状に配線
され、両ライン3、5で囲まれた領域に、電荷を蓄積す
るための絵素容量1とTFT2とを有する絵素がマトリ
クス状に配設されている。絵素容量1の一方の電極には
容量配線4が接続され、各容量配線4の一端は共通線4
aを介してアースされている。
FIG. 1 is an equivalent circuit diagram showing an example of an active matrix substrate manufactured by the method of the present invention, showing a state after inspection and before rubbing treatment. A gate bus line 3 and a source bus line 5 are wired in a grid pattern on a substrate 7, and a picture having a picture element capacitor 1 for accumulating charges and a TFT 2 is provided in a region surrounded by both the lines 3 and 5. The elements are arranged in a matrix. The capacitance wiring 4 is connected to one electrode of the pixel capacitance 1, and one end of each capacitance wiring 4 has a common line 4
It is grounded via a.

【0016】ゲートバスライン3は各TFT2のゲート
電極に接続され、一端(左端)に接続した外部接続端子
12から与えられる信号に基づいてTFT2のスイッチ
ング動作を制御する。一方、ソースバスライン5は各T
FT2のソース電極に接続され、一端に接続した外部接
続端子12から与えられる表示すべき画像信号を各絵素
に書き込む。
The gate bus line 3 is connected to the gate electrode of each TFT 2, and controls the switching operation of the TFT 2 based on a signal given from an external connection terminal 12 connected to one end (left end). On the other hand, the source bus line 5 has T
An image signal to be displayed, which is connected to the source electrode of FT2 and is supplied from the external connection terminal 12 connected to one end, is written in each pixel.

【0017】前記ゲートバスライン3の他端(右端)の
全て、ソースバスライン5の他端(上端)の全て、及び
前記共通線4aの一端(上端)は、ショートリング配線
6に接続されている。このショートリング配線6は、後
述する電気的な検査を行った後で形成される。
All the other ends (right ends) of the gate bus lines 3, all the other ends (upper ends) of the source bus lines 5, and one end (upper ends) of the common lines 4a are connected to the short ring wiring 6. There is. The short ring wiring 6 is formed after performing an electrical inspection described later.

【0018】図2はそのアクティブマトリクス基板の断
面構造を示している。このアクティブマトリクス基板の
製造は以下のように行う。先ず、透明な絶縁性基板21
上にTFT2のチャネル電極及び絵素容量1の一方の電
極となるシリコン薄膜22を形成し、その上にゲート絶
縁膜23と、一部をゲート電極24とし、他の一部を前
記絵素容量1の他方の電極24bとした多結晶シリコン
膜をこの順に形成する。上記シリコン薄膜22中の必要
な部分にイオン注入法等で不純物をドーピングし、その
後、層間絶縁膜25を形成する。
FIG. 2 shows a sectional structure of the active matrix substrate. This active matrix substrate is manufactured as follows. First, the transparent insulating substrate 21
A silicon thin film 22 to be a channel electrode of the TFT 2 and one electrode of the pixel capacitor 1 is formed on the gate insulating film 23, and a part thereof is a gate electrode 24, and the other part is the pixel capacitor. A polycrystalline silicon film serving as the other electrode 24b of No. 1 is formed in this order. Impurities are doped into necessary portions of the silicon thin film 22 by an ion implantation method or the like, and then an interlayer insulating film 25 is formed.

【0019】次いで、その層間絶縁膜25とゲート絶縁
膜23とを貫通するコンタクトホールを開口し、そのコ
ンタクトホールに一部を挿入した状態で層間絶縁膜25
上にAlSi層26を形成する。この場合、前記ゲート
電極24の左側にあるAlSi層26部分が前述したソ
ースバスライン5に相当する。更に、このような基板2
1の上に第2の層間絶縁膜27を形成し、この膜中にコ
ンタクトホールを形成した。
Next, a contact hole penetrating the interlayer insulating film 25 and the gate insulating film 23 is opened, and the interlayer insulating film 25 is partially inserted in the contact hole.
An AlSi layer 26 is formed on top. In this case, the portion of the AlSi layer 26 on the left side of the gate electrode 24 corresponds to the source bus line 5 described above. Furthermore, such a substrate 2
A second interlayer insulating film 27 was formed on top of No. 1 and a contact hole was formed in this film.

【0020】この状態で、電気的な検査を行う。即ち、
各絵素容量1にTFT2を通じて信号を書き込み、一定
時間後にそれを読み出して検査する。上記絵素容量1
は、電極24bとシリコン薄膜22との対向部分で形成
される。
In this state, electrical inspection is performed. That is,
A signal is written to each pixel capacitor 1 through the TFT 2, and after a certain period of time, it is read and inspected. Above picture element capacity 1
Is formed at the portion where the electrode 24b and the silicon thin film 22 face each other.

【0021】上述の検査が終了すると、前記第2の層間
絶縁膜27の上に、この膜中に形成されたコンタクトホ
ールに一部を挿入してITO膜を形成し、これをパター
ニングして絵素電極28及び前記ショートリング配線6
を形成する。このショートリング配線6の形成は、例え
ば図3に示すように行う。ソースバスライン5の端部上
に存在する第2の層間絶縁膜27部分を貫いてコンタク
トホール27aを開口し、その上にITO膜を形成する
ことによりショートリング配線6を設けた。
When the above-mentioned inspection is completed, an ITO film is formed on the second interlayer insulating film 27 by inserting a part of the contact hole formed in the film into an ITO film, and patterning the ITO film. Elementary electrode 28 and the short ring wiring 6
To form. The short ring wiring 6 is formed, for example, as shown in FIG. The short ring wiring 6 was provided by penetrating the portion of the second interlayer insulating film 27 existing on the end portion of the source bus line 5 to open a contact hole 27a and forming an ITO film thereon.

【0022】次いで、ショートリング配線6が形成され
た基板21上に、ほぼ全面にわたって配向膜(図示せ
ず)を形成し、この配向膜を布等で擦ることによりラビ
ング処理を施した。このとき、ゲートバスライン3、ソ
ースバスライン5、外部接続端子12及び容量配線4
が、既に形成されているショートリング配線6を介して
短絡されているので、ラビング処理を施す際に大きな静
電気が発生せず、TFT2が破壊されることがない。
Then, an alignment film (not shown) was formed on almost the entire surface of the substrate 21 on which the short ring wiring 6 was formed, and the alignment film was rubbed by rubbing with a cloth or the like. At this time, the gate bus line 3, the source bus line 5, the external connection terminal 12, and the capacitance wiring 4
However, since it is short-circuited via the already formed short ring wiring 6, a large static electricity is not generated during the rubbing process, and the TFT 2 is not destroyed.

【0023】その後、ゲートバスライン3のショートリ
ング配線6との接続部近傍を切断し、また同様にソース
バスライン5及び共通線4aのショートリング配線6と
の接続部近傍を切断する。これにより、本実施例のアク
ティブマトリクス基板が製造される。なお、切断は、ゲ
ートバスライン3、ソースバスライン5及び共通線4a
を接続したショートリング配線6の接続点間を切断する
ようにしてもよい。
After that, the vicinity of the connection portion of the gate bus line 3 with the short ring wiring 6 is cut, and similarly, the vicinity of the connection portion of the source bus line 5 and the common line 4a with the short ring wiring 6 is cut. As a result, the active matrix substrate of this example is manufactured. The disconnection is performed by the gate bus line 3, the source bus line 5 and the common line 4a.
The connection points of the short ring wiring 6 connected to each other may be cut off.

【0024】次いで、このアクティブマトリクス基板
に、別に用意していた表面に透明電極が形成された透明
絶縁性基板を対向させ、両基板間に液晶を挟むことによ
り液晶ディスプレイが作製される。
Next, a liquid crystal display is manufactured by facing a transparent insulating substrate having a transparent electrode formed on a surface separately prepared to the active matrix substrate and sandwiching liquid crystal between the two substrates.

【0025】したがって、本発明方法による場合には、
検査前には、ショートリング配線6の形成、及び液晶デ
ィスプレイへの組立てがまだ行われていないので、修正
に際して液晶ディスプレイを分解する必要がなく、検査
を支障なく行うことができる。また、検査後のアクティ
ブマトリクス基板に対してショートリング配線6を形成
するため、ラビング処理を施す際に生じる、静電気に起
因する不良の発生を抑えることができる。
Therefore, according to the method of the present invention,
Before the inspection, the formation of the short ring wiring 6 and the assembling into the liquid crystal display have not been performed yet. Therefore, it is not necessary to disassemble the liquid crystal display at the time of correction, and the inspection can be performed without any trouble. Further, since the short ring wiring 6 is formed on the active matrix substrate after the inspection, it is possible to suppress the occurrence of a defect caused by static electricity that occurs when the rubbing process is performed.

【0026】上記実施例においてショートリング配線6
の形成を絵素電極28と同一工程でITOによって行っ
たのは、別々に形成する場合に比べて製造工程を簡略化
できるからである。但し、アクティブマトリクス基板の
動作検査は各絵素のTFT、容量、ゲート及びソースバ
スラインが形成された状態であれば行うことができるの
で、絵素電極28の形成後に別の金属等を用いてショー
トリング配線を形成してもよい。また、絵素電極と同時
にショートリング配線を形成する場合であっても、絵素
電極とは異なる材料を用いてショートリング配線を形成
してもよい。
In the above embodiment, the short ring wiring 6
Is formed by ITO in the same step as the pixel electrode 28, because the manufacturing process can be simplified as compared with the case where they are formed separately. However, the operation test of the active matrix substrate can be performed when the TFT, the capacitor, the gate and the source bus line of each picture element are formed, so that another metal or the like is used after the picture element electrode 28 is formed. Short ring wiring may be formed. Even when the short ring wiring is formed at the same time as the picture element electrode, the short ring wiring may be formed using a material different from that of the picture element electrode.

【0027】なお、上記実施例においては、第2の層間
絶縁膜27を形成し、それを貫くコンタクトホールを開
口した後に検査を行ったが、検査時期としてはAlSi
層26を形成した後に行ってもよい。
In the above embodiment, the second interlayer insulating film 27 was formed and the inspection was performed after opening the contact hole that penetrates the second interlayer insulating film 27. The inspection time is AlSi.
It may be performed after forming the layer 26.

【0028】また、上記実施例ではトップゲート型のT
FTを備えたアクティブマトリクス基板について述べた
が、本発明はこれに限定される訳ではなく、ボトムゲー
ト構造のTFTを備えたアクティブマトリクス基板に対
しても適用することができるのはもちろんである。
In the above embodiment, the top gate type T
Although the active matrix substrate including the FT has been described, the present invention is not limited to this, and it is needless to say that the present invention can be applied to an active matrix substrate including a TFT having a bottom gate structure.

【0029】更に、本発明は、図4に示す等価回路図の
アクティブマトリクス基板にも適用が可能である。この
アクティブマトリクス基板は、ゲート駆動回路30、ソ
ース駆動回路31を内蔵し、ゲート駆動回路30には各
ゲートバスライン3の一端(左端)が接続されている。
ゲート駆動回路30は、Xスタート、Xクロック、
DD、GND用の各外部接続端子32a、32b、32
c、32dを備える。
Further, the present invention can be applied to the active matrix substrate of the equivalent circuit diagram shown in FIG. This active matrix substrate contains a gate drive circuit 30 and a source drive circuit 31, and one end (left end) of each gate bus line 3 is connected to the gate drive circuit 30.
The gate drive circuit 30 has an X start, an X clock,
External connection terminals 32a, 32b, 32 for V DD and GND
c, 32d.

【0030】ソースバスライン5の一端(下端)側は延
長され、その途中に容量配線4に一端を接続したソース
バスライン付加容量8の他端が接続され、更に端に寄っ
た箇所にアナログスイッチ9が介装され、このアナログ
スイッチ9の一方のスイッチ端子にソース駆動回路31
が接続され、他方のスイッチ端子にビデオ用外部接続端
子34が接続されている。上記ソース駆動回路31は、
Yスタート、Yクロック、VDD、GND用の各外部接続
端子33a、33b、33c、33dを備える。また、
各容量配線4は、共通線4aを介してアースされてい
る。
One end (lower end) side of the source bus line 5 is extended, the other end of the source bus line additional capacitance 8 having one end connected to the capacitance wiring 4 is connected in the middle thereof, and an analog switch is provided at a position further closer to the end. 9 is interposed, and the source drive circuit 31 is connected to one switch terminal of the analog switch 9.
Is connected, and the video external connection terminal 34 is connected to the other switch terminal. The source drive circuit 31 is
The external connection terminals 33a, 33b, 33c and 33d for Y start, Y clock, V DD and GND are provided. Also,
Each capacitance line 4 is grounded via the common line 4a.

【0031】なお、検査の後に、上記外部接続端子32
a〜32d、33a〜33d、34に接続してショート
リング配線6をアースした状態で形成する。このショー
トリング配線6は、更に各ゲートバスライン3の他端
(右端)及び各ソースバスライン5の他端(上端)とも
接続する。
After the inspection, the external connection terminal 32 is
a-32d, 33a-33d, and 34 are formed, and the short ring wiring 6 is grounded. The short ring line 6 is also connected to the other end (right end) of each gate bus line 3 and the other end (upper end) of each source bus line 5.

【0032】かかる駆動回路30、31を内蔵するアク
ティブマトリクス基板においても前実施例と同様にして
製造することができる。即ち、ショートリング配線6を
形成する前に、ゲート駆動回路30、ソース駆動回路3
1を動作させ、検査信号をビデオ用外部接続端子34か
らビデオ信号線13、アナログスイッチ9、TFT2を
通して絵素容量1へ書き込み、読み出しを行うことによ
り検査を行う。
The active matrix substrate having the drive circuits 30 and 31 built therein can be manufactured in the same manner as in the previous embodiment. That is, before forming the short ring wiring 6, the gate drive circuit 30 and the source drive circuit 3 are formed.
1 is operated to write an inspection signal from the video external connection terminal 34 to the pixel capacitor 1 through the video signal line 13, the analog switch 9 and the TFT 2, and read the inspection signal to perform the inspection.

【0033】この検査の後に、ITO膜を用いてショー
トリング配線6を形成し、これにより外部接続端子32
a〜32d、33a〜33d、34、ゲートバスライン
3、ソースバスライン5、容量配線4及びソースバスラ
イン付加容量8をすべて電気的に短絡させる。この状態
でラビング処理を行った後、液晶ディスプレイを作製す
ることができる。
After this inspection, an ITO film is used to form the short ring wiring 6, whereby the external connection terminal 32 is formed.
a-32d, 33a-33d, 34, the gate bus line 3, the source bus line 5, the capacitance wiring 4, and the source bus line additional capacitance 8 are all electrically short-circuited. After rubbing treatment in this state, a liquid crystal display can be manufactured.

【0034】なお、本発明により製造したアクティブマ
トリクス基板は、上述の液晶ディスプレイに限らず、画
像表示装置一般に対して適用できる。
The active matrix substrate manufactured according to the present invention can be applied not only to the above-mentioned liquid crystal display but also to image display devices in general.

【0035】[0035]

【発明の効果】本発明方法によれば、検査前にはショー
トリング配線の形成、及び画像表示装置への組立てがま
だ行われていないので、修正に際して画像表示装置を分
解する必要がなく、検査を支障なく行うことができる。
また、検査後のアクティブマトリクス基板に対してショ
ートリング配線を形成するため、ラビング処理を支障な
く行うことができ、TFT不良となることが少なくな
り、歩留りを向上できるという効果がある。
According to the method of the present invention, since the formation of the short ring wiring and the assembling into the image display device have not been carried out before the inspection, it is not necessary to disassemble the image display device for the correction, and the inspection is performed. Can be performed without any trouble.
Further, since the short ring wiring is formed on the active matrix substrate after the inspection, the rubbing process can be performed without any trouble, TFT defects are less likely to occur, and the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法により製造されるアクティブマトリ
クス基板の一例を示す等価回路図であり、検査後であっ
てラビング処理前の状態を示している。
FIG. 1 is an equivalent circuit diagram showing an example of an active matrix substrate manufactured by a method of the present invention, showing a state after inspection and before rubbing treatment.

【図2】そのアクティブマトリクス基板を示す断面図で
ある。
FIG. 2 is a sectional view showing the active matrix substrate.

【図3】そのアクティブマトリクス基板のショートリン
グ配線の一部を示す平面図である。
FIG. 3 is a plan view showing a part of the short ring wiring of the active matrix substrate.

【図4】本発明の他の実施例であり、駆動回路を内蔵し
たアクティブマトリクス基板の等価回路図を示す。
FIG. 4 is another embodiment of the present invention, showing an equivalent circuit diagram of an active matrix substrate incorporating a drive circuit.

【図5】従来のアクティブマトリクス基板の等価回路図
を示す。
FIG. 5 shows an equivalent circuit diagram of a conventional active matrix substrate.

【図6】図5のアクティブマトリクス基板を示す断面図
である。
6 is a cross-sectional view showing the active matrix substrate of FIG.

【符号の説明】[Explanation of symbols]

1 絵素容量 2 TFT 3 ゲートバスライン 4 容量配線 4a 共通線 5 ソースバスライン 6 ショートリング配線 7 基板 8 ソースバスライン付加容量 9 アナログスイッチ 12 外部接続端子 13 ビデオ信号線 21 基板 22 シリコン層 23 ゲート絶縁膜 24a ゲート電極 25 層間絶縁膜 26 AlSi層 27 第2の層間絶縁膜 28 絵素電極 30 ゲート駆動回路 31 ソース駆動回路 32a 外部接続端子 32b 外部接続端子 32c 外部接続端子 32d 外部接続端子 33a 外部接続端子 33b 外部接続端子 33c 外部接続端子 33d 外部接続端子 34 外部接続端子 1 picture element capacity 2 TFT 3 gate bus lines 4 capacitance wiring 4a common line 5 Source bus line 6 Short ring wiring 7 substrate 8 Source bus line additional capacity 9 analog switch 12 External connection terminal 13 video signal lines 21 board 22 Silicon layer 23 Gate insulating film 24a gate electrode 25 Interlayer insulation film 26 AlSi layer 27 Second interlayer insulating film 28 picture element electrode 30 gate drive circuit 31 Source drive circuit 32a External connection terminal 32b External connection terminal 32c External connection terminal 32d External connection terminal 33a External connection terminal 33b External connection terminal 33c External connection terminal 33d External connection terminal 34 External connection terminal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 A 8728−4M 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 27/12 A 8728-4M 29/784

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】走査線及び信号線を格子状に配線し、該走
査線及び信号線で囲まれた領域にスイッチング素子及び
絵素容量を有する各絵素をマトリクス状に配設し、かつ
外部接続端子を形成する工程と、 該各絵素の動作を電気的に検査する工程と、 検査後の該走査線、該信号線及び該外部接続端子を短絡
するショートリング配線を形成し、その後にラビング処
理を行う工程と、 を含むアクティブマトリクス基板の製造方法。
1. A scanning line and a signal line are arranged in a grid pattern, and switching elements and picture elements each having a picture element capacity are arranged in a matrix in a region surrounded by the scanning line and the signal line, and an external element is provided. Forming a connection terminal, electrically inspecting the operation of each picture element, forming a short ring wiring for short-circuiting the scanning line, the signal line and the external connection terminal after the inspection, and thereafter A method of manufacturing an active matrix substrate, including a step of performing a rubbing process.
【請求項2】前記ショートリング配線が、前記領域に形
成される絵素電極と同一の透明導電膜により形成されて
いる請求項1記載のアクティブマトリクス基板の製造方
法。
2. The method of manufacturing an active matrix substrate according to claim 1, wherein the short ring wiring is formed of the same transparent conductive film as the pixel electrodes formed in the region.
JP3179903A 1991-07-19 1991-07-19 Production of active matrix substrate Withdrawn JPH0527258A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3179903A JPH0527258A (en) 1991-07-19 1991-07-19 Production of active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3179903A JPH0527258A (en) 1991-07-19 1991-07-19 Production of active matrix substrate

Publications (1)

Publication Number Publication Date
JPH0527258A true JPH0527258A (en) 1993-02-05

Family

ID=16073923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3179903A Withdrawn JPH0527258A (en) 1991-07-19 1991-07-19 Production of active matrix substrate

Country Status (1)

Country Link
JP (1) JPH0527258A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815720A (en) * 1994-06-27 1996-01-19 Furontetsuku:Kk Electro-optic element
JP2001337343A (en) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd Liquid crystal display device
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
KR20020078493A (en) * 2001-04-03 2002-10-19 주식회사 현대 디스플레이 테크놀로지 Method for testing array structure
US6891523B2 (en) 1998-02-19 2005-05-10 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
US7046312B2 (en) 1995-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display and method of fabricating same
US7425999B2 (en) 1996-02-13 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US7538849B2 (en) 1995-02-15 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and forming method thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
US6566684B1 (en) 1994-06-13 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor
US7161178B2 (en) 1994-06-13 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch
US7479657B2 (en) 1994-06-13 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
JPH0815720A (en) * 1994-06-27 1996-01-19 Furontetsuku:Kk Electro-optic element
US7538849B2 (en) 1995-02-15 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and forming method thereof
US7924392B2 (en) 1995-02-15 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and forming method thereof
US7046312B2 (en) 1995-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display and method of fabricating same
US7425999B2 (en) 1996-02-13 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6891523B2 (en) 1998-02-19 2005-05-10 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
JP2001337343A (en) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR20020078493A (en) * 2001-04-03 2002-10-19 주식회사 현대 디스플레이 테크놀로지 Method for testing array structure

Similar Documents

Publication Publication Date Title
JP2792634B2 (en) Active matrix substrate inspection method
EP0375233B1 (en) Active matrix type display device
JP2758103B2 (en) Active matrix substrate and manufacturing method thereof
US4928095A (en) Active matrix-addressed picture display device
EP0321073B1 (en) Liquid crystal display device
JP2715936B2 (en) Thin film transistor type liquid crystal display device and manufacturing method thereof
JP2004101863A (en) Liquid crystal display
JPS59101693A (en) Active matrix substrate
KR19990025570A (en) Method for manufacturing short circuit for inspecting electrical characteristics and structure of active substrate including the short circuit
JPH0527258A (en) Production of active matrix substrate
JPH09160073A (en) Liquid crystal display device
CN101846828B (en) Active component array substrate and liquid crystal display panel
JPH11119683A (en) Method of inspecting liquid crystal display panel
JPH04225317A (en) Active matrix liquid crystal display element
JP3122866B2 (en) Liquid crystal display device and inspection method thereof
JPH0750278B2 (en) Liquid crystal display
JP2001337307A (en) Redundancy circuit, electrode substrate, and its repairing method
JPH06138489A (en) Liquid crystal display device
JP2003015549A (en) Display device and manufacturing method therefor
JPH0519281A (en) Substrate for forming matrix type display panel
US20240087492A1 (en) Display substrate, test method for the same and display device
JP2912189B2 (en) Inspection method of liquid crystal panel
JP2001174845A (en) Liquid crystal display panel
JP3327739B2 (en) Active matrix substrate
JPH02124536A (en) Active matrix substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008