JPH04225317A - Active matrix liquid crystal display element - Google Patents

Active matrix liquid crystal display element

Info

Publication number
JPH04225317A
JPH04225317A JP40710890A JP40710890A JPH04225317A JP H04225317 A JPH04225317 A JP H04225317A JP 40710890 A JP40710890 A JP 40710890A JP 40710890 A JP40710890 A JP 40710890A JP H04225317 A JPH04225317 A JP H04225317A
Authority
JP
Japan
Prior art keywords
liquid crystal
line
signal
electrode
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40710890A
Other languages
Japanese (ja)
Inventor
Yorihisa Suzuki
鈴木 順久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP40710890A priority Critical patent/JPH04225317A/en
Publication of JPH04225317A publication Critical patent/JPH04225317A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To decrease the rate of disposing the liquid crystal display element which is defect-free in actuality in quality inspection by constituting the element in such a manner as to allow whether the cause for generation of a linear display defect crossing a display region lies in the shorting of a scanning line and a signal line or lies in the connection defect of a driving circuit to be known. CONSTITUTION:Dummy picture element electrodes 5a are provided along the terminal leading out ends of the scanning line 2 and the signal line 3 in the peripheral part within the region facing the liquid crystal layer of one substrate 1. These dummy picture element electrodes 5a are connected respectively to the parts between the terminal parts 2a, 3a of the respective lines 2, 3 and thin-film transistors 4 nearest these parts. Counter electrodes 6 of the other signal 9 are also disposed to face the respective dummy picture element electrodes. Whether the connecting state of the display circuit is good or not is decided from the display state in the parts corresponding to the dummy picture element electrodes 5a.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to active matrix liquid crystal display devices.

【0002】0002

【従来の技術】アクティブマトリックス液晶表示素子と
して、画素電極を選択する能動素子に薄膜トランジスタ
を用いたものがある。
2. Description of the Related Art Some active matrix liquid crystal display devices use thin film transistors as active elements for selecting pixel electrodes.

【0003】このアクティブマトリックス液晶表示素子
は、液晶層をはさんで対向する一対の透明基板の一方に
、多数本の走査ラインとこの走査ラインと直交する多数
本の信号ラインとを配線するとともに、これら各走査ラ
インと各信号ラインとの交差部にそれぞれ対応させて薄
膜トランジスタとこの薄膜トランジスタに接続された画
素電極とを設け、他方の基板には前記画素電極と対向す
る対向電極を形成した構成となっている。
This active matrix liquid crystal display element has a plurality of scanning lines and a plurality of signal lines perpendicular to the scanning lines arranged on one side of a pair of transparent substrates facing each other with a liquid crystal layer in between. Thin film transistors and pixel electrodes connected to the thin film transistors are provided corresponding to the intersections of each scanning line and each signal line, and a counter electrode facing the pixel electrodes is formed on the other substrate. ing.

【0004】図4は従来のアクティブマトリックス液晶
表示素子の等価回路図である。
FIG. 4 is an equivalent circuit diagram of a conventional active matrix liquid crystal display element.

【0005】図4において、1は液晶表示素子の一方の
透明基板、2は走査ライン、3は信号ライン、4は各走
査ライン2と各信号ライン3との交差部にそれぞれ対応
させて配設された薄膜トランジスタであり、この薄膜ト
ランジスタ4のゲート電極は走査ライン2につながり、
ドレイン電極は信号ライン3につながっている。
In FIG. 4, 1 is one transparent substrate of a liquid crystal display element, 2 is a scanning line, 3 is a signal line, and 4 is arranged corresponding to the intersection of each scanning line 2 and each signal line 3. The gate electrode of this thin film transistor 4 is connected to the scanning line 2,
The drain electrode is connected to the signal line 3.

【0006】また、図4において、Aは上記各走査ライ
ン2と各信号ライン3との交差部にそれぞれ対応させて
配設された画素部であり、この各画素部Aは、画素電極
(透明電極と図示しない他方の透明基板に形成された対
向電極およびこの両電極間の液晶とで構成される画素a
と、上記画素電極に設けられたストレージキャパシタ8
とで構成されている。上記画素電極は、前記ゲート絶縁
膜の上に形成されて薄膜トランジスタ4のソース電極に
接続されており、対向電極は基板のほぼ全面にわたる面
積の1枚電極とされて接地端子に接続されている。
Further, in FIG. 4, A is a pixel portion arranged corresponding to the intersection of each scanning line 2 and each signal line 3, and each pixel portion A is connected to a pixel electrode (transparent A pixel a consisting of an electrode, a counter electrode formed on the other transparent substrate (not shown), and a liquid crystal between the two electrodes.
and a storage capacitor 8 provided on the pixel electrode.
It is made up of. The pixel electrode is formed on the gate insulating film and connected to the source electrode of the thin film transistor 4, and the counter electrode is a single electrode covering almost the entire surface of the substrate and connected to the ground terminal.

【0007】なお、上記ストレージキャパシタ8は、薄
膜トランジスタ4のONにより信号ライン3から画素電
極5に印加される画像データ信号の電荷を蓄積して、こ
の電荷を保持するためのもので、このストレージキャパ
シタ8は、その構造は図示しないが、上記画素電極と、
この画素電極の一部に対向させて形成したキャパシタ用
電極と、このキャパシタ用電極と画素電極との間に介在
させた絶縁膜(薄膜トランジスタ4のゲート絶縁膜)と
で構成されている。
The storage capacitor 8 is used to accumulate and hold the charge of the image data signal applied from the signal line 3 to the pixel electrode 5 when the thin film transistor 4 is turned on. 8, although its structure is not shown, the pixel electrode and
It consists of a capacitor electrode formed to face a part of this pixel electrode, and an insulating film (gate insulating film of thin film transistor 4) interposed between this capacitor electrode and the pixel electrode.

【0008】一方、図4において、20は走査側駆動回
路、30は信号側駆動回路であり、走査側駆動回路20
は各走査ライン2の端子部2aに接続され、信号側駆動
回路30は各信号ライン3の端子部3aに接続されてい
る。なお、この走査側駆動回路20および信号側駆動回
路30は、例えば、側縁部に上記走査ライン2および信
号ライン3の端子部2a,3aにそれぞれ対応する端子
22,32を配列したフィルム状配線基板21,31に
形成されており、この配線基板21,31の側縁部を液
晶表示素子の基板1の端子配列部に異方導電性接着剤等
により接合して上記端子部2a,3aに接続されている
On the other hand, in FIG. 4, 20 is a scanning side drive circuit, 30 is a signal side drive circuit, and the scanning side drive circuit 20
is connected to the terminal portion 2 a of each scanning line 2 , and the signal side drive circuit 30 is connected to the terminal portion 3 a of each signal line 3 . The scanning side drive circuit 20 and the signal side drive circuit 30 are, for example, film-like wiring in which terminals 22 and 32 corresponding to the terminal portions 2a and 3a of the scanning line 2 and the signal line 3 are arranged on the side edges thereof, respectively. The side edges of the wiring boards 21, 31 are bonded to the terminal arrangement part of the substrate 1 of the liquid crystal display element using an anisotropic conductive adhesive or the like, and the terminal parts 2a, 3a are connected to the terminal parts 2a, 3a. It is connected.

【0009】上記走査側駆動回路20は各走査ライン2
に薄膜トランジスタ4をONさせるゲート信号を順次出
力するもので、各走査ライン2に出力されたゲート信号
は、薄膜トランジスタ4のゲート電極に印加されてこの
薄膜トランジスタ4をONさせる。また、上記信号側駆
動回路30は、図示しない画像処理回路からの画像デー
タ信号を1走査ライン分ずつ取込んでホールドし、この
1走査ライン分の画像データ信号を前記走査側駆動回路
20からのゲート信号の出力タイミングに合わせて各信
号ライン3に出力するもので、各信号ライン3に出力さ
れた画像データ信号は、上記ゲート信号によってONさ
れた薄膜トランジスタ4を介して画素電極5に印加され
る。
The scanning side drive circuit 20 is connected to each scanning line 2.
A gate signal is sequentially outputted to turn on the thin film transistor 4, and the gate signal outputted to each scan line 2 is applied to the gate electrode of the thin film transistor 4 to turn on the thin film transistor 4. Further, the signal side drive circuit 30 captures and holds image data signals for one scanning line from an image processing circuit (not shown), and outputs the image data signals for one scanning line from the scanning side drive circuit 20. The image data signal is output to each signal line 3 in accordance with the output timing of the gate signal, and the image data signal output to each signal line 3 is applied to the pixel electrode 5 via the thin film transistor 4 which is turned on by the gate signal. .

【0010】そして、各画素部Aの画素aは、その画素
電極に印加された画像データ信号の電圧(画素電極と対
向電極との間の電界)による液晶の配向状態の変化によ
って表示動作する。この場合、データライン3から画素
電極5に印加される画像データ信号は、薄膜トランジス
タ4がON状態にある時間、つまりこの薄膜トランジス
タ4にゲート信号が印加されている選択時間中に印加さ
れるだけであるが、上記画素電極の選択時に信号ライン
3から画素電極に印加された画像データ信号は、ストレ
ージキャパシタ8にも供給されてその電荷がストレージ
キャパシタ8に蓄積され、このストレージキャパシタ8
に蓄積された電荷によって、上記画素aは非選択時も表
示動作状態に維持される。
[0010] The pixel a of each pixel portion A performs a display operation by changing the alignment state of the liquid crystal due to the voltage of the image data signal applied to the pixel electrode (the electric field between the pixel electrode and the counter electrode). In this case, the image data signal applied from the data line 3 to the pixel electrode 5 is only applied during the time when the thin film transistor 4 is in the ON state, that is, during the selected time when the gate signal is applied to the thin film transistor 4. However, the image data signal applied from the signal line 3 to the pixel electrode when the pixel electrode is selected is also supplied to the storage capacitor 8, and its charge is stored in the storage capacitor 8.
Due to the charges accumulated in the pixel a, the pixel a is maintained in a display operation state even when it is not selected.

【0011】ところで、上記液晶表示素子の品質検査は
、その走査ライン2と信号ライン3とにそれぞれ走査側
駆動回路20と信号側駆動回路30とを接続した後、液
晶表示素子にテスト画像を表示させて行なわれており、
表示に欠陥が生じた場合は、この液晶表示素子を不良品
として廃棄処分している。
By the way, the quality inspection of the liquid crystal display element is performed by connecting the scanning side drive circuit 20 and the signal side drive circuit 30 to the scanning line 2 and signal line 3, respectively, and then displaying a test image on the liquid crystal display element. It is done by letting
If a display defect occurs, the liquid crystal display element is discarded as a defective product.

【0012】0012

【発明が解決しようとする課題】しかしながら、従来は
、上記表示の欠陥が部分的に発生した場合も、また走査
ライン2または信号ライン3の全長にわたって表示欠陥
が発生した場合も、液晶表示素子を不良品と判定してい
るため、実際には欠陥のない液晶表示素子も廃棄処分し
てしまうことがあった。
[Problems to be Solved by the Invention] However, conventionally, the liquid crystal display element cannot be used even when the above-mentioned display defect occurs partially or when a display defect occurs over the entire length of the scanning line 2 or the signal line 3. Because the product is determined to be defective, liquid crystal display elements that actually have no defects may end up being discarded.

【0013】すなわち、液晶表示素子に表示欠陥を発生
させる原因としては、走査ライン2および信号ライン3
の断線欠陥や、走査ライン2と信号ライン3との短絡欠
陥の他に、走査側駆動回路20および信号側駆動回路3
0の接続不良がある。
That is, the causes of display defects in liquid crystal display elements include the scanning line 2 and the signal line 3.
In addition to disconnection defects and short circuit defects between the scanning line 2 and the signal line 3, the scanning side drive circuit 20 and the signal side drive circuit 3
There is a connection failure of 0.

【0014】そして、これらの原因のうち、走査ライン
2および信号ライン3に断線欠陥がある場合の表示欠陥
は、断線したラインの断線箇所からラインの終端(端子
部2a,3aとは反対側の端部)の部分だけに発生する
部分的な欠陥であるが、走査ライン2と信号ライン3と
の短絡により発生する表示欠陥と、駆動回路20,30
の接続不良により発生する表示欠陥とは、いずれも表示
領域を横切る線状の欠陥である。
Among these causes, the display defect when there is a disconnection defect in the scanning line 2 and signal line 3 occurs when the line is disconnected from the disconnection point to the end of the line (on the opposite side from the terminals 2a and 3a). This is a partial defect that occurs only in the edge portion), but it is a display defect that occurs due to a short circuit between the scanning line 2 and the signal line 3, and a display defect that occurs only in the drive circuits 20 and 30.
The display defects caused by poor connections are all linear defects that cross the display area.

【0015】つまり、走査ライン2と信号ライン3とが
短絡している場合は、走査ライン2と短絡している信号
ライン3に印加された画像データ信号がこの信号ライン
3からこれと短絡している走査ライン2に接続されてし
まうため、この信号ライン3に沿う各画素aには、信号
ライン3から薄膜トランジスタ4を介して印加されるべ
き画像データ信号が印加されなくなり、そのため、この
信号ライン3に沿う全ての画素aが表示動作しなくなっ
て、表示領域を信号ライン方向に横切る線状の表示欠陥
が発生する。
In other words, when the scanning line 2 and the signal line 3 are short-circuited, the image data signal applied to the signal line 3 which is short-circuited to the scanning line 2 is transferred from this signal line 3 to the short-circuited signal line 3. Therefore, the image data signal that should be applied from the signal line 3 via the thin film transistor 4 is no longer applied to each pixel a along this signal line 3. All pixels a along the line stop displaying, and a linear display defect occurs that crosses the display area in the signal line direction.

【0016】この線状の表示欠陥は、走査ライン方向に
も発生する。すなわち、信号ライン3と短絡している走
査ライン2に印加されたゲート信号は、この走査ライン
2からこれと短絡している信号ラインに接続されてしま
うため、この走査ライン2につながっている全ての薄膜
トランジスタ4に画像データ信号とゲート信号とが重畳
した信号が供給されて、正常なゲート信号が印加されな
くなり、そのため、これら薄膜トランジスタ4は常にO
FF状態またはON状態となるから、上記走査ライン2
に沿う全ての画素aに画像データ信号が印加されなくな
って、表示領域を走査ライン方向に横切る線状の表示欠
陥が発生する。
This linear display defect also occurs in the scanning line direction. In other words, the gate signal applied to the scanning line 2 that is short-circuited to the signal line 3 is connected from this scanning line 2 to the signal line that is short-circuited to it, so that all the gate signals connected to this scanning line 2 are A signal in which the image data signal and the gate signal are superimposed is supplied to the thin film transistors 4 of the thin film transistors 4, and a normal gate signal is no longer applied.
Since it becomes an FF state or an ON state, the above scanning line 2
Image data signals are no longer applied to all pixels a along the line, and a linear display defect occurs that crosses the display area in the scanning line direction.

【0017】また、走査側駆動回路20と走査ライン2
との間に接続不良がある場合も、上述した走査ライン2
と信号ライン3とが短絡した場合と同様であって、走査
側駆動回路20との接続状態が導通不良となっている走
査ライン2にはゲート信号が印加されないため、この走
査ライン2につながっている全ての薄膜トランジスタ4
が常にOFF状態のままとなり、この走査ライン2に沿
う全ての画素aに画像データ信号が印加されなくなって
、表示領域を走査ライン方向に横切る線状の表示欠陥が
発生する。
Furthermore, the scanning side drive circuit 20 and the scanning line 2
If there is a poor connection between the
This is similar to the case where the signal line 3 and the signal line 3 are short-circuited, and the gate signal is not applied to the scanning line 2 whose connection state with the scanning side drive circuit 20 is poor. All thin film transistors 4
remains in an OFF state, and no image data signal is applied to all pixels a along this scanning line 2, resulting in a linear display defect that crosses the display area in the scanning line direction.

【0018】これは、信号側駆動回路30と信号ライン
3との間に接続不良がある場合も同様であり、この場合
は、信号側駆動回路30との接続状態が導通不良となっ
ている信号ライン3に沿う全ての画素aに画像データ信
号が印加されなくなって、表示領域を信号ライン方向に
横切る線状の表示欠陥が発生する。
The same applies when there is a connection failure between the signal side drive circuit 30 and the signal line 3. The image data signal is no longer applied to all the pixels a along the line 3, and a linear display defect that crosses the display area in the signal line direction occurs.

【0019】そして、表示領域を横切る線状の表示欠陥
の発生原因が駆動回路20,30の接続不良である場合
は、この駆動回路の接続をやり直すことによって、表示
の欠陥を解消することができるが、従来は、表示領域を
横切る線状の表示欠陥の発生原因が、走査ライン2と信
号ライン3との短絡によるものであるか、駆動回路20
,30の接続不良によるものであるかを知ることはでき
なかったため、表示欠陥が部分的な欠陥である場合も、
また表示領域を横切る線状の欠陥である場合も、液晶表
示素子を不良品と判定するしかなく、したがって、実際
には欠陥のない液晶表示素子も廃棄処分してしまうこと
になっていた。
[0019] If the cause of a linear display defect that crosses the display area is a poor connection between the drive circuits 20 and 30, the display defect can be eliminated by reconnecting the drive circuits. However, conventionally, the cause of the linear display defect that crosses the display area is due to a short circuit between the scanning line 2 and the signal line 3, or due to the drive circuit 20.
, 30, it was not possible to know whether it was due to a poor connection, so even if the display defect was a partial defect,
Furthermore, even in the case of a linear defect that crosses the display area, the liquid crystal display element has no choice but to be determined as a defective product, and as a result, even liquid crystal display elements that are actually defect-free have to be discarded.

【0020】本発明の目的は、表示領域を横切る線状の
表示欠陥の発生原因が、走査ラインと信号ラインとの短
絡によるものであるか、あるいは駆動回路の接続不良に
よるものであるかを知ることができるようにした、品質
検査における実際には欠陥のない液晶表示素子の廃棄処
分率を減らして歩留を向上させることができる、アクテ
ィブマトリックス液晶表示素子を提供することにある。
An object of the present invention is to find out whether the cause of a linear display defect that crosses a display area is due to a short circuit between a scanning line and a signal line, or a poor connection in a drive circuit. An object of the present invention is to provide an active matrix liquid crystal display element that can improve the yield by reducing the disposal rate of liquid crystal display elements that are actually defect-free during quality inspection.

【0021】[0021]

【課題を解決するための手段】本発明は、液晶層をはさ
んで対向する一対の透明基板の一方に、多数本の走査ラ
インとこの走査ラインと直交する多数本の信号ラインと
を配線するとともに、これら各走査ラインと各信号ライ
ンとの交差部にそれぞれ対応させて、ゲート電極が前記
走査ラインにつながりドレイン電極が前記信号ラインに
つながる薄膜トランジスタと、この薄膜トランジスタの
ソース電極に接続された画素電極とを設け、他方の基板
には前記画素電極と対向する対向電極を形成したアクテ
ィブマトリックス液晶表示素子において、前記一方の基
板の液晶層対向領域内の周辺部に、前記各走査ラインと
各信号ラインの少なくとも一方のラインの端子導出縁に
沿わせて多数のダミー画素電極を設け、この各ダミー画
素電極を、前記各ラインの端子部とこの端子部に最も近
い薄膜トランジスタとの間の部分にそれぞれ接続すると
ともに、前記他方の基板の対向電極を前記各ダミー画素
電極にも対向させたことを特徴とするものである。
[Means for Solving the Problems] The present invention wires a large number of scanning lines and a large number of signal lines perpendicular to the scanning lines on one side of a pair of transparent substrates facing each other with a liquid crystal layer in between. At the same time, a thin film transistor whose gate electrode is connected to the scanning line and whose drain electrode is connected to the signal line is provided, corresponding to each intersection of each scanning line and each signal line, and a pixel electrode connected to the source electrode of this thin film transistor. In an active matrix liquid crystal display element, in which a counter electrode facing the pixel electrode is formed on the other substrate, each of the scanning lines and each signal line is provided in a peripheral portion of the liquid crystal layer opposing region of the one substrate. A large number of dummy pixel electrodes are provided along the terminal lead-out edge of at least one of the lines, and each dummy pixel electrode is connected to a portion between the terminal portion of each line and the thin film transistor closest to the terminal portion. At the same time, the counter electrode of the other substrate is also opposed to each of the dummy pixel electrodes.

【0022】[0022]

【作用】すなわち、本発明は、上記ダミー画素電極に対
応する部分の表示状態から駆動回路の接続状態の良否を
判定するようにしたもので、駆動回路と上記ラインとが
導通状態で接続されていれば、駆動回路から上記ライン
に印加された信号(ゲート信号または画像データ信号)
がダミー画素電極にも印加されてこのダミー画素電極と
対向電極との間の液晶に駆動電界が印加され、駆動回路
と上記ラインとの間の接続状態が不良で駆動回路から上
記ラインに信号が印加されない場合は、上記ダミー画素
電極と対向電極との間の液晶にも駆動電界が印加されな
いから、液晶表示素子の品質検査において、表示領域を
横切る線状の表示欠陥が発生したときに、上記ダミー画
素電極に対応する部分の表示状態をみれば、上記線状の
表示欠陥が駆動回路の接続不良によるものであるか否か
が分かる。
[Operation] That is, the present invention determines whether the connection state of the drive circuit is good or bad based on the display state of the portion corresponding to the dummy pixel electrode, and the drive circuit and the line are connected in a conductive state. If so, the signal (gate signal or image data signal) applied to the above line from the drive circuit
is also applied to the dummy pixel electrode, and a driving electric field is applied to the liquid crystal between this dummy pixel electrode and the counter electrode.If the connection between the driving circuit and the above line is poor, a signal is not transmitted from the driving circuit to the above line. If no driving electric field is applied, no driving electric field will be applied to the liquid crystal between the dummy pixel electrode and the counter electrode. By looking at the display state of the portion corresponding to the dummy pixel electrode, it can be determined whether the linear display defect is due to a poor connection in the drive circuit.

【0023】[0023]

【実施例】以下、本発明の一実施例を図1〜図3を参照
して説明する。図1および図2は液晶表示素子のダミー
画素電極形成部分を示しており、図3は液晶表示素子の
等価回路を示している。なお、図1〜図3において、図
4に示したものと同じものについては、図に同符号を付
してその説明を省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. 1 and 2 show a dummy pixel electrode forming portion of a liquid crystal display element, and FIG. 3 shows an equivalent circuit of the liquid crystal display element. In addition, in FIGS. 1 to 3, the same parts as shown in FIG. 4 are denoted by the same reference numerals, and the explanation thereof will be omitted.

【0024】この実施例のアクティブマトリックス液晶
表示素子は、液晶7の層をはさんで対向する一対の透明
基板1,9のうち、走査ライン2と信号ライン3および
薄膜トランジスタ4と画素電極5とを設けた一方の基板
1の液晶層対向領域(一対の基板1,9を接着している
枠状シール材10で囲まれた領域)内の周辺部に、各走
査ライン2の端子導出縁と各信号ライン3の端子導出縁
とにそれぞれ沿わせて、走査ライン数および信号ライン
数と同数の透明なダミー画素電極5aを設け、この各ダ
ミー画素電極5aを、各走査ライン2の端子部2aとこ
の端子部2aに最も近い薄膜トランジスタ4との間の部
分と、各信号ライン3の端子部3aとこの端子部3aに
最も近い薄膜トランジスタ4との間の部分とにそれぞれ
接続するとともに、他方の基板9に設ける対向電極6を
、その周辺部が前記各ダミー画素電極5aに対向する面
積に形成したものである。
The active matrix liquid crystal display element of this embodiment has a scanning line 2, a signal line 3, a thin film transistor 4, and a pixel electrode 5 of a pair of transparent substrates 1 and 9 facing each other with a layer of liquid crystal 7 in between. The terminal leading edge of each scanning line 2 and each The same number of transparent dummy pixel electrodes 5a as the number of scanning lines and the number of signal lines are provided along the terminal lead-out edges of the signal lines 3, and each dummy pixel electrode 5a is connected to the terminal portion 2a of each scanning line 2. The terminal portion 2a is connected to the portion between the terminal portion 2a and the thin film transistor 4 closest to the terminal portion 2a, and the portion between the terminal portion 3a of each signal line 3 and the thin film transistor 4 closest to the terminal portion 3a is connected to the other substrate 9. The counter electrode 6 is formed in such an area that its peripheral portion faces each of the dummy pixel electrodes 5a.

【0025】なお、この実施例では上記薄膜トランジス
タ4を逆スタガー型のものとしている。この逆スタガー
型薄膜トランジスタ4は、図1および図2に示すように
、上記基板1上にゲート電極Gを形成し、このゲート電
極Gの上にゲート絶縁膜11を介して半導体層12を形
成するとともに、この半導体層12の上にソース電極S
とドレイン電極Dとを形成した構成となっている。この
薄膜トランジスタ4のゲート絶縁膜(透明絶縁膜)11
は基板1の液晶層対向領域のほぼ全面にわたって形成さ
れており、薄膜トランジスタ4のゲート電極Gがつなが
る走査ライン2は基板1上に配線され、ドレイン電極D
が接続される信号ライン3はゲート絶縁膜11の上に配
線されている。
In this embodiment, the thin film transistor 4 is of an inverted stagger type. As shown in FIGS. 1 and 2, this inverted staggered thin film transistor 4 includes a gate electrode G formed on the substrate 1, and a semiconductor layer 12 formed on the gate electrode G with a gate insulating film 11 interposed therebetween. At the same time, a source electrode S is formed on this semiconductor layer 12.
and a drain electrode D are formed. Gate insulating film (transparent insulating film) 11 of this thin film transistor 4
is formed over almost the entire surface of the liquid crystal layer facing region of the substrate 1, and the scanning line 2 to which the gate electrode G of the thin film transistor 4 is connected is wired on the substrate 1, and the scanning line 2 is connected to the drain electrode D.
The signal line 3 to which is connected is wired on the gate insulating film 11.

【0026】また、上記画素電極5とダミー画素5aは
、上記ゲート絶縁膜11の上にITO等の透明導電膜に
よって形成されており、各画素電極5はそれぞれこれに
対応する薄膜トランジスタ4のソース電極Sに接続され
、またダミー画素電極5aは、上記走査ライン2および
信号ライン3に直接接続されている。
The pixel electrode 5 and the dummy pixel 5a are formed of a transparent conductive film such as ITO on the gate insulating film 11, and each pixel electrode 5 is connected to the source electrode of the corresponding thin film transistor 4. The dummy pixel electrode 5a is directly connected to the scanning line 2 and signal line 3.

【0027】なお、図1において、13はストレージキ
ャパシタ8を構成するキャパシタ用電極(透明電極)で
あり、このキャパシタ用電極13は、基板1上に上記走
査ライン2と平行に形成され、各走査ライン2に沿って
並んでいる各画素電極5とゲート絶縁膜11を介して対
向している。
In FIG. 1, reference numeral 13 denotes a capacitor electrode (transparent electrode) constituting the storage capacitor 8. This capacitor electrode 13 is formed on the substrate 1 in parallel with the scanning line 2, and is used for each scanning. It faces each pixel electrode 5 lined up along line 2 with a gate insulating film 11 interposed therebetween.

【0028】この実施例の液晶表示素子の品質検査も、
その走査ライン2と信号ライン3とにそれぞれ走査側駆
動回路20と信号側駆動回路30とを接続した後、液晶
表示素子にテスト画像を表示させて行なわれる。
The quality inspection of the liquid crystal display element of this example was also carried out as follows:
After connecting the scanning side drive circuit 20 and the signal side drive circuit 30 to the scanning line 2 and signal line 3, respectively, a test image is displayed on the liquid crystal display element.

【0029】そして、この液晶表示素子では、上記のよ
うに、走査ライン2と信号ライン3および薄膜トランジ
スタ4と画素電極5とを設けた一方の基板1の液晶層対
向領域内の周辺部に、各走査ライン2および各信号ライ
ン3にそれぞれ対応させてダミー画素電極5aを設け、
このダミー画素電極5aを各走査ライン2の端子部2a
とこの端子部2aに最も近い薄膜トランジスタ4との間
の部分と、各信号ライン3の端子部3aとこの端子部3
aに最も近い薄膜トランジスタ4との間の部分とにそれ
ぞれ接続し、さらに他方の基板9に設ける対向電極6を
上各ダミー画素電極5aにも対向させているため、上記
品質検査において、各ダミー画素電極5aに対応する部
分の表示状態から駆動回路20,30の接続状態の良否
を判定することができる。
In this liquid crystal display element, as described above, each of the scanning lines 2, the signal lines 3, the thin film transistors 4, and the pixel electrodes 5 are provided in the peripheral part of the liquid crystal layer opposing area of the one substrate 1. Dummy pixel electrodes 5a are provided corresponding to the scanning line 2 and each signal line 3, respectively.
This dummy pixel electrode 5a is connected to the terminal portion 2a of each scanning line 2.
and the thin film transistor 4 closest to this terminal section 2a, and the terminal section 3a of each signal line 3 and this terminal section 3.
Since the counter electrode 6 provided on the other substrate 9 is also connected to the portion between the thin film transistor 4 closest to the thin film transistor 5a and the upper dummy pixel electrode 5a, each dummy pixel is It is possible to determine whether the connection state of the drive circuits 20 and 30 is good or bad from the display state of the portion corresponding to the electrode 5a.

【0030】すなわち、走査ライン2と信号ライン3と
の短絡により発生する表示欠陥と、駆動回路20,30
の接続不良により発生する表示欠陥とは、[発明が解決
しようとする課題]の項で説明したように、いずれも表
示領域を横切る線状の欠陥であるため、表示欠陥の発生
状況からだけでは、この線状欠陥が走査ライン2と信号
ライン3との短絡により発生したのか、駆動回路20,
30の接続不良によって発生したのかは分からない。
That is, display defects caused by a short circuit between the scanning line 2 and the signal line 3 and the drive circuits 20 and 30
As explained in the [Problem to be Solved by the Invention] section, display defects caused by poor connections are linear defects that cross the display area, so it cannot be determined from the situation of occurrence of display defects alone. , whether this linear defect occurred due to a short circuit between the scanning line 2 and the signal line 3, or
I don't know if this was caused by a poor connection on the 30.

【0031】しかし、上記実施例では、駆動回路20,
30と走査ライン2および信号ライン3とが導通状態で
接続されていれば、駆動回路20,30から各ライン2
,3に印加された信号(ゲート信号または画像データ信
号)がダミー画素電極5aにも印加されてこのダミー画
素電極5aと対向電極6との間の液晶7に駆動電界が印
加され、駆動回路20,30と各ライン2,3との間の
接続状態が不良で駆動回路20,30から各ライン2,
3に信号が印加されない場合は、上記ダミー画素電極5
aと対向電極6との間の液晶7にも駆動電界が印加され
ないから、表示領域を横切る線状の表示欠陥が発生した
ときに、上記ダミー画素電極5aに対応する部分の表示
状態をみれば、線状の表示欠陥が駆動回路20,30の
接続不良によるものであるか否かが分かる。
However, in the above embodiment, the drive circuit 20,
30 and the scanning line 2 and signal line 3 are connected in a conductive state, each line 2 is connected from the drive circuits 20 and 30.
, 3 (gate signal or image data signal) is also applied to the dummy pixel electrode 5a, a driving electric field is applied to the liquid crystal 7 between the dummy pixel electrode 5a and the counter electrode 6, and the driving circuit 20 , 30 and each line 2, 3 is defective, and the drive circuit 20, 30 disconnects each line 2, 30 from the drive circuit 20, 30.
If no signal is applied to the dummy pixel electrode 5, the dummy pixel electrode 5
Since no driving electric field is applied to the liquid crystal 7 between the dummy pixel electrode 5a and the counter electrode 6, when a linear display defect across the display area occurs, the display state of the portion corresponding to the dummy pixel electrode 5a is as follows. , it can be seen whether the linear display defect is due to a poor connection between the drive circuits 20 and 30.

【0032】なお、走査側駆動回路20と走査ライン2
との接続を検査する場合、走査側駆動回路20から走査
ライン2に、通常のゲート信号とは異なる直流成分をも
ったゲート信号を供給して上記品質検査を行なえば、走
査ライン2に接続されたダミー画素電極5aと対向電極
6との間の液晶7を駆動して、この部分の表示状態を見
ることができる。
Note that the scanning side drive circuit 20 and the scanning line 2
When inspecting the connection to the scanning line 2, if the above quality inspection is performed by supplying a gate signal with a DC component different from a normal gate signal to the scanning line 2 from the scanning side drive circuit 20, the connection to the scanning line 2 is confirmed. By driving the liquid crystal 7 between the dummy pixel electrode 5a and the counter electrode 6, the display state of this portion can be viewed.

【0033】このように、上記実施例の液晶表示素子に
よれば、表示領域を横切る線状の表示欠陥の発生原因が
、走査ライン2と信号ライン3との短絡によるものであ
るか、駆動回路20,30の接続不良によるものである
かを知ることができる。
As described above, according to the liquid crystal display element of the above embodiment, the cause of the linear display defect that crosses the display area may be due to a short circuit between the scanning line 2 and the signal line 3, or due to the drive circuit. It is possible to know whether the problem is due to a poor connection between terminals 20 and 30.

【0034】そして、表示領域を横切る線状の表示欠陥
の発生原因が駆動回路20,30の接続不良である場合
は、この駆動回路20,30の接続をやり直すことによ
って、表示の欠陥を解消することができるから、品質検
査における実際には欠陥のない液晶表示素子の廃棄処分
率を減らして歩留を向上させることができる。
[0034] If the cause of the linear display defect that crosses the display area is a poor connection between the drive circuits 20 and 30, the display defect can be eliminated by reconnecting the drive circuits 20 and 30. Therefore, it is possible to reduce the disposal rate of actually defect-free liquid crystal display elements during quality inspection and improve yield.

【0035】なお、上記液晶表示素子では、表示画面の
周辺部にダミー画素電極5aによる表示が見えるが、品
質検査後に上記ダミー画素電極5aを目隠し印刷や目隠
し板によって覆い隠せば、ダミー画素電極5aによる表
示が見えることはない。
Note that in the liquid crystal display element described above, the display by the dummy pixel electrode 5a is visible in the peripheral area of the display screen, but if the dummy pixel electrode 5a is covered with blind printing or a blind board after quality inspection, the dummy pixel electrode 5a The display will not be visible.

【0036】また、上記実施例では、走査ライン2の端
子導出縁と信号ライン3の端子導出縁とにそれぞれ沿わ
せてダミー画素電極5aを設けているが、このダミー画
素電極5aは、信号ライン3の端子導出縁と走査ライン
2の端子導出縁とのうちいずれか一方だけに設けてもよ
い。
Further, in the above embodiment, the dummy pixel electrode 5a is provided along the terminal leading edge of the scanning line 2 and the terminal leading edge of the signal line 3, but this dummy pixel electrode 5a is not connected to the signal line 3. It may be provided on only one of the terminal leading edge of No. 3 and the terminal leading edge of scanning line 2.

【0037】[0037]

【発明の効果】本発明のアクティブマトリックス液晶表
示素子によれば、その一方の基板の液晶層対向領域内の
周辺部に、各走査ラインと各信号ラインの少なくとも一
方のラインの端子導出縁に沿わせて多数のダミー画素電
極を設け、この各ダミー画素電極を、前記各ラインの端
子部とこの端子部に最も近い薄膜トランジスタとの間の
部分にそれぞれ接続するとともに、前記他方の基板の対
向電極を前記各ダミー画素電極にも対向させて、上記ダ
ミー画素電極に対応する部分の表示状態から駆動回路の
接続状態の良否を判定するようにしているから、表示領
域を横切る線状の表示欠陥の発生原因が、走査ラインと
信号ラインとの短絡によるものであるか、あるいは駆動
回路の接続不良によるものであるかを知ることができる
ようにした、品質検査における実際には欠陥のない液晶
表示素子の廃棄処分率を減らして歩留を向上させること
ができる。
According to the active matrix liquid crystal display element of the present invention, the peripheral part of the liquid crystal layer facing area of one of the substrates is provided along the terminal lead-out edge of at least one of each scanning line and each signal line. In addition, a large number of dummy pixel electrodes are provided, and each dummy pixel electrode is connected to a portion between the terminal portion of each line and the thin film transistor closest to this terminal portion, and a counter electrode of the other substrate is connected to the portion between the terminal portion of each line and the thin film transistor closest to the terminal portion. The dummy pixel electrodes are also opposed to each other, and the quality of the connection state of the drive circuit is determined from the display state of the portion corresponding to the dummy pixel electrodes, which prevents the occurrence of linear display defects that cross the display area. This makes it possible to determine whether the cause is a short circuit between the scanning line and signal line, or a poor connection in the drive circuit. It is possible to reduce the waste disposal rate and improve yield.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例を示す液晶表示素子のダミー
画素電極形成部の平面図。
FIG. 1 is a plan view of a dummy pixel electrode forming portion of a liquid crystal display element showing one embodiment of the present invention.

【図2】図1のII−II線に沿う拡大断面図。FIG. 2 is an enlarged sectional view taken along line II-II in FIG. 1;

【図3】液晶表示素子の等価回路図。FIG. 3 is an equivalent circuit diagram of a liquid crystal display element.

【図4】従来の液晶表示素子の等価回路図。FIG. 4 is an equivalent circuit diagram of a conventional liquid crystal display element.

【符号の説明】[Explanation of symbols]

1,9…基板、2…走査ライン、2a…端子部、3…信
号ライン、3a…端子部、4…薄膜トランジスタ、G…
ゲート電極、D…ドレイン電極、S…ソース電極、5…
画素電極、6…対向電極、7…液晶、8…ストレージキ
ャパシタ、13…キャパシタ用電極。
DESCRIPTION OF SYMBOLS 1, 9...Substrate, 2...Scanning line, 2a...Terminal part, 3...Signal line, 3a...Terminal part, 4...Thin film transistor, G...
Gate electrode, D...drain electrode, S...source electrode, 5...
Pixel electrode, 6... Counter electrode, 7... Liquid crystal, 8... Storage capacitor, 13... Capacitor electrode.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  液晶層をはさんで対向する一対の透明
基板の一方に、多数本の走査ラインとこの走査ラインと
直交する多数本の信号ラインとを配線するとともに、こ
れら各走査ラインと各信号ラインとの交差部にそれぞれ
対応させて、ゲート電極が前記走査ラインにつながりド
レイン電極が前記信号ラインにつながる薄膜トランジス
タと、この薄膜トランジスタのソース電極に接続された
画素電極とを設け、他方の基板には前記画素電極と対向
する対向電極を形成したアクティブマトリックス液晶表
示素子において、前記一方の基板の液晶層対向領域内の
周辺部に、前記各走査ラインと各信号ラインの少なくと
も一方のラインの端子導出縁に沿わせて多数のダミー画
素電極を設け、この各ダミー画素電極を、前記各ライン
の端子部とこの端子部に最も近い薄膜トランジスタとの
間の部分にそれぞれ接続するとともに、前記他方の基板
の対向電極を前記各ダミー画素電極にも対向させたこと
を特徴とするアクティブマトリックス液晶表示素子。
Claim 1: A plurality of scanning lines and a plurality of signal lines perpendicular to the scanning lines are wired to one side of a pair of transparent substrates facing each other with a liquid crystal layer in between, and each scanning line and each A thin film transistor whose gate electrode is connected to the scanning line and whose drain electrode is connected to the signal line, and a pixel electrode connected to the source electrode of this thin film transistor are provided corresponding to each intersection with the signal line, and a pixel electrode is provided on the other substrate. is an active matrix liquid crystal display element in which a counter electrode facing the pixel electrode is formed, and a terminal of at least one of the scanning line and each signal line is led out in a peripheral portion of the liquid crystal layer opposing region of the one substrate. A large number of dummy pixel electrodes are provided along the edge, and each dummy pixel electrode is connected to a portion between the terminal portion of each line and the thin film transistor closest to the terminal portion, and is connected to a portion of the other substrate. An active matrix liquid crystal display device characterized in that a counter electrode is also opposed to each of the dummy pixel electrodes.
JP40710890A 1990-12-27 1990-12-27 Active matrix liquid crystal display element Pending JPH04225317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40710890A JPH04225317A (en) 1990-12-27 1990-12-27 Active matrix liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40710890A JPH04225317A (en) 1990-12-27 1990-12-27 Active matrix liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH04225317A true JPH04225317A (en) 1992-08-14

Family

ID=18516725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40710890A Pending JPH04225317A (en) 1990-12-27 1990-12-27 Active matrix liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH04225317A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095780A (en) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd Active matrix system liquid crystal display device
JPH0990411A (en) * 1995-09-20 1997-04-04 Sony Corp Active matrix display device
JP2004199054A (en) * 2002-12-06 2004-07-15 Semiconductor Energy Lab Co Ltd Image display device and inspection method therefor
KR100446212B1 (en) * 2002-05-20 2004-08-30 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device
JP2005316468A (en) * 2005-04-18 2005-11-10 Seiko Epson Corp Electro-optical device, test method of the electro-optical device, and electronic equipment
US7304437B2 (en) 2001-12-06 2007-12-04 Seiko Epson Corporation Electro-optical device and an electronic apparatus
JP2009237587A (en) * 1997-10-14 2009-10-15 Samsung Electronics Co Ltd Substrate for liquid crystal display device, and liquid crystal display device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095780A (en) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd Active matrix system liquid crystal display device
JPH0990411A (en) * 1995-09-20 1997-04-04 Sony Corp Active matrix display device
JP2009237587A (en) * 1997-10-14 2009-10-15 Samsung Electronics Co Ltd Substrate for liquid crystal display device, and liquid crystal display device and method for manufacturing the same
US7304437B2 (en) 2001-12-06 2007-12-04 Seiko Epson Corporation Electro-optical device and an electronic apparatus
US7977863B2 (en) 2001-12-06 2011-07-12 Seiko Epson Corporation Electro-optical device and an electronic apparatus
US8188653B2 (en) 2001-12-06 2012-05-29 Seiko Epson Corporation Electro-optical device and an electronic apparatus
KR100446212B1 (en) * 2002-05-20 2004-08-30 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device
JP2004199054A (en) * 2002-12-06 2004-07-15 Semiconductor Energy Lab Co Ltd Image display device and inspection method therefor
JP2005316468A (en) * 2005-04-18 2005-11-10 Seiko Epson Corp Electro-optical device, test method of the electro-optical device, and electronic equipment

Similar Documents

Publication Publication Date Title
US7251009B2 (en) Liquid crystal display device
JP3247799B2 (en) Liquid crystal display panel and inspection method thereof
US7956976B1 (en) Liquid crystal display device
JP3241981B2 (en) Liquid crystal display
JPH04225317A (en) Active matrix liquid crystal display element
JPH0527258A (en) Production of active matrix substrate
JPH01303415A (en) Liquid crystal display device
JPH11212102A (en) Liquid crystal display panel
JPH05307192A (en) Method for inspecting active matrix substrate and device therefor
JPH0259727A (en) Active matrix substrate
JPH08234235A (en) Liquid crystal matrix display device
JP3179319B2 (en) Defect detection method for matrix type display device
JPH0810304B2 (en) Liquid crystal display
JP2002057313A (en) Photoelectric conversion device
JP3062552B2 (en) Liquid crystal display device and inspection method thereof
JPH06160892A (en) Liquid crystal display device and its defect correction method
JPH0419530Y2 (en)
JPS614095A (en) Image display unit
JPH0219839A (en) Active matrix substrate
JPH11202362A (en) Liquid crystal display device
JPH07114045A (en) Liquid crystal display device
JP2802156B2 (en) Liquid crystal display
JP3182024B2 (en) Inspection method for liquid crystal image display device
JP3418683B2 (en) Active matrix type liquid crystal display
JP2000206573A (en) Active matrix type liquid crystal display device and pixel defect correction method