JPH0447358B2 - - Google Patents

Description

【発明の詳細な説明】 〔利用分野〕 本発明はデータ通信装置に係り、特に、電源回
路を利用してアナログデータおよびデジタルデー
タを通信するデータ通信装置に関する。

〔発明の背景〕

大きなプロセス制御システムにおいて、コント
ロールルームは、圧力や温度のようなプロセス変
量を測定する現場装置の発信器から、遠く離れた
場所に設置される。プロセス変量の発信器は、圧
力などを表すアナログ信号をコントロールルーム
の制御装置ないしコンソールへ伝送路を通して伝
送する。その伝送路は電源回路のものであつて、
その伝送路の介してコントロールルーム側から、
プロセツ変量の発信器は動作用の電力の供給を受
けている。これまで、現場にいるオペレータがプ
ロセス変量を知りたいときは、遠く離れたコント
ロールルームのオペレータや制御装置へ照会して
いたので、現場のオペレータがポータブル型で簡
便な装置を用いて発信器と直接に交信できること
が望まれている。

〔発明の概要〕

本発明の目的は、既設の伝送路などの設備には
実質的な変更を加える必要なしに、伝送路の所望
の地点でのプロセス変量の発信器に対してデジタ
ルの相互通信を可能とすることにある。

本発明によれば、この目的は、次のデータ通信
装置によつて達成される。すなわち、 伝送路に結合されていて、その伝送路を通して
供給される電流により付勢される発信器と； 伝送路を介して前記電流を発信器に供給するた
めに伝送路に結合された電源と； 発信器と電源との間で伝送路に設けられ、伝送
路に流れる電流量に応じて電圧降下を生じるため
の電圧降下手段とを備え； 前記発信器が、伝送路の電流量を、所定の上限
値と下限値との間の電流範囲内で、プロセス変量
のレベルを表わす値に変更することにより、アナ
ログ信号の発信を行うアナログ発信手段を有して
おり、そのアナログ信号を前記電圧降下手段にお
ける電圧降下により検出できるデータ通信装置に
おいて： 前記発信器は、さらに、デジタル通信用のデジ
タル送信・受信手段にして、伝送路中の前記電圧
降下手段における、電流範囲の前記上限値を越え
たピーク値を持つパルス状電流による開始信号に
応じて、通常の不動作状態から動作状態になるデ
ジタル送信・受信手段を設けられ、このデジタル
送信・受信手段が動作状態になると、発信器の前
記アナログ発信手段が不動作状態になつてアナロ
グ信号の発信が中断するよう構成され； そしてさらに、データ通信装置は、前記電圧降
下手段と発信器との間で伝送路に並列に結合可能
な通信器であつて、伝送路に結合することによ
り、発信器のデジタル送信・受信手段との間でデ
ジタルでの相互の通信を行える通信器を含み、こ
の通信器はデジタルの通信の開始のために前記開
始信号を与える機能を有しており、 通信器、および、発信器の前記デジタル送信・
受信手段のそれぞれは、デジタルの通信中におい
ては、前記電圧降下手段の前記電流における、デ
ジタル信号を表すパルス状の変動を利用して、半
二重動作で相手方へ送信し相手方から受信するこ
とを特徴とするデータ通信装置、 によつて達成される。

〔実施例〕

以下、図面を参照して本発明を詳細に説明す
る。

まず、本発明の通信装置の一実施例のブロツク
図が示されている第１図を参照する。プロセス変
量の発信器２へ、その動作のために、直流電源４
から抵抗器６を介して電力が供給される。この電
力は電源線兼伝送路（以下伝送路という。）１７
を介して供給される。抵抗器６はその抵抗値が少
なくとも250オームで、伝送路１７による通信ル
ープ中に直列に挿入される。通常、発信器により
監視されている圧力のようなプロセス変量（PV）
を示すアナログ信号は、通信ループに流れる直流
電流の値によつて表される。プロセス変量を示す
この直流電流の値は所定範囲（例えば４〜20ｍＡ
の範囲）内で変化するものである。（通信ループ
の電流のうちの上記の４ｍＡの電流は、発信器２
への電力の供給のために用いられる。）このよう
な４〜20ｍＡのアナログ信号は、通常のいわゆる
２線データ受信器（第１図には図示していない）
によりモニタされる。受信器は、電源４から供給
されて抵抗器６に流れる（４〜20ｍＡの範囲内
の）電流に応答して、プロセス変量の値を表す出
力を生じる。そのような装置は、米国特許第
3562729号に示されており、第１１図を参照して
後述する。

第１図では、伝送路１７の間に発信器２とのデ
ジタルで相互の通信をするための通信器８が接続
されている。この通信器８の接続は、伝送路に沿
う任意の点で、コネクタ、鰐口クリツプなどを用
いて行うことができる。通信器８は、第９図を参
照して後述するように、回路とデータ入力キーボ
ードおよび表示器を備えた装置にできるから、こ
の通信器８をオペレータは便利に有効に利用でき
る。たとえば、パイプライン中の圧力検出用の発
信器２と通信器８とのデジタル通信を、その発信
器へ電力を供給する伝送路を介して行うことがで
きる。このデジタル通信は通信器からの開始信号
によつて開始され、その通新動作は半二重、ビツ
ト直列伝送であつて、通信リープ中の電圧・電流
により行われる。

このデジタル通信中には、前述した発信器２か
らのアナログ信号すなわちPV信号が中断されて
（これは発信器２を流れる電流が例えば４ｍＡに
維持されることを意味する、）通信ループの電流
が、予定の電流値の範囲（例えば４ｍＡ〜20ｍＡ
の範囲）の上限と下限との間を急速に変化させら
れる。このような通信ループの全電流（抵抗６を
流れる電流）の変化により直列デジタルビツト情
報が伝えられる。

通信器８は、デジタル通信中、論理「０」の伝
送のために通信ループから16ｍＡの電流を取り出
し、一方、論理「１」の電送には通信ループから
０ｍＡの電流を取り出す。この電流変化を、発信
器２はその入力用端子の間の電圧降下として検出
する。すなわち、通信ループから取り出された16
ｍＡにより、通信ループに直列に挿入された抵抗
器６に4Vの電圧降下が生じ、その電圧降下によ
り発信器２の入出力用端子間の電圧が4Vだけ低
くなるので、これを発信器２が検出する。帯域フ
イルタを用いることにより、発信器２はアナログ
信号で生じるよりも急速な電圧変化を検知でき
る。発信器２は、アナログ信号の伝送のみならず
デジタル信号を送り出すことができるが、受信で
きるのはアナログ信号のみである。

第２図には通信器８から発信器２への通信フオ
ーマツトが示され、第３図と第４図には発信器２
から通信器８への通信フオーマツトが示されてい
る。

先ず第２図を参照して通信器８から発信器２へ
の通信に関して説明する。通信器８と発信器２と
の間のデジタル通信が通信器８によつて開始され
る時点においては、プロセス変量（PV）を示す
通信ループの全電流は４〜20ｍＡの範囲内のある
値（例えば７ｍＡ）にある。通信器８は、デジタ
ル通信の開始要求を示すために、通信ループから
16ｍＡを取り出して通信ループの全電流を20〜36
ｍＡの範囲内の値（上記のある値が７ｍＡの例で
は７＋16＝23ｍＡ）にする。（この全電流は第２
図では36ｍＡとして示されている。） この電流取り出しは、１つのデジタルビツトに
相当する時間中だけ継続し、デジタル通信の開始
を通信器８からの発信器２に対して知らせるため
に用いられる開始信号となる。発信器２の入出力
端子における電圧は、抵抗器６の電圧降下を表す
4Vだけ低下する。発信器２は、4Vの電圧降下の
検出からほぼ１ビツト時間の後に、通信ループか
ら取り出す電流の量を、それまでのプロセス変量
に対応した値（例えば７ｍＡ）から４ｍＡまで減
少させる。この電流減少は、通信器８による上記
の16ｍA16ｍＡの電流取り出しが０ｍＡへと減少
する時点に一致して生じる。そうすると全ループ
電流は20〜36ｍＡの範囲内の値（たとえば23ｍ
Ａ）から４ｍＡに減少する。発信器２はデジタル
通信の受信動作が終わるまで４ｍＡのその取り出
し電流を維持する。通信器８により通信ループの
全電流は、スタートビツトを表す値（20ｍＡ）に
され、そして、データの８ビツト（これに加えて
必要ならばパリテイビツト）に応じて４ｍＡまた
は20ｍＡの値に変化させられる（第２図ではこの
変化は簡略化して図示されている。）。これらの電
流変化は発信器２により入出力端子間の電圧降下
として検出され、それにより発信器２において各
デジタルビツトすなわちデジタル情報が検出され
る。デジタル通信の終わりは、所定時間ｔだけ持
続する通信ループの定常電流４ｍＡにより示さ
れ、それから発信器２はその取り出し電流を４〜
20ｍＡの範囲内の以前のプロセス変量（PV）レ
ベルまで戻す。

次に第３図を参照する。通信器８から発信器２
へ与えられたデジタル情報に対しての応答とし
て、発信器２から通信器８へのデジタル通信動作
が行われる場合、発信器２は先ずその取り出し電
流を20ｍＡに増大させて１ビツト時間維持し（合
図ビツトの発生）、それから当該電流レベルを４
ｍＡまで低下させる。この４ｍＡの電流レベルも
１ビツト時間だけ維持され、その時間が経過して
から、スタートビツト（20ｍＡ）により情報を伝
送が開始される。発信器２から通信器８へのデジ
タル通信（第３図ではデータの８ビツトそしてパ
リテイビツトの伝送）が継続され、その通信動作
が終わるまでは通信ループの全電流は各デジタル
ビツトに対応して４ｍＡまたは20ｍＡに変化させ
られる。そして、通信ループの全電流が所定時間
ｔにわたつて４ｍＡに安定して保たれた時に、通
信動作は終了する。その通信動作が終わつた後
で、発信器２はループ電流を調整して以前のPV
レベル例えば４〜20ｍＡのレベルに戻す。

第４図には、複数バイトの通信動作についての
説明のために、発信器２から通信器８へと２バイ
トが送信される場合の第３図に対応したフオーマ
ツトが示されている。このように１バイト以上の
データを送る場合には、所定時間ｔにわたり４ｍ
Ａに維持した状態を挟まないで、当該の送信動作
が終わるまで次々とバイトが送られる。ここで、
第２図、第３図の通信フオーマツトに示されるよ
うに、「スタートビツト」に先行して、いずれか
の向きへの通信の開始時においてのみ用いられる
「合図ビツト」があることに注意されたい。

第５図には通信器８の回路の一例が示されてい
る。この回路中には３つの基本的部分がある。そ
れらの部分は、並列−直列変換器およびタイミン
グ回路すなわちユニバーサル非同期送受信器
（UART）１２にデジタル信号線１１で接続され
るマイクロプロセツサ（CPU）１０およびそれ
に関連する回路と、減衰器／フイルタおよび演算
増幅器とパワートランジスタを含むパルス幅変調
器とより成る電流駆動回路２６と、入力保護回路
網およフイルタならびに比較器より成る電流受信
回路２４とである。通信器８（および発信器２）
に用いるCPUはプログラムメモリとデータメモ
リを有する従来のマイクロプロセツサを用いるこ
とが出来る。格納されているデータの読出しと、
入来データの格納と、マイクロプロセツサのメモ
リに格納されているプログラムまたはアルゴリズ
ムの使用と、アドレスバスとデータバスの使用
と、CPU内の論理回路の動作とは、公知のCPU
すなわちマイクロプロセツサ製品により実行され
る通常のデジタル・コンピユータ技術である。更
に、関連するハードウエア装置へ出力信号を与え
るために希望のCPU機能の実行を指令するプロ
グラムないしルーチン（マイクロプログラムや分
岐ルーチンを含む）の書込みもこの分野で周知で
ある。従つて、それら公知技術についてのこれ以
上の説明は省略する。

CPU１０は「送信可能化（TX ENABLE）」
出力を生じ、この出力は２入力ナンドゲート１４
の一方の入力端子へ与えられる。このナンドゲー
ト１４の他方の入力端子へはUART１２のSDO
（直列データ出力）出力端子から出力が与えられ
る このナンドゲート１４の出力は抵抗回路網R₁，
R₂，R₃を介して第１の演算増幅器１６の非反転
入力端子と、第１のコンデンサC₁の一方を端子
へ接続される。コンデンサC₁の他方の端子は接
地される。帰還信号抵抗器R₅の一方の端子は演
算増幅器１６の反転入力端子へ接続される。この
演算増幅器１６の出力端子は抵抗器R₆を介して
電界効果トランジスタFET１のゲートへ接続さ
れる。このFET１の一方の電極は抵抗器R₄を介
して入出力端子１７ｔの一方へ接続され、FET
１の他方の電極は抵抗器R₇を入出力端子１７ｔ
の他方へ接続される。各入出力端子１７ｔは伝送
路１７へ接続される。

入出力端子１７ｔの一方は接地され、入出力端
子１７ｔの他方は抵抗器R₈とコンデンサC₂を含
むフイルタ回路を介して、直列接続ダイオード
D₁とD₂の共通接続点へ接続される。ダイオード
D₁の他方の端子は接地され、ダイオードD₂の他
方の端子は正電源＋Ｖへ接続される。ダイオード
D₁とD₂の共通接続点は抵抗器R₁₂を介して第２の
演算増幅器１８の反転入力端子へ接続されるとと
もに、抵抗器₁₃を介して正電源＋Ｖへ接続され
る。増幅器１８の非反転入力端子は、抵抗帰還回
路R₉，R₁₀を介してその出力端子へ接続され、抵
抗器R₁₁を介して正電源＋Ｖへ接続される。抵抗
器R₉，R₁₁は分圧器を形成する。増幅器１８の出
力端子はナンドゲート２０の一方の入力端子と、
CPU１０の入力端子へも接続されて信号を
与える。ナンドゲート２０の他方の入力端子は
CPU１０の出力端子へ接続されて「受信器動作
可能比（RX ENABLE）」信号を受ける。ナン
ドゲート２０の出力はSDI（直列データ入力）を
UART１２へ与える。第５図の図示を簡単にす
るために、CPU１０のデジタルメモリと、外部
CPU入力と、UART１２の同期クロツク信号と、
CPU１０のためのデジタル表示器とが省かれて
いることに注意すべきである。それらの構成部品
の詳しい動作は当業者には周知であり、それらを
説明することは本発明の完全な理解のためには不
必要であると考えられるが、より完全なブロツク
図を第８図に示してある。

次に第５図に加えて第６図も参照する。第６図
は、通信器８から２バイトのデータが発信器２へ
送られ、これに応じて発信器から１バイトのデー
タが通信器８へ送られる場合を例にとつて作図さ
れている。

プログラムされているマイクロプロセツサ
CPU１０によつて発生される出力信号「TX
ENABLE」を利用して、「合図ビツト」が次のよ
うに発生される。CPU１０の出力信号TX
ENABLEが「０」にセツトされ（第６図におい
て“TX ENABLE”と記された波形を参照）、
この「０」はナンドゲート１４においてUART
１２からのSDO出力信号に加え合わされて、ナ
ンドゲート１４の出力端子に「１」出力を生ず
る。この出力信号を受けた演算増幅器１６は
FET１を流れる電流を調整して、抵抗器R₄にお
ける電圧降下がナンドゲート１４の出力電圧の
２／５、たとえば約2Vに等しくなるようにする。
この動作によりFET１を流れる電流は約16ｍＡ
となる。この16ｍＡの電流は通信ループの電流か
ら直接取り出され、通信ループの全電流は20〜36
ｍＡの値となり（第６図の最上段左端の波形を参
照）、前記したようにその取り出された電流は発
信器２によりその端子間電圧降下として検知され
る。次に、マイクロプロセツサは「TX
ENABLE］信号を「１」レベルにセツトし、そ
のためにFET１を流れる電流がゼロまで減少す
るから通信ループの電流は減少させられる。
CPU１０により第１のバイトがUART１２にロ
ードされ、UART１２は、その第１のバイトを、
スタートビツト、パリテイビツト等が付加された
直列デジタルデータへと変換して出力し、その直
列デジタルデータをSD０出力端子からナンドゲ
ート１４へ送る。その信号伝送をするために、通
信ループの電流は第６図に簡略化して図示したよ
うに、FET１によつて変化させられる。このよ
うにして、第１のバイトが通信器８から発信器２
へ送られ、第２のバイトは、第４図について説明
したのと同様にして送られる。３バイト以上のデ
ータを通信器から発信器へ送る場合も同様にして
伝送できる。

通信器８内の受信回路２４は、発信器２から通
信器８へ送られる情報を動作する。デジタル通信
をコントロールする通信器８は、デジタル通信の
開始後は、応答の検出を常に予定している。通信
器８内のCPU１０は、通信器８から発信器２へ
の通信が終わると、受信回路２４からの信
号をモニタする。CPU１０は、とくに、20ｍＡ
への最初の変化の後における20ｍＡから４ｍＡへ
の変化を検出する。この変化の検出によりCPU
１０は、その１ビツト時間の後に「スタートビツ
ト」が発信器２から供給されることを警告され、
また、RX ENABLEビツトを「１」にセツト
（第６図の下から２番目の波形を参照）して受信
回路２４の動作可能化をする。RX ENABLEの
信号はナンドゲート２０において、受信回路２４
からの信号に組み合わされて、UART１２
への「SDI」入力とされる。そして発信器２から
のスタートビツトの受信後に、発信器２のデジタ
ルデータの送信が始まる。発信器２からパリテイ
ビツトが送信された後、ストツプビツト（通信ル
ーフの電流は４ｍＡ）で通信は終了する。発信器
２は、予め設定されている時間「ｔ」だけ持つ
て、通信ループの全電流をプロセス変量に応じた
電流レベルへ戻して、発信器２から４ｍＡないし
20ｍＡの範囲のプロセス変量に応じたアナログデ
ータ信号を発生する。

発信器２のブロツク図を第７図に示す。発信器
２の受信回路２４′は通信器８の受信回路２４に
類似し、かつ、同様に動作する。発信器２の駆動
回路は、プロセス変量に応じた出力電流を制御す
るために従来から発信器２に既に含まれている４
〜20ｍＡ電流制御器２６′に付加される。この回
路をデジタル信号発信器として機能させるため
に、コンデンサ３４の切り離しにより、出力回路
の時定数が変更される。コンデンサ３４は、Ｄ／
Ａ変換器３１のパルス幅変調の出力の平均を行う
もので、この平均値がプロセス変量を表してい
る。そこで、急速な変化を伴うデジタル出力の送
出のために、このコンデンサ３４を回路から切り
離すスイツチ３２が設けられる。このスイツチ３
２はCPU２２により制御される。CPU２２に接
続されたUART２３はSDO出力とSDI入力を有
する。SDI入力は受信回路２４′に接続される。
この受信回路２４′は、前述の受信回路２４と同
様に構成され、通信器８からデジタル情報を受け
るために用いられる。その際、受信回路２４′は
入出力端子１７ｔに接続されている４〜20ｍＡ電
流制御器２６′からのアナログ（PV）出力を無視
する。UART２３のSDO出力は２入力排他的オ
アゲート２８の一方の入力端子へ与えられ、その
他方の入力端子へはCPU２２から出力が与えら
れる。オアゲート２８の出力は単極双投スイツチ
３０の一方の接点へ与えられる。その他方の接点
へはＤ／Ａ変換器３１の出力が与えられる。スイ
ツチ３０のスイツチアームは４〜20ｍＡ電流制御
器２６′の制御入力端子へ接続される。スイツチ
３０，３２は、発信器２がアナログ（PV）信号
の送信をするかまたはデジタル信号の送信をする
かに従つて、CPU２２により同時に動作させら
れる。第７図に示すブロツク図は、第５図と同様
にプロセス変量センサを含む外部CPU入力と、
CPUメモリと、CPU２２とUAPT２３を同期さ
せるクロツク信号のようなものは図示を省略して
簡単にしてある。それらの詳細は第１０図に示さ
れている。第１０図については後述するが、それ
は本発明の完全な理解には不必要である。

電流制御器２６′に与えられる制御信号入力が、
CPU２２によるスイツチ３０の動作により、
Ｄ／Ａ変換器３１の出力からUART２３のSDO
出力信号へと切り替わると、デジタル通信が行わ
れる。このSDO出力信号は排他的オアゲート２
８を介して電流制御器２６′に与えられる。CPU
２２は、この排他的オアゲート２８への信号の制
御により、「合図ビツト」を発生できる。このよ
うにして発信器２からデジタルの送信が行われ
る。

ここで、コンデンサ３４は、スイツチ３２によ
り切り離される際に、その時点におけるＤ／Ａ変
換器３１のパルス幅変調器３１のパルス幅出力の
平均値の記憶、すなわちプロセス変量に相当する
電圧信号の記憶、をしていることに留意すべきあ
る。発信器２からのデジタルの送信が終わると、
コンデンサ３４はスイツチ３２により回路へ再び
持続されるが、そのコンデンサ３４は直前のプロ
セス変量に相当する電圧信号を記憶しているの
で、プロセツ変量（PV）のアナログ信号の送信
が、最短安定時間で再開できる。

以下に示すのは、第５図、第７図に示されてい
る、本発明の好適な実施例に用いられている回路
部品の一覧である。

CPU１０，２２ RCA 1802型 UART１２，２３ RCA 1854型 R₁ 30K オーム R₂，R₅，R₆ 10K オーム R₃ 20K オーム R₄ 124K オーム R₇ 312K オーム R₈ 1K オーム R₉，R₁₁ 250 オーム R₁₀ 750 オーム R₁₂ 100 オーム R₁₃ 1M オーム D₁，D₂ 1N4004 C₁ 0.01μf C₂ 0.47μf C₃ 0.0047μf C₄ 2μf 増幅器１６，１８ ICL7641−Intersil ナンドゲート１４，２０ 4011型−RCA 排他的オアゲート２８ 4030型−RCA ＋Ｖ −5V、62オームと直列 FET１ VN98−Intersil 第８図に示すように、通信器８はデジタル信号
をCPU１０へ供給するためのキーボード４０を
含むことができる。そのようなデジタル信号と、
内蔵されているプログラムを含む他のデジタルデ
ータはRAM４２とROM４４のようなメモリに
格納できる。CPU１０はその動作中に存在する
デジタル信号を表示させるために表示器４６を動
作させるようにも構成できる。通信器８を第９図
に斜視図で示す。この通信器８は手持ちケース５
０を含み、このケース５０には表示窓５２と押し
ボタン５４が設けられる。ケース５０は伝送路１
７（第１図）に選択的に接続される接続ケーブル
５６を含む。第５図および８図を参照して説明し
た回路部品はケース５０の内部に収められて通信
器８を構成する。第１０図に示すように、発信器
はCPU２２のためのROM６０、RAM６２のよ
うなメモリを含む。そのメモリは伝送路１７を介
して受けたデジタルデータと、予め格納されてい
るプログラムと、CPU２２が使用するデータと
を含むことができる。CPU２２に与えられる外
部入力は、モニタされるプロセス変量を検出する
センサ６４のアナログ出力をCPU２２に与える
のに適するデジタル信号に変換するＡ／Ｄ変換器
２２とを含む。クロツク源６８がCPU２２と
UART２３との動作を同期させるように構成さ
れている。第１１図には、伝送路１７に接続され
ている電圧降下手段としての抵抗器６の端子間に
生ずるアナログ信号を表す出力を表示するための
手段を含む、第１図に図示したデータ通信装置を
拡張したブロツク図が示されている。そのアナロ
グ信号は抵抗器６の端子間に接続されている入力
線７２を介してＡ／Ｄ変換器７０へ与えられる。
このＡ／Ｄ変換器７０の出力は表示器７４のよう
な利用装置へ与えられる。このように、アナログ
信号の通信は、電源４から発信器２と通信器８へ
電力を供給するために用いられている線を用いて
行われる。

〔効果〕

本発明によれば、既設の伝送路には実質的な変
更を加える必要なしに、伝送路の所望の地点で伝
送路へ接続することにより、プロセス変量の発信
器に対してのデジタルの相互通信を可能とする通
信器が利用できるように構成されたデータ通信装
置が提供される。通信器はポータブル型にできる
から特に現場のオペレータによつては便利であ
る。また、発信器からのアナログ通信によるプロ
セス変量のデータに比して、より精度の高いプロ
セス変量のデータを、オペレータがデジタルの通
信に依存して得られるよう構成することもでき
る。

【図面の簡単な説明】

第１図は本発明のデータ通信装置の一実施例の
簡略化したブロツク図、第２図は第１図の回路に
おいて用いられる第１の通信フオーマツトの波形
図、第３図は第１図に示す回路で用いられる第２
の通信フオーマツトの波形図、第４図は第２の通
信フオーマツトを多バイト通信用に変形した場合
の波形図、第５図は第１図のデータ通信装置の通
信器のための適切な回路図、第６図は通信器の動
作を説明するためのタイミング図、第７図は第１
図のデータ通信装置の発信器のための適切な回路
図、第８図は第５図の一部をより詳細に示すブロ
ツク図、第９図は本発明のデータ通信装置の通信
器の一例の斜視図、第１０図は第７図の一部をよ
り詳細に示すブロツク図、第１１図は第１図に示
す装置の拡張されたブロツク図である。 ２……発信器、４……電源、６……抵抗器、８
……通信器、１０，２３……UART、２４，２
４′……受信回路、２６……電流駆動回路、３１
……Ｄ／Ａ変換器、４２，６２……RAM、６
６，７０……Ａ／Ｄ変換器、７４表示器。

Claims (1)

1. 【特許請求の範囲】 １ 伝送路に結合されていて、その伝送路を通し
   て供給される電流により付勢される発信器と； 前記伝送路を介して前記電流を前記発信器に供
   給するために前記伝送路に結合された電源と； 前記発信器と前記電源との間で前記伝送路に設
   けられ、前記伝送路に流れる電流量に応じて電圧
   降下を生じるための電圧降下手段とを備え； 前記発信器が、前記伝送路の電流量を、所定の
   上限値と下限値との間の電流範囲内で、プロセス
   変量のレベルを表わす値に変更することにより、
   アナログ信号の発信を行うアナログ発信手段を有
   しており、そのアナログ信号を前記電圧降下手段
   における電圧降下により検出できるデータ通信装
   置において： 前記発信器は、さらに、デジタル通信用のデジ
   タル送信・受信手段にして、前記伝送路中の前記
   電圧降下手段における、前記電流範囲の前記上限
   値を越えたピーク値を持つパルス状電流による開
   始信号に応じて、通常の不動作状態から動作状態
   に切換わるデジタル送信・受信手段を設けられ、
   このデジタル送信・受信手段が動作状態に切換わ
   ると、前記発信器の前記アナログ発信手段が不動
   作状態になつて前記アナログ信号の発信が中断す
   るよう構成され； そしてさらに、データ通信装置は、前記電圧降
   下手段と前記発信器との間で前記伝送路に並列に
   結合可能な通信器であつて、前記伝送路に結合す
   ることにより、前記発信器の前記デジタル送信・
   受信手段との間でデジタルでの相互の通信を行え
   る通信器を含み、この通信器は、前記デジタルの
   通信の開始のために前記開始信号を与える機能を
   有しており； 前記発信器の前記デジタル送信・受信手段、お
   よび、前記通信器のそれぞれは、デジタルの通信
   中においては、前記伝送路中の前記電圧降下手段
   の前記電流における、デジタル信号を表すパルス
   状で前記電流範囲内の変動を利用して、半二重動
   作で相手方へ送信し相手方から受信することを特
   徴とするデータ通信装置。 ２ 特許請求の範囲第１項記載のデータ通信装置
   において、前記電圧降下手段は抵抗器であること
   を特徴とするデータ通信装置。