JPH0446482A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ハイビジョンやビデオ・プロジェクノヨン・
ソステム（以下■ＰＳと略す）など９：１６のワイドア
スペクトのスクリーンや陰極線管（以下ＣＲＴと略す）
上に異なるアスペクト比を持つ映像を表示するに際し、
できるだけ大きく表示できるように映像信号の時間軸を
圧縮できる映像信号処理装置に関する。

従来の技術 近年、ビデオソフト、特に映画のソフトが充実するとと
もにビスタサイズやン７マサイズのソフトが増えており
、ＮＴＳＣの３＝４のアスペクト比上では画面の上下が
欠けたり左右が欠けたりと、満足のいくソフトは多くな
い。また今後は、ハイビジョンなどワイドアスペクト比
の映像が増え、効率の良い表示方法が検討され出してい
る。

第２図はクリアビジョン（ＨＤＴＶ）の概略のブロック
図である。

図中１は複数の映像ソースｖｌ〜■４がら一つを選択す
るセレクタ、２は映像信号の振幅を常に一定に保つＡＧ
Ｃ回路、３は映像信号に含まれている色信号を復調する
クロマ復調回路、４は前記信号をアナログ−デジタル変
換するＡ／Ｄ変換回路、５はクリアビジョン（ＨＤＴＶ
）に必要な３次元のＹ／Ｃ分離や動き検出また倍速順次
走査に必要な補完信号を生成するＥＤ処理回路、６は倍
速順次走査するためのメモリ回路、７はＡ／Ｄするため
のクロックや倍速に必要なりロックを発生するＰＬＬ回
路、８は前記ＰＬＬ回路７の出力を受けて各種のＩＩＪ
ＩＩ信号を生成する制御回路、９はメモＵ　６により倍
速に変換された映像信号をデジタル−アナログ変換する
Ｄ／Ａ変換回路、ＩＯはＤ／Ａ変換されたＹ信号・Ｃ信
号（２１・２Ｑ）から原色信号ＲＧＢに変換するマトリ
クス回路である。

以上のように構成されたＥＤＹＶについて、以下その動
作について簡単に説明する。

セレクタエで選択された映像信号は、１つは輝度信号と
してＡＧＣ回路２に入り出力振幅が一定になるようＡＧ
Ｃが掛けられＡ／Ｄ変換回路４へ１つは色信号（Ｃ信号
）としてクロマ復調回路３に入りＩ　（Ｒ−Ｙ）信号と
Ｑ　（Ｂ−Ｙ）信号に復調され同様にＡ／Ｄ変換回路４
にそれぞれ入力される。

もう一つは同期信号としてＰＬＬ回路７に入力され、こ
こでは倍速の基本クロックである２８．６ＭＨｚ　（８
ｆｓｃ、　ｆｓｃ＝３．５７９５４５ＭＨｚ）で発振さ
せ水平同期信号とのＰＬＬを行っている。

Ａ／Ｄ変換回路４は、Ｙ信号については１４．３ＭＨｚ
（４ｆｓｃ）で８ビット２５６′＃ｔ！ｌｉ１．Ｃ信号
については３．５８ＭＨｚ　Ｃｆ５ｃ）で７ビツト１２
８階調で量子化しデジタル信号に変換している。ＥＤ処
理回路５はＡ／Ｄ変換回路４の出力を受けて各種の高Ｎ
Ｗ化の処理を行うところで、３次元のＹ／Ｃ分離や動き
検出または倍速順次走査に必要な補完信号を生成し、こ
こでは現行走査信号（ライン）のＹとＣおよび補完ライ
ンのＹとＣを出力する。ここまで水平周波数は１５．７
５　Ｋ　Ｈｚである。

メモリ回路６ばＥＤ処理回路４を受けて倍速順次走査す
るために必要で、書き込ろは１走者（ＩＨ）ごとに１４
．３ＭＨｚのクロックで、読み出しを２８．６Ｍ七で現
ラインと補完ラインを交互に行い、合成することにより
実現している。ここで水平周波数は倍の３１．５ＫＨｚ
となる。

制御回路８は前記動作をさせるための各種制御信号を発
生させる回路である。

メモリ回路６で倍速にされたデジタルデータはＤ／Ａ変
換回路９に入力されアナログ信号に変換され、２Ｙ・２
Ｉ・２Ｑが出力される。これを受けてマトリクス回路１
０は原色信号ＲＧＢに変換する。

この信号出力をＣＲＴまたはＶＰＳへ供給することによ
りラインフリンカーのない、ドツト妨害のないきれいな
映像が表示されることになる。

以上のようなＥＤＴＶに於いて以下の機能を有すること
ができる。

通常ＮＴＳＣ方式の映像信号では４：３のアスペクト比
になっているが、９：１６などのワイドなアスペクト比
のＣＲＴやスクリーンに第３図のように圧縮して４：３
等の映像を表示する機能が考えられている。

この伸長の手段としては水平の偏向電流を変える（振幅
を変える〕事で可能であるが、メモリを用いることによ
り電気的に実現できる。

以下第４図にしたがって簡単に説明する。

まず、使用しているメモリは第５図に示すμＰＤ　４２
１０１　Ｃで９１０ビツト×８のＦｉ−Ｆｏタイプでｔ
き込みと読み出しの動作が基本的には非同期にできるラ
インメモリである。量子化周波数（４ｆｓｃ）と水平周
波数（ｆｈ）の関係は丁度９１０にあり又アドレスカウ
ンタは書き込みと読み出し用に別々に内蔵し、リセット
信号（書き込み：ＷＲ３Ｔ、ｌみ出し：ＲＲ３Ｔ）によ
り零にリセットされ９１０まで自動的にクロックを計夏
する。６−１・６−２は現ラインデータの、６−３・６
−４は補完ラインの倍速変換用メモリ、６−５はその出
力の合成回路、８はメモリを制御するコントロール回路
である。

以上のように構成された映像信号処理装置について、以
下第６図に示すタイミング図に基ずいてその動作を説明
する。

ＥＤ処理された現ライン信号（現Ｙ）と補完ライン信号
（補Ｙ）は、２ＨごとにＷＲ３Ｔによりメモリへ１４．
３ＭＨｚのクロック（実際はメモリの動作周波数の関係
で７．１５ＭＨｚ）で書き込まれる。

読み出しはＷＲ３ＴよりＩＨ遅れ２Ｈごとに発生する現
ＲＲ５Ｔと、さらに０．５Ｈ遅れた補ＲＲ３Ｔにより行
うがデータはＲＥにより制御されるため９１０ドツトず
つ０．５Ｈおきに２８．６ＭＨｚ　（同様に１４．３Ｍ
Ｈｚ）またはそれ以上のクロックで読み出すようにすれ
ば良い、ＩＨ後に読み出すということは既に１８分書き
込まれていることになり圧縮して読み出しても問題はな
い。

現ＲＥと補ＲＥは交互に発生するようにする。

ＲＥはクロックを９１０計数して得られるようにしてお
り、クロックの周波数が高くなればＲ２０幅は狭くなる
ため開始位置を可変にしてクロックの周波数に応じて常
に中央にくるようにしている。

メモリからのデータを合成することにより倍速あるいは
それ以上の合成データが得られることになる。

圧縮されたデータには同期信号やペデスタル情報も含ま
れており単純な倍速走査の場合にはそのまま出力すれば
よいが、それ以上に圧縮した場合には具合が悪く第７図
に示すごとく必要なデータを作りはめこんでいる。

映像信号は第７図（Ｃ）に示すように同期信号の底を“
０”とし、白ピークを“２５５”と量子化しているので
はめこむ場合には、同期信号は“０”に、ペデスタルは
標準信号にのっとり映像信号と同期信号の比で決定した
数値に、残った部分にはサイドデータとして適当な輝度
レベルになるような数値を設定する。

これを第７図（ｂ）のような信号で切り替えるようにす
れば画像データを同期信号ごと圧縮しても問題がなくな
る。

発明が解決しようとする課題 従来例においては、Ａ／Ｄ変換回路に入力される映像信
号の振幅が、ＡＧＣが掛かっていても変動する０倍走査
変換においてはそのままＤ／Ａ変換されてペデスタルク
ランプされてもペデスタルの位置と映像信号の相対位置
に変化がないのに対して、圧縮したときにはペデスタル
レベルを固定値（絶対値）にしたためペデスタルの位置
と映像信号の相対位１に差が生じ明るさが変化すると言
う問題がある。

本発明は上記問題に鑑み、映像を圧縮しても明るさに差
が生しないようにした映像信号処理装置を提供するもの
である６ 課題を解決するための手段 上記問題を解決するために、本発明の映像信号処理装置
は、Ａ／Ｄ変換した後のデジタルデータのペデスタル位
置に相当するデータを抜き出して記憶させ、この記憶し
たデータを圧縮したときに嵌め込むペデスタルデータと
することにより、可能とするものである。

作用 本発明は、上記の構成とすることにより、倍走査変換し
たときと、より圧縮したときとを切り替えるに際し明る
さに変化が生しないようにすることができる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における映像信号処理装置の
ブロックを示したものであるや４はＡ／Ｄ変換回路、１
１はペデスタル位置パルスによりＡ／Ｄ変換回路４より
出力されるデータを記憶するフリップフロップ、６−５
−１はフリップフロップ１１の出力とサイドデータ（固
定値）及び圧縮データを切り替えて合成する合成回路で
ある。

以上のように構成された映像信号処理装置について、以
下その動作について説明する。

Ａ／Ｄ変換回路４に入力されたＹ信号は、サンプリング
周波数ｆ　ｓ　（ｆ　ｓ　＝　１４　、３　Ｍ　Ｈｚ　
）によりデジタルデータに変換されＥＤ処理部５に供給
される。

又、このデジタルデータばフリップフロップ１１に人力
され同期分離して得た５ＹＮＣ信号やＡＦＣの掛かった
水平パルス等を、遅らせて得たペデスタル位置 これをペデスタルデータとして合成回路６−５〜１に入
力する。合成回路６−５−１はペデスタルデータ、サイ
ドデータ、圧縮データを制御回路８からの制御信号にし
たがって合成する。

ペデスタルデータにはノイズ等が含まれる可能性もある
が、このデータの幅はだいたい決まっており、利用する
範囲を制限するなどしてもよい。

又Ｙ／Ｃ分離された現ライン信号を利用してもよいのは
言うまでもない。以上の構成により倍走査変換と圧縮変
換との明るさに差が出る事なく違和感がなくなる。

発明の効果 以上のように本発明によれば、圧縮変換をするとともに
同期信号やペデスタルレベルなどを嵌め込むに際し、固
定値では具合の悪いデータは本来のデータに簡単に置き
換えられるのでより効果的である。

【図面の簡単な説明】

第１図は本発明の一実施例における映像信号処理装置の
概略ブロック図、第２図は従来例のＨＤＴＶの概略図、
第３図は９：１６のアスペクト比の画面上に３：４のア
スペクト比の画面を表示した概念図、第４図はそのメモ
リ部のブロック図、第５図はメモリの端子図、第６図は
従来例のタイミング図、第７図は従来例の具体回路図お
よび動作説明図である。 ４・・・・・・Ａ／Ｄ変換回路、６−５路、１１・・・
・・・フリップフロップ。 代理人の氏名　弁理士　粟野重孝 １・・・・・・合成面 ほか１名 図 ミ 改よ　０丁 ＹＮＣ 墓 図 第 図 ｆｓ ｆＷ 第 図 損Ｙ Ｈ Ｙｗ ／Ａ７Ｂ２Ｃ 第 図 第 図 （α］ ＹＮＣ （ｂｌ

Claims (1)

【特許請求の範囲】
1. テレビジョン信号をアナログ−デジタル変換するアナロ
   グ−デジタル変換器と、デジタル化されたテレビジョン
   信号を記憶する記憶装置を備え、水平走査の周期は一定
   に保ち水平方向の画像圧縮を行うに際し、画像データの
   同期信号やペデスタル部分など特定部分のデータを検出
   する手段と、検出したデータを上記記憶装置に記憶させ
   る手段と、圧縮して空いた部分に記憶手段より読み出し
   たデータを置換する手段を有することを特徴とする映像
   信号処理装置。