JPH0445542A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0445542A JPH0445542A JP41215590A JP41215590A JPH0445542A JP H0445542 A JPH0445542 A JP H0445542A JP 41215590 A JP41215590 A JP 41215590A JP 41215590 A JP41215590 A JP 41215590A JP H0445542 A JPH0445542 A JP H0445542A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- conductivity type
- type
- base region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 113
- 230000004913 activation Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 229910052738 indium Inorganic materials 0.000 claims description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical group [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052716 thallium Inorganic materials 0.000 claims description 4
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 239000002019 doping agent Substances 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 239000000370 acceptor Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/023—Display panel composed of stacked panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００月
【産業上の利用分野】
本発明はバイポーラトランジスタの製作に関し、特に低
温でのバイポーラトランジスタの電流利得を改善するた
めのものである。 ［０００２］
温でのバイポーラトランジスタの電流利得を改善するた
めのものである。 ［０００２］
装置の物理的組成の調査用具としては従来、低温での半
導体デバイスを動作する方法が用いられてきた。しかし
、ここ数年間において、集積回路の性能を向上させるた
めに低温環境を利用することが次第に強調されてきた。 こうした傾向において主要な推進力はシリコン相補形金
属酸化半導体（以下ＣＭＯ３と称す）技術であり、その
結果、液体窒素（ＬＮ２）温度で動作するスーパーコン
ピューターを設計且つ製造するに至ったものである。電
界効果トランジスタ（以下ＦＥＴと称す）にとって低温
環境であることの利点は多く、キャリヤ移動度の増加と
リーク電流の減少があげられる。 ［０００３］ ＣＭＯ３回路の低温度動作によるこのような利点にかか
わらず、電気容量負荷に対し高感度なＦＥＴ技術は望ま
し−くない。動作温度に関係なく、大きな回路上の負荷
を避けることはできないので、このようなＣＭＯ５技術
の本来の欠点は、液体窒素（ＬＮ２）環境のもとであっ
ても変わらない。ＣＭＯ３技術及び効率よく高容量負荷
を駆動することが可能なバイポーラ技術とを一つに統合
しようという試み（以下ＢｉＣＭＯ３と称す）は、それ
ぞれ高い相互コンダクタンスがあるので、近年非常によ
い結果が出てきている。チップの水準においては室温で
の性能が従来のＣＭＯ３技術と比べて大きく改善された
と報告されている。しかしながら、液体窒素（ＬＮ２）
温度でのＢｉＣＭＯ３回路の動作は、はとんど注目され
なかった。その主な理由は、温度が下がるとバイポーラ
トランジスタの特性が劣化されることがよく知られてい
るからである。多年にわたって研究されてきた主要デバ
イスのパラメータはトランジスタ電流利得ベータ（β、
以下ベータと称す）のことであり、従来これは温度の下
降に伴い指数を低下させるものだとされてきた。ベータ
の低下は通常ベースとエミッタ領域間を定める見掛けの
バンドギャップの差に関係がある。その結果、デバイス
利得は液体窒素温度においては非常に小さく、もしくは
存在しないので、バイポーラトランジスタを低温度で適
用するという考えは排除されている。 ［０００４］ 低温度でこのようなベータの低下を抑えることを目的と
する基礎技術が２つ存在している。ひとつは、ＩＥＤＭ
Ｔｅｃｈ、 Ｄｉｇ、 （１９８９）に記載のウー
（Ｗｏｏ）等によって開示されたＯｐｔｉｍａｚａｔｉ
ｏｎ ｏｆ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ
ｆｏｒ Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ０ｐｅｒ
ａｔｉｏｎ （低温動作用バイポーラトランジスタの
最適化）で、エミッタ内で定められた見掛けのバンドギ
ャップ量を少なくするためにデバイス内のエミッタドー
ピング準位を極端に低くしている。この方法は、低温で
使用できるベータを作ることに成功したけれども、電荷
蓄積およびエミッタ抵抗の理由により高性能対応のため
の設計条件には一致しない。もうひとつの技術は、エミ
ッタとベース領域間を定める見掛けのバンドギャップの
相違を縮小するためにデバイスのベースドーピング準位
を増加させるもので、ＩＥＥＥ Ｔｒａｎｓ、 Ｅｌｅ
ｃ、 Ｄｅｖ、 ＥＤ−２７（１９８０）に記載の、タ
ンク（Ｔａｎｇ）によって開示されたＨｅａｖｙ Ｄｏ
ｐｉｎｇ Ｅｆｆｅｃｔｓ ｉｎ ＰＮＰ Ｂｉｐｏｌ
ａｒ Ｔｒａｎｓｉｓｔｏｒｓ （Ｐ Ｎ Ｐバイポ
ーラトランジスタの大きなドーピング効果）と、ＩＥＤ
Ｍ Ｔｅｃｈ、 Ｄｉｇ、 （１９８７）に記載のス
トーク（Ｓｔｏｒｋ）等によって開示されたＨｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ ０ｐｅｒａｔｉｏｎ ｏ
ｆ ５ｉｌｉｃｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒｓ ｏｆ Ｌｉｑｕｉｄ Ｎｉｔｒ
ｏｇｅｎ Ｔｅｍｐｅｒａｔｕｒｅ （液体窒素温度
のシリコンバイポーラトランジスタの高性能操作）であ
る。後者は従来の基準法により一層一致するものである
が、ベース・ドーピング・レベルの急激な増加が原因で
生じる本来のエミッタベースリーク電流のために制限を
受けるものである。さらに、この技術が低温ベータの改
善に効果的でないことは知られている。なぜならベータ
にとって有益なベース領域を定めるバンドギャップの増
加がベース領域の不純物活性化エネルギーの減少により
部分的にオフセットされるからであり、これはベータに
とっても不都合なことである。 ［０００５］ エミッタ効率改善とそれによって室温で動作されるバイ
ポーラトランジスタ利得の増加の技術は公知技術である
。こうした技術を示すものとしてアメリカ特許番号４，
５５９，６９６号があげられる。これは、エミッタのｎ
形あるいはｐ形ドーピングの後、又は同時に、付加イオ
ン注入法でギャップエミッタを広く形成することを開示
しており、この場合の物質はシリコンよりも高いエネル
ギーギャップを持つものである。付加イオン注入により
、エミッタからベースまで電子が流れる電位障壁よりも
大きいベースからエミッタまでのホール流出の電位障壁
が形成される。付加イオン注入に開示されている物質は
、炭素もしくは窒素である。エミッタ効率および利得は
従来の室温動作で改善されるが、低温でバイポーラトラ
ンジスタの電流利得の改善のための効果的な方法が更に
必要である。 ［０００６］
導体デバイスを動作する方法が用いられてきた。しかし
、ここ数年間において、集積回路の性能を向上させるた
めに低温環境を利用することが次第に強調されてきた。 こうした傾向において主要な推進力はシリコン相補形金
属酸化半導体（以下ＣＭＯ３と称す）技術であり、その
結果、液体窒素（ＬＮ２）温度で動作するスーパーコン
ピューターを設計且つ製造するに至ったものである。電
界効果トランジスタ（以下ＦＥＴと称す）にとって低温
環境であることの利点は多く、キャリヤ移動度の増加と
リーク電流の減少があげられる。 ［０００３］ ＣＭＯ３回路の低温度動作によるこのような利点にかか
わらず、電気容量負荷に対し高感度なＦＥＴ技術は望ま
し−くない。動作温度に関係なく、大きな回路上の負荷
を避けることはできないので、このようなＣＭＯ５技術
の本来の欠点は、液体窒素（ＬＮ２）環境のもとであっ
ても変わらない。ＣＭＯ３技術及び効率よく高容量負荷
を駆動することが可能なバイポーラ技術とを一つに統合
しようという試み（以下ＢｉＣＭＯ３と称す）は、それ
ぞれ高い相互コンダクタンスがあるので、近年非常によ
い結果が出てきている。チップの水準においては室温で
の性能が従来のＣＭＯ３技術と比べて大きく改善された
と報告されている。しかしながら、液体窒素（ＬＮ２）
温度でのＢｉＣＭＯ３回路の動作は、はとんど注目され
なかった。その主な理由は、温度が下がるとバイポーラ
トランジスタの特性が劣化されることがよく知られてい
るからである。多年にわたって研究されてきた主要デバ
イスのパラメータはトランジスタ電流利得ベータ（β、
以下ベータと称す）のことであり、従来これは温度の下
降に伴い指数を低下させるものだとされてきた。ベータ
の低下は通常ベースとエミッタ領域間を定める見掛けの
バンドギャップの差に関係がある。その結果、デバイス
利得は液体窒素温度においては非常に小さく、もしくは
存在しないので、バイポーラトランジスタを低温度で適
用するという考えは排除されている。 ［０００４］ 低温度でこのようなベータの低下を抑えることを目的と
する基礎技術が２つ存在している。ひとつは、ＩＥＤＭ
Ｔｅｃｈ、 Ｄｉｇ、 （１９８９）に記載のウー
（Ｗｏｏ）等によって開示されたＯｐｔｉｍａｚａｔｉ
ｏｎ ｏｆ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ
ｆｏｒ Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ０ｐｅｒ
ａｔｉｏｎ （低温動作用バイポーラトランジスタの
最適化）で、エミッタ内で定められた見掛けのバンドギ
ャップ量を少なくするためにデバイス内のエミッタドー
ピング準位を極端に低くしている。この方法は、低温で
使用できるベータを作ることに成功したけれども、電荷
蓄積およびエミッタ抵抗の理由により高性能対応のため
の設計条件には一致しない。もうひとつの技術は、エミ
ッタとベース領域間を定める見掛けのバンドギャップの
相違を縮小するためにデバイスのベースドーピング準位
を増加させるもので、ＩＥＥＥ Ｔｒａｎｓ、 Ｅｌｅ
ｃ、 Ｄｅｖ、 ＥＤ−２７（１９８０）に記載の、タ
ンク（Ｔａｎｇ）によって開示されたＨｅａｖｙ Ｄｏ
ｐｉｎｇ Ｅｆｆｅｃｔｓ ｉｎ ＰＮＰ Ｂｉｐｏｌ
ａｒ Ｔｒａｎｓｉｓｔｏｒｓ （Ｐ Ｎ Ｐバイポ
ーラトランジスタの大きなドーピング効果）と、ＩＥＤ
Ｍ Ｔｅｃｈ、 Ｄｉｇ、 （１９８７）に記載のス
トーク（Ｓｔｏｒｋ）等によって開示されたＨｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ ０ｐｅｒａｔｉｏｎ ｏ
ｆ ５ｉｌｉｃｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒｓ ｏｆ Ｌｉｑｕｉｄ Ｎｉｔｒ
ｏｇｅｎ Ｔｅｍｐｅｒａｔｕｒｅ （液体窒素温度
のシリコンバイポーラトランジスタの高性能操作）であ
る。後者は従来の基準法により一層一致するものである
が、ベース・ドーピング・レベルの急激な増加が原因で
生じる本来のエミッタベースリーク電流のために制限を
受けるものである。さらに、この技術が低温ベータの改
善に効果的でないことは知られている。なぜならベータ
にとって有益なベース領域を定めるバンドギャップの増
加がベース領域の不純物活性化エネルギーの減少により
部分的にオフセットされるからであり、これはベータに
とっても不都合なことである。 ［０００５］ エミッタ効率改善とそれによって室温で動作されるバイ
ポーラトランジスタ利得の増加の技術は公知技術である
。こうした技術を示すものとしてアメリカ特許番号４，
５５９，６９６号があげられる。これは、エミッタのｎ
形あるいはｐ形ドーピングの後、又は同時に、付加イオ
ン注入法でギャップエミッタを広く形成することを開示
しており、この場合の物質はシリコンよりも高いエネル
ギーギャップを持つものである。付加イオン注入により
、エミッタからベースまで電子が流れる電位障壁よりも
大きいベースからエミッタまでのホール流出の電位障壁
が形成される。付加イオン注入に開示されている物質は
、炭素もしくは窒素である。エミッタ効率および利得は
従来の室温動作で改善されるが、低温でバイポーラトラ
ンジスタの電流利得の改善のための効果的な方法が更に
必要である。 ［０００６］
本発明は同種の導電形の２つの不純物、このうち一方は
他よりも高いイオン化エネルギーを持つものであって、
これらをベース領域に導入することによりバイポーラト
ランジスタの低温電流利得の改善方法を目的としている
。従来のバイポーラトランジスタは、エミッタ領域、第
一の導電形のコレクタ領域及び当該エミッタとコレクタ
領域とにはさまれた第一の導電形の反対側の第二の導電
形のベース領域からできている。 ［０００７］
他よりも高いイオン化エネルギーを持つものであって、
これらをベース領域に導入することによりバイポーラト
ランジスタの低温電流利得の改善方法を目的としている
。従来のバイポーラトランジスタは、エミッタ領域、第
一の導電形のコレクタ領域及び当該エミッタとコレクタ
領域とにはさまれた第一の導電形の反対側の第二の導電
形のベース領域からできている。 ［０００７］
上記の課題を解決するために、本発明に従って製作され
たバイポーラトランジスタにおいて、ベース領域は第二
の導電形の第一及び第二の不純物でドープされており、
第二の不純物は第一の不純物よりも高いイオン化エネル
ギーを持つものである。ベース領域に導入された第一及
び第二の不純物間のイオン化エネルギーの差は、ベース
が第一の不純物のみのベース領域の活性化エネルギー量
とほぼ同じか、又はそれよりも大きな低温活性化エネル
ギーを有するように十分大きくなければならない。デバ
イス内温度が液体窒素温度のように室温から低温へ下が
るに従って、第二の不純物が第一の不純物よりも非常に
早く放出されるように、第二の不純物のイオン化エネル
ギーは十分高くなければならない。この第二不純物の放
出によりベース領域の活性化エネルギーは第一の不純物
のみの活性化エネルギーよりも大きくなる。同時にドー
ピング濃度が高くなるので、低温度でベース内に定めら
れた見掛けのバンドギャップは従来のドーピング濃度水
準であるデバイスと比べて大きい。このように、実際は
ワイドギャップのエミッタトランジスタのように動作す
るトランジスタは従来技術の単一不純物のドーピング準
位の増加方法において生じる放出活性化エネルギーを減
少させることなく、低温度で製作されるものである。
たバイポーラトランジスタにおいて、ベース領域は第二
の導電形の第一及び第二の不純物でドープされており、
第二の不純物は第一の不純物よりも高いイオン化エネル
ギーを持つものである。ベース領域に導入された第一及
び第二の不純物間のイオン化エネルギーの差は、ベース
が第一の不純物のみのベース領域の活性化エネルギー量
とほぼ同じか、又はそれよりも大きな低温活性化エネル
ギーを有するように十分大きくなければならない。デバ
イス内温度が液体窒素温度のように室温から低温へ下が
るに従って、第二の不純物が第一の不純物よりも非常に
早く放出されるように、第二の不純物のイオン化エネル
ギーは十分高くなければならない。この第二不純物の放
出によりベース領域の活性化エネルギーは第一の不純物
のみの活性化エネルギーよりも大きくなる。同時にドー
ピング濃度が高くなるので、低温度でベース内に定めら
れた見掛けのバンドギャップは従来のドーピング濃度水
準であるデバイスと比べて大きい。このように、実際は
ワイドギャップのエミッタトランジスタのように動作す
るトランジスタは従来技術の単一不純物のドーピング準
位の増加方法において生じる放出活性化エネルギーを減
少させることなく、低温度で製作されるものである。
【０００８】
［実施例］
本発明の以下の記述において、発明の理解を容易にする
ために、ＮＰＮバイポーラトランジスタの製作に関する
本発明の使用に対し特別な参考例が付されている。しか
し、集積回路テクノロジーに習熟した技術者には、本発
明の応用が限定されるものではなく、ＰＮＰバイポーラ
トランジスタのような型の違うトランジスタにおいても
適用可能であると認識されるものである。 ［０００９］ 本発明の基礎になる原理は以下に述べるものである。バ
イポーラトランジスタの低温動作を理解するのに必要な
パラメータに関する最重要プロセスのひとつはエミッタ
領域の直接下側に位置する真性ベース板抵抗（Ｒｄｂ）
である。真性ベース板抵抗は、本質的にはデバイスの一
定のベースプロファイルであり、活性ベースドーピング
準位と同様の中性ベース幅によって決定される。Ｒｄｂ
は増速ホノン（格子）の散乱により室温よりも高く、準
指数法により低温で「放出」しはじめることは公知であ
る。 ［００１０］ ドーパントの放出現象は半導体技術では公知であり、性
質上、次のように理解することができる。例えば、サン
プル中のイオン化アクセプタの数は指数的にフェルミ準
位及びアクセプタイオン化エネルギー間の差によって決
まるものである。温度が下がると、フェルミ準位はバン
ドエツジに接近移動し、アクセプタがイオン化するより
もむしろ中性のままであるようにエネルギーが増加しは
じめる。 アクセプタが中性化すると、あらかじめ伝導可能な価電
子帯よりホールが除去されるので、従って、サンプルの
伝導率は低下する。ドナーによって補償されたｐ形半導
体のホール濃度は、主にアクセプタ活性化エネルギー状
態と価電子帯密度状態の温度により決められることが発
明者によって確認された。 ［００１１］ 上記に基づいて、エミッタとベース領域間に定められた
見掛けのバンドギャップの差を少なくする目的でベース
ドーピング準位を単に増加することは、ベース領域で放
出される活性化エネルギーが減少するので、低温度ベー
タでの望ましい改善になるものではないと、発明者は確
認しな。この結果は下記の低温でのベータ依存温度を示
す方程式を見れば明白である。 ［００１２］
ために、ＮＰＮバイポーラトランジスタの製作に関する
本発明の使用に対し特別な参考例が付されている。しか
し、集積回路テクノロジーに習熟した技術者には、本発
明の応用が限定されるものではなく、ＰＮＰバイポーラ
トランジスタのような型の違うトランジスタにおいても
適用可能であると認識されるものである。 ［０００９］ 本発明の基礎になる原理は以下に述べるものである。バ
イポーラトランジスタの低温動作を理解するのに必要な
パラメータに関する最重要プロセスのひとつはエミッタ
領域の直接下側に位置する真性ベース板抵抗（Ｒｄｂ）
である。真性ベース板抵抗は、本質的にはデバイスの一
定のベースプロファイルであり、活性ベースドーピング
準位と同様の中性ベース幅によって決定される。Ｒｄｂ
は増速ホノン（格子）の散乱により室温よりも高く、準
指数法により低温で「放出」しはじめることは公知であ
る。 ［００１０］ ドーパントの放出現象は半導体技術では公知であり、性
質上、次のように理解することができる。例えば、サン
プル中のイオン化アクセプタの数は指数的にフェルミ準
位及びアクセプタイオン化エネルギー間の差によって決
まるものである。温度が下がると、フェルミ準位はバン
ドエツジに接近移動し、アクセプタがイオン化するより
もむしろ中性のままであるようにエネルギーが増加しは
じめる。 アクセプタが中性化すると、あらかじめ伝導可能な価電
子帯よりホールが除去されるので、従って、サンプルの
伝導率は低下する。ドナーによって補償されたｐ形半導
体のホール濃度は、主にアクセプタ活性化エネルギー状
態と価電子帯密度状態の温度により決められることが発
明者によって確認された。 ［００１１］ 上記に基づいて、エミッタとベース領域間に定められた
見掛けのバンドギャップの差を少なくする目的でベース
ドーピング準位を単に増加することは、ベース領域で放
出される活性化エネルギーが減少するので、低温度ベー
タでの望ましい改善になるものではないと、発明者は確
認しな。この結果は下記の低温でのベータ依存温度を示
す方程式を見れば明白である。 ［００１２］
【数１】
［００１３］
ここで、Ｅ は真性ベース抵抗の低温活性化エネルギ
ー ΔＥ はエミッタＲｄｂ
ｇｅ内に定められた見掛けのバ
ンドギャップ、ΔＥ２ｂはベース領域に定められた見掛
けのバンドギャップ、Ｔは温度、そしてγはキャリア拡
散係数及び有効質量とから成る弱温度依存パラメータで
ある。 ［００１４］ 本発明は、２種類の不純物を持つベースをドーピングす
ることにより、ベース中のドーピング準位を上げてシリ
コンバイポーラトランジスタの低温ベータを改善するも
のであり、一方の不純物は他方より高いイオン化エネル
ギーを持つものである。例えば、従来、真性ベース領域
を形成するなめにトランジスタ内にほう素を注入してき
たことに加えて、適度なエネルギー及び量においてほう
素よりも高いイオン化エネルギーを持つ第二のドーパン
トをさらに注入することにより、低温度におけるベータ
が大いに改善されるものである。 ［００１５３ 図面を参照すると、本発明に従って製作されたシリコン
バイポーラ業界で通常使用されるトランジスタが示され
ている。図面で示されているトランジスタは高性能二重
ポリシリコン自己整合構造によるものである。しがしな
がら、本発明はこの種の型のトランジスタには限定され
ていないので、トランジスタ技術を組み合わせなどのよ
うな半導体装置にも適用できる。図１で示されているよ
うに、構造１０は若干ｐドープされたシリコ゛ン基板１
２上に形成されたものである。多量のｎドープされたシ
リコン層が基板１２上に堆積されて、不純物コレクタ領
域１４を形成している。フォトリソグラフィー法を利用
してシリコン層１４にｎドープされた真性コレクタ領域
１６とｐ ドープされた領域１８を形成する。凹状の酸
化領域２０及び代表的な２酸化シリコン及び／又は窒化
シリコンでできた深い溝の絶縁領域２２を使って装置を
絶縁したり、デバイスパラシチックスを最小限にしてい
る。 ［００１６３ そして、ポリシリコン層はその後にパターン化且つエツ
チングされた構造に堆積されて、不純物ベース領域１９
を形成している。そして適度なマスク２４を取付け、エ
ツチングすることにより、ドーピング窓２５を開口させ
る。そのあとでｐ形不純物にドーピングされて真性ベー
ス領域を形成するための領域２６は、イオン注入法によ
り代表的にドーピングされるが、シリコンデポジション
中の拡散ならびに本来の位置でのドーピングのように別
の方法を用いてもよい。 ［００１７］ 図２で示されているように、ベース領域２６の従来のｐ
形ドーピングのほかにｐ形伝導性の第二の不純物が領域
２６内に注入される。第二の不純物用のドーパントはベ
ース領域をはじめにドープするための物質よりも高いイ
オン化エネルギーを持つ必要がある。第二の不純物の注
入は第一の不純物のあとに行なわれるか、又は同時に行
なうこともできる。同時又は後に続けるかにしても、第
二の不純物の注入には追加のマスクステップは不要であ
り、これは製造工程を容易にするものである。 ［００１８］ 図３で示しているように、第二の不純物の注入後、酸化
層を被膜し、エツチングして側壁２８を形成し、デバイ
ス１０を完成させる。その後、多量にドープされたポリ
シリコン３０が堆積し、そして領域２６内に拡散して真
性エミッタ３２を形成する。その多量ドープされたｎ形
ポリシリコン３０はエミッタ接合として用いられる。そ
して適合するメタル接点３４は従来の被膜法とエツチン
グ法によって被膜される。 ［００１９１ ベース領域に注入された第一及び第二の不純物間のイオ
ン化エネルギーの差は第一の不純物のみの活性化エネル
ギーと同じか、又はそれよりも大きい低温活性化エネル
ギーを生じるように十分大きいものでなければならない
。第一及び第二の不純物間のイオン化エネルギーの差は
、少なくとも約、０１０ｅＶである。 このような差が生じるため、低温度では第二の不純物を
原因とするベースプロファイル部分は第一の不純物の場
合よりも早く放出するので、真性ベース抵抗の放出活性
化エネルギーは第一の不純物のみのときよりも増加する
ことになる。同時に、△Ｅ２ｂが増えるのはバンドギャ
ップがドーピング濃度の最初のオーダーに対し、決定さ
れるからである。このバンドギャップは通常６０ｍｅＶ
の範囲にある。このように、低温度では本発明の方法に
よって作られたバイポーラトランジスタは２０又はそれ
以上の大きい利得を有する。より最適なトランジスタの
ために低温度利得はおよそ１００のオーダーになる。 ［００２０］ 従来のｐ形不純物はほう素であるが、他のｐ形不純物、
たとえばインジウム及びガリウムを、第一の不純物とし
て使用してもよい。ほう素を第一の不純物素材として使
用する場合、インジウムはほう素よりも大きなイオン化
エネルギーを持つ物質であり、第二の不純物としての使
用に適する。インジウムのイオン化エネルギーが０．１
６０ｅＶであって、ほう素のイオン化エネルギーが０．
０４５ｅ■であるので、エネルギー差は、１１５ｅＶで
ある。インジウムが浅いプロファイルのデバイスに適し
ているのは、ほう素よりも重量があるためにチャネルが
より小さいこと、また、ほう素よりも低い拡散係数であ
ることである。さらに、インジウムはほう素よりもシリ
コンにより近い格子定数をもつ。ほう素が第一の不純物
として使われるときの第二の不純物に適した物質はほか
にガリウムがあり、このイオン化エネルギーは、０６５
ｅＶであり、エネルギー差は、０２０ｅＶである。ほう
素が第一の不純物として使われるとき第二の不純物用に
使うことのできる他の素材にはアルミニウム及びタリウ
ムがあり、これらのイオン化エネルギーはそれぞれ、０
５７ｅＶ及び、２６０ｅＶである。しがし、拡散特性が
らみでガリウムとインジウムの方がより好ましい。第一
の不純物が、それぞれ、０６５及び、０５７ｅＶである
イオン化エネルギーをもつガリウム又はアルミニウムで
あるとき、第二の不純物に適した物質は、インジウム及
びタリウムであり、それぞれ、１６０及び、２６０ｅＶ
のイオン化エネルギーを持つ。 ［００２１］ 第一及び第二の不純物の濃度は、バイポーラデバイス製
造に適した代表的範囲内にあり、現在の技術状態に対し
、約１×１０ から５×１０１８ｃｍ−３である。べ−
ス領域に注入される第二の不純物のイオン濃度は放出活
性化エネルギーが増加すると望まれる度合いにより決定
される。第一及び第二の不純物の濃度準位を調整して、
放出活性化エネルギーの希望増加量が得られ、ゆえに、
低温利得の希望増加量が得られる。準位は第一及び第二
の不純物のどちらについても同じか、又はより高準位を
有する第−若、シ＜は第二の不純物とは異なるものであ
る。不純物投射適量及び第二の不純物イオンの注入に使
用されるエネルギーはこの増加を達成させるコントロー
ルである。たとえば、図３に示されているようなバイポ
ーラトランジスタの放出活性化エネルギーは、ほう素に
よってのみドーピングされるので、ドーピング濃度が約
１×１０ から５×１０１８ｃｍ−３までの範囲では、
代表的に約５から３０ｍｅＶまでである。インジウムを
１０から５０ｅＶまでのエネ１３−２ ． １０ で注入させると、トランジスタの液化窒素温
度での放出活性化工ネルｍ ギーは約５０から１００ｍｅＶまで増加する。 ［００２２］ 発明者は、放出が大きくなると低温でのベース抵抗も大
きくなると認識しているが、このようなベース抵抗の増
大は、キャリア注入が有効ベース抵抗を決定する高度電
流準位で動作するのにふされしいトランジスタを設計す
るための限定要素ではないとしている。このように、図
面に示されている二重ポリシリコン構造のような高性能
バイポーラトランジスタ設計をするためのベース抵抗の
わずかな増加は限定要素にはならない。 ［００２３］ 上述のように、本発明はまた、一般に使用されているよ
りも高いイオン化エネルギーを有する第二のドナー不純
物が注入されているＰＮＰデバイスにも適用される。Ｐ
ＮＰ）ランジスタのベース用ｎ形不純物は代表的にはリ
ン及びひ素であり、第二の不純物として使用できるより
高いイオン化エネルギーを有するｎ形不純物はビスマス
である。 ［００２４］
ー ΔＥ はエミッタＲｄｂ
ｇｅ内に定められた見掛けのバ
ンドギャップ、ΔＥ２ｂはベース領域に定められた見掛
けのバンドギャップ、Ｔは温度、そしてγはキャリア拡
散係数及び有効質量とから成る弱温度依存パラメータで
ある。 ［００１４］ 本発明は、２種類の不純物を持つベースをドーピングす
ることにより、ベース中のドーピング準位を上げてシリ
コンバイポーラトランジスタの低温ベータを改善するも
のであり、一方の不純物は他方より高いイオン化エネル
ギーを持つものである。例えば、従来、真性ベース領域
を形成するなめにトランジスタ内にほう素を注入してき
たことに加えて、適度なエネルギー及び量においてほう
素よりも高いイオン化エネルギーを持つ第二のドーパン
トをさらに注入することにより、低温度におけるベータ
が大いに改善されるものである。 ［００１５３ 図面を参照すると、本発明に従って製作されたシリコン
バイポーラ業界で通常使用されるトランジスタが示され
ている。図面で示されているトランジスタは高性能二重
ポリシリコン自己整合構造によるものである。しがしな
がら、本発明はこの種の型のトランジスタには限定され
ていないので、トランジスタ技術を組み合わせなどのよ
うな半導体装置にも適用できる。図１で示されているよ
うに、構造１０は若干ｐドープされたシリコ゛ン基板１
２上に形成されたものである。多量のｎドープされたシ
リコン層が基板１２上に堆積されて、不純物コレクタ領
域１４を形成している。フォトリソグラフィー法を利用
してシリコン層１４にｎドープされた真性コレクタ領域
１６とｐ ドープされた領域１８を形成する。凹状の酸
化領域２０及び代表的な２酸化シリコン及び／又は窒化
シリコンでできた深い溝の絶縁領域２２を使って装置を
絶縁したり、デバイスパラシチックスを最小限にしてい
る。 ［００１６３ そして、ポリシリコン層はその後にパターン化且つエツ
チングされた構造に堆積されて、不純物ベース領域１９
を形成している。そして適度なマスク２４を取付け、エ
ツチングすることにより、ドーピング窓２５を開口させ
る。そのあとでｐ形不純物にドーピングされて真性ベー
ス領域を形成するための領域２６は、イオン注入法によ
り代表的にドーピングされるが、シリコンデポジション
中の拡散ならびに本来の位置でのドーピングのように別
の方法を用いてもよい。 ［００１７］ 図２で示されているように、ベース領域２６の従来のｐ
形ドーピングのほかにｐ形伝導性の第二の不純物が領域
２６内に注入される。第二の不純物用のドーパントはベ
ース領域をはじめにドープするための物質よりも高いイ
オン化エネルギーを持つ必要がある。第二の不純物の注
入は第一の不純物のあとに行なわれるか、又は同時に行
なうこともできる。同時又は後に続けるかにしても、第
二の不純物の注入には追加のマスクステップは不要であ
り、これは製造工程を容易にするものである。 ［００１８］ 図３で示しているように、第二の不純物の注入後、酸化
層を被膜し、エツチングして側壁２８を形成し、デバイ
ス１０を完成させる。その後、多量にドープされたポリ
シリコン３０が堆積し、そして領域２６内に拡散して真
性エミッタ３２を形成する。その多量ドープされたｎ形
ポリシリコン３０はエミッタ接合として用いられる。そ
して適合するメタル接点３４は従来の被膜法とエツチン
グ法によって被膜される。 ［００１９１ ベース領域に注入された第一及び第二の不純物間のイオ
ン化エネルギーの差は第一の不純物のみの活性化エネル
ギーと同じか、又はそれよりも大きい低温活性化エネル
ギーを生じるように十分大きいものでなければならない
。第一及び第二の不純物間のイオン化エネルギーの差は
、少なくとも約、０１０ｅＶである。 このような差が生じるため、低温度では第二の不純物を
原因とするベースプロファイル部分は第一の不純物の場
合よりも早く放出するので、真性ベース抵抗の放出活性
化エネルギーは第一の不純物のみのときよりも増加する
ことになる。同時に、△Ｅ２ｂが増えるのはバンドギャ
ップがドーピング濃度の最初のオーダーに対し、決定さ
れるからである。このバンドギャップは通常６０ｍｅＶ
の範囲にある。このように、低温度では本発明の方法に
よって作られたバイポーラトランジスタは２０又はそれ
以上の大きい利得を有する。より最適なトランジスタの
ために低温度利得はおよそ１００のオーダーになる。 ［００２０］ 従来のｐ形不純物はほう素であるが、他のｐ形不純物、
たとえばインジウム及びガリウムを、第一の不純物とし
て使用してもよい。ほう素を第一の不純物素材として使
用する場合、インジウムはほう素よりも大きなイオン化
エネルギーを持つ物質であり、第二の不純物としての使
用に適する。インジウムのイオン化エネルギーが０．１
６０ｅＶであって、ほう素のイオン化エネルギーが０．
０４５ｅ■であるので、エネルギー差は、１１５ｅＶで
ある。インジウムが浅いプロファイルのデバイスに適し
ているのは、ほう素よりも重量があるためにチャネルが
より小さいこと、また、ほう素よりも低い拡散係数であ
ることである。さらに、インジウムはほう素よりもシリ
コンにより近い格子定数をもつ。ほう素が第一の不純物
として使われるときの第二の不純物に適した物質はほか
にガリウムがあり、このイオン化エネルギーは、０６５
ｅＶであり、エネルギー差は、０２０ｅＶである。ほう
素が第一の不純物として使われるとき第二の不純物用に
使うことのできる他の素材にはアルミニウム及びタリウ
ムがあり、これらのイオン化エネルギーはそれぞれ、０
５７ｅＶ及び、２６０ｅＶである。しがし、拡散特性が
らみでガリウムとインジウムの方がより好ましい。第一
の不純物が、それぞれ、０６５及び、０５７ｅＶである
イオン化エネルギーをもつガリウム又はアルミニウムで
あるとき、第二の不純物に適した物質は、インジウム及
びタリウムであり、それぞれ、１６０及び、２６０ｅＶ
のイオン化エネルギーを持つ。 ［００２１］ 第一及び第二の不純物の濃度は、バイポーラデバイス製
造に適した代表的範囲内にあり、現在の技術状態に対し
、約１×１０ から５×１０１８ｃｍ−３である。べ−
ス領域に注入される第二の不純物のイオン濃度は放出活
性化エネルギーが増加すると望まれる度合いにより決定
される。第一及び第二の不純物の濃度準位を調整して、
放出活性化エネルギーの希望増加量が得られ、ゆえに、
低温利得の希望増加量が得られる。準位は第一及び第二
の不純物のどちらについても同じか、又はより高準位を
有する第−若、シ＜は第二の不純物とは異なるものであ
る。不純物投射適量及び第二の不純物イオンの注入に使
用されるエネルギーはこの増加を達成させるコントロー
ルである。たとえば、図３に示されているようなバイポ
ーラトランジスタの放出活性化エネルギーは、ほう素に
よってのみドーピングされるので、ドーピング濃度が約
１×１０ から５×１０１８ｃｍ−３までの範囲では、
代表的に約５から３０ｍｅＶまでである。インジウムを
１０から５０ｅＶまでのエネ１３−２ ． １０ で注入させると、トランジスタの液化窒素温
度での放出活性化工ネルｍ ギーは約５０から１００ｍｅＶまで増加する。 ［００２２］ 発明者は、放出が大きくなると低温でのベース抵抗も大
きくなると認識しているが、このようなベース抵抗の増
大は、キャリア注入が有効ベース抵抗を決定する高度電
流準位で動作するのにふされしいトランジスタを設計す
るための限定要素ではないとしている。このように、図
面に示されている二重ポリシリコン構造のような高性能
バイポーラトランジスタ設計をするためのベース抵抗の
わずかな増加は限定要素にはならない。 ［００２３］ 上述のように、本発明はまた、一般に使用されているよ
りも高いイオン化エネルギーを有する第二のドナー不純
物が注入されているＰＮＰデバイスにも適用される。Ｐ
ＮＰ）ランジスタのベース用ｎ形不純物は代表的にはリ
ン及びひ素であり、第二の不純物として使用できるより
高いイオン化エネルギーを有するｎ形不純物はビスマス
である。 ［００２４］
本発明のバイポーラトランジスタの重要な利点のひとつ
は、液体窒素温度での利得の増加である。本発明の方法
に従って製作されたトランジスタは従来技術によるトラ
ンジスタにみられる室温から低温度へ電流利得を低下さ
せるものではない。第二の不純物でベース内のドーピン
グ準位が増加すると、その結果、低温度での利得を高く
するベース領域に定められたバンドギャップが大きくな
る。より高いイオン化エネルギーを有する第二の不純物
を選択することによって、放出した活性化エネルギーの
減少を避けることができるので、低温度でのトランジス
タ利得の改善にも役立つ前記エネルギーを増加させるも
のである。 ［００２５］ さらに、ベース領域で異なるイオン化エネルギーを有す
る二つのドーパントの使用は、バイポーラの製造に関す
る別の大きな利点である。たとえば、インジウムのよう
なより高度なイオン化エネルギードーパントは、直接注
入方法よりも浅いプロファイルを得るため従来のほう素
ベース注入前の前非晶質化注入として使用してもよい。 注入量とエネルギーを調節することにより望ましいプロ
ファイルかえられる。 ［００２６］ 本発明を好ましい具体例に関して特に示し、且つ述べて
きたが、本技術に習熟した者であれば、方式および詳細
にわたる上述および他の変化は添付の特許請求の範囲に
よってのみ限定すべき本発明の精神と範囲から逸脱する
ことなく行なわれることを理解すべきものである。
は、液体窒素温度での利得の増加である。本発明の方法
に従って製作されたトランジスタは従来技術によるトラ
ンジスタにみられる室温から低温度へ電流利得を低下さ
せるものではない。第二の不純物でベース内のドーピン
グ準位が増加すると、その結果、低温度での利得を高く
するベース領域に定められたバンドギャップが大きくな
る。より高いイオン化エネルギーを有する第二の不純物
を選択することによって、放出した活性化エネルギーの
減少を避けることができるので、低温度でのトランジス
タ利得の改善にも役立つ前記エネルギーを増加させるも
のである。 ［００２５］ さらに、ベース領域で異なるイオン化エネルギーを有す
る二つのドーパントの使用は、バイポーラの製造に関す
る別の大きな利点である。たとえば、インジウムのよう
なより高度なイオン化エネルギードーパントは、直接注
入方法よりも浅いプロファイルを得るため従来のほう素
ベース注入前の前非晶質化注入として使用してもよい。 注入量とエネルギーを調節することにより望ましいプロ
ファイルかえられる。 ［００２６］ 本発明を好ましい具体例に関して特に示し、且つ述べて
きたが、本技術に習熟した者であれば、方式および詳細
にわたる上述および他の変化は添付の特許請求の範囲に
よってのみ限定すべき本発明の精神と範囲から逸脱する
ことなく行なわれることを理解すべきものである。
【図１】
第一の不純物をベース領域に導入する工程を示したバイ
ポーラトランジスタの断面図である。
ポーラトランジスタの断面図である。
【図２】
第二の不純物をベース領域に導入する工程を示したバイ
ポーラトランジスタの断面図である。
ポーラトランジスタの断面図である。
【図３】
本発明の方法にしたがって製作された完成段階のバイポ
ーラトランジスタの断面図である。
ーラトランジスタの断面図である。
１０ デバイス
１２ 基板
１４ 不純物コレクタ領域
１６ 真性コレクタ領域
１８ ｐ ドープ領域
不純物ベース領域
酸化領域
絶縁領域
マスク領域
ドーピング窓
ベース領域
側壁
ポリシリコン
真性エミッタ
エミッタ接点
復代理人
Claims (30)
- 【請求項１】第一の導電形のエミッタ領域、前記第一の
導電形のコレクタ領域、及び 前記エミッタ領域と前記コレクタ領域にはさまれた前記
第一の導電形に対する第二の導電形のベース領域とから
成るバイポーラトランジスタであって、前記ベース領域
は前記第二の導電形の第一及び第二の不純物でドーピン
グされ、前記第二の不純物は前記第一の不純物よりも高
いイオン化エネルギーを持つバイポーラトランジスタ。 - 【請求項２】前記ベース領域が第一の不純物にのみドー
ピングされているベース領域の活性化エネルギーと同じ
か、又はそれよりも大きい低温度の活性化エネルギーを
持つように、前記第二の導電形の前記第一の不純物と第
二の不純物間のイオン化エネルギーの差が十分に大きい
請求項１記載のバイポーラトランジスタ。 - 【請求項３】第一の不純物及び第二の不純物間のイオン
化エネルギーの差が、約．０１０ｅＶ又はそれ以上の範
囲にある請求項２記載のバイポーラトランジスタ。 - 【請求項４】前記第一の導電形がｎ形で、前記第二の導
電形がｐ形であり、且つ前記第一のｐ形不純物は、ほう
素、ガリウム及びアルミニウムから成る群より選択され
たものであり、前記第二のｐ形不純物はインジウム、ガ
リウム、アルミニウム及びタリウムから成る群より選択
されたものである請求項１記載のバイポーラトランジス
タ。 - 【請求項５】前記トランジスタはシリコン基板に形成さ
れ、前記第一のｐ形不純物はほう素であり、前記第二の
ｐ形不純物はインジウムである請求項４記載のバイポー
ラトランジスタ。 - 【請求項６】前記第一の導電形がｐ形で、前記第二の導
電形がｎ形であり、且つ前記第一のｎ形不純物はリン及
びひ素とから成る群から選択され、前記第二のｎ形不純
物はビスマスである請求項１記載のバイポーラトランジ
スタ。 - 【請求項７】前記トランジスタはシリコン基板に形成さ
れ、前記第一のｎ形不純物はリン、前記第二のｎ形不純
物はビスマスである請求項６記載のバイポーラトランジ
スタ。 - 【請求項８】前記第二の導電形の前記第一不純物濃度が
約１×１０＾１＾７から５×１０＾１＾８ｃｍ＾−＾３
の範囲にあり、第二の導電形の第二の不純物濃度が約１
×１０＾１＾７から５×１０＾１＾８ｃｍ＾−＾３の範
囲にある請求項１記載のバイポーラトランジスタ。 - 【請求項９】ほう素及びインジウムの濃度がほぼ同じで
ある請求項５記載のバイポーラトランジスタ。 - 【請求項１０】リン及びビスマスの濃度がほぼ同じであ
る請求項７記載のバイポーラトランジスタ。 - 【請求項１１】第一の導電形のエミッタ領域、コレクタ
領域及び前記エミッタ領域とコレクタ領域とにはさまれ
た第一の導電形に対する第二の導電形のベース領域とを
備えたバイポーラトランジスタの製造方法において、第
二の導電形の第一及び第二の不純物を前記ベース領域に
導入し、前記第二の不純物は前記第一の不純物よりも高
いイオン化エネルギーを有することから成るバイポーラ
トランジスタの製造方法。 - 【請求項１２】前記ベース領域が第一の不純物にのみド
ーピングされたベース領域の活性化エネルギーとほぼ同
じか、又はそれよりも大きい低温度活性化エネルギーを
持つように、前記第二の導電形の第一及び第二の不純物
間のイオン化エネルギーの差が十分に大きい請求項１１
記載の方法。 - 【請求項１３】前記第二の導電形の前記第一及び第二の
不純物間のイオン化エネルギーの差が約．０１０ｅＶ又
はそれ以上である請求項１２記載の方法。 - 【請求項１４】前記第一の導電形はｎ形で、前記第二の
導電形はｐ形であり、且つ前記第一のｐ形不純物はほう
素、ガリウム及びアルミニウムから成る群から選択され
、第二のｐ形不純物はインジウム、ガリウム、アルミニ
ウム及びタリウムから成る群から選択されている請求項
１１記載の方法。 - 【請求項１５】前記トランジスタはシリコン基板に形成
され、前記第一のｐ形不純物はほう素であり、前記第二
のｐ形不純物はインジウムである請求項１４記載の方法
。 - 【請求項１６】前記第一の導電形はｐ形で、前記第二の
導電形はｎ形であり、且つ前記第一のｎ形不純物はリン
及びひ素から成る群から選択され、前記第二のｎ形不純
物はビスマスである請求項１１記載の方法。 - 【請求項１７】前記トランジスタはシリコン基板に形成
され、前記第一のｎ形不純物はリンであり、前記第二の
ｎ形不純物はビスマスである請求項１６記載の方法。 - 【請求項１８】前記第二の導電形の前記第一の不純物濃
度は約１×１０＾１＾７から５×１０＾１＾８ｃｍ＾−
＾３の範囲にあり、前記第二の導電形の前記第二の不純
物濃度は約１×１０＾１＾７から５×１０＾１＾８ｃｍ
＾−＾３の範囲にある請求項１１記載の方法。 - 【請求項１９】ほう素及びインジウムの濃度はほぼ同じ
である請求項１５記載の方法。 - 【請求項２０】リン及びビスマスの濃度はほぼ同じであ
る請求項１７記載の方法。 - 【請求項２１】前記第二の導電形の前記第一及び第二の
不純物は同時に導入されている請求項１１記載の方法。 - 【請求項２２】前記第二の導電形の前記第一及び第二の
不純物は前後して導入されている請求項１１記載の方法
。 - 【請求項２３】前記第二の導電形の前記第一及び第二の
不純物はイオン注入によって導入されている請求項１１
記載の方法。 - 【請求項２４】前記第二の導電形の前記第一及び第二の
不純物はＭＢＥ法、即ちモルキュラ・ビーム・エピタキ
シ法によって導入されている請求項１１記載の方法。 - 【請求項２５】前記第二の導電形の前記第一及び第二の
不純物はＣＶＤ法、即ち化学蒸着法によって導入されて
いる請求項１１記載の方法。 - 【請求項２６】エミッタ領域、第一の導電形のコレクタ
領域及び前記エミッタ領域とコレクタ領域とにはさまれ
た第一の不純物に相対する第二の導電形の第一の不純物
にドープされたベース領域とを備え、そして前記第二の
導電形の第二の不純物を前記ベース領域に導入し、前記
第二の不純物は前記第一の不純物よりも十分高いイオン
化エネルギーをもち、低温度での利得を２０又はそれ以
上得るように十分高い濃度であることから成るバイポー
ラトランジスタの製造方法。 - 【請求項２７】前記ベース領域が第一の不純物にのみド
ープされたベース領域の活性化エネルギーとほぼ同じか
、又はそれよりも大きい低温度活性化エネルギーを持つ
ように、前記第二の導電形の前記第一及び第二の不純物
間のイオン化エネルギーの差が十分に大きい請求項２６
記載の方法。 - 【請求項２８】前記第二の導電形の前記第一及び第二の
不純物間のイオン化エネルギーの差は、約．０１０ｅＶ
又はそれよりも大きい請求項２７記載の方法。 - 【請求項２９】前記第二の導電形の前記第二の不純物濃
度が、約６０ｍｅＶの範囲で低温で限定されたバンドギ
ャップを提供するのに十分なものである請求項２７記載
の方法。 - 【請求項３０】第二の導電形の第一及び第二の不純物濃
度はほぼ同じである請求項２９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US47268890A | 1990-01-31 | 1990-01-31 | |
| US472688 | 1995-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0445542A true JPH0445542A (ja) | 1992-02-14 |
| JPH07123126B2 JPH07123126B2 (ja) | 1995-12-25 |
Family
ID=23876539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412155A Expired - Lifetime JPH07123126B2 (ja) | 1990-01-31 | 1990-12-19 | バイポーラトランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0439753A1 (ja) |
| JP (1) | JPH07123126B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69324003T2 (de) * | 1993-06-28 | 1999-07-15 | Cons Ric Microelettronica | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
| CN108063162B (zh) * | 2017-12-18 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 双极晶体管的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231677A (en) * | 1975-08-19 | 1977-03-10 | Matsushita Electronics Corp | Production method of semiconductor device |
| JPS60183768A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Ltd | 耐放射線強化半導体素子 |
| JPS63306661A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3065115A (en) * | 1959-12-29 | 1962-11-20 | Texas Instruments Inc | Method for fabricating transistors having desired current-transfer ratios |
-
1990
- 1990-12-13 EP EP90124055A patent/EP0439753A1/en not_active Withdrawn
- 1990-12-19 JP JP2412155A patent/JPH07123126B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231677A (en) * | 1975-08-19 | 1977-03-10 | Matsushita Electronics Corp | Production method of semiconductor device |
| JPS60183768A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Ltd | 耐放射線強化半導体素子 |
| JPS63306661A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0439753A1 (en) | 1991-08-07 |
| JPH07123126B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US6475887B1 (en) | Method of manufacturing semiconductor device | |
| US6521974B1 (en) | Bipolar transistor and manufacturing method thereof | |
| Graul et al. | High-performance transistors with arsenic-implanted polysil emitters | |
| EP0829906B1 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication | |
| US4734382A (en) | BiCMOS process having narrow bipolar emitter and implanted aluminum isolation | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| KR100570910B1 (ko) | 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터 | |
| JPH0583195B2 (ja) | ||
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| US5068705A (en) | Junction field effect transistor with bipolar device and method | |
| US6764918B2 (en) | Structure and method of making a high performance semiconductor device having a narrow doping profile | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| US5185276A (en) | Method for improving low temperature current gain of bipolar transistors | |
| US5681763A (en) | Method for making bipolar transistors having indium doped base | |
| JP2988461B2 (ja) | Ｂｉｃｍｏｓ集積回路製造技術でキャパシタを製造する方法 | |
| Vaidyanathan et al. | Planar, ion-implanted bipolar devices in GaAs | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| JPH0445542A (ja) | バイポーラトランジスタの製造方法 | |
| US4956689A (en) | High speed gallium arsenide transistor and method | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| US5096840A (en) | Method of making a polysilicon emitter bipolar transistor | |
| KR100395159B1 (ko) | 규소게르마늄을 이용한 바이씨모스 소자 제조 방법 | |
| GB2056165A (en) | Hot-electron or hot-hole transistor |