JPH0445529A - ドライエッチングの方法 - Google Patents

ドライエッチングの方法

Info

Publication number
JPH0445529A
JPH0445529A JP15286690A JP15286690A JPH0445529A JP H0445529 A JPH0445529 A JP H0445529A JP 15286690 A JP15286690 A JP 15286690A JP 15286690 A JP15286690 A JP 15286690A JP H0445529 A JPH0445529 A JP H0445529A
Authority
JP
Japan
Prior art keywords
etching
wafer
bias voltage
cooling
frequency bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15286690A
Other languages
English (en)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15286690A priority Critical patent/JPH0445529A/ja
Publication of JPH0445529A publication Critical patent/JPH0445529A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆる低温ドライエツチングにおける、ウ
ェハ温度の上昇を抑制するためのドライエツチングの方
法に関する。
〔発明の概要〕
半導体基板を0℃以下に冷却してエツチングを行う低温
ドライエツチングにおいて、エツチングと冷却の工程を
交互に繰り返して行うか、または、エツチングと冷却と
堆積と冷却の工程を繰り返して行うことを特徴とするド
ライエツチングの方法である。エンチングを間欠的に行
うので、半導体基板の温度の上昇を抑制することができ
て、制御性のよいエツチングが可能となる。
〔従来の技術〕
LSIの半導体基板(以下ウェハという)の微細加工プ
ロセスにおいては、その加工精度の向上がますます重要
になってきている。この微細加工には、反応性イオンエ
ツチングあるいは反応性スパッタエツチングのようなプ
ラズマドライエツチングが用いられるが、高異方性や、
高選択性や、高エツチング速度であって、かつ大口径ウ
ェハ内およびウェハ間の均一性や低損傷化を同時に実現
するには、厳しい技術的課題がある。
近年、ウェハの温度を0℃以下に冷却してエツチングを
行う、いわゆる低温ドライエツチング法が注目されてい
た(例えば、電気学会雑誌 昭和63年12月第108
巻第12号1195ないし1198頁)。
この低温ドライエツチングは、第3図に示すように、高
周波バイアス印加型ECRプラズマエツチング装置を用
いて行う。チャンバー1の中にウェハ2をウェハ設置電
極3の上に設置する。通常、メカニカルクランプ4を用
いてウェハを保持する。
一方、液体窒素によってウェハ設置電極を冷却する。ウ
ェハの温度は熱電対温度計5によって測定する。所定の
温度、ガス圧、マイクロ波パワー、高周波バイアス電源
6からのバイアスパワーを設定してエツチングを行う。
液体窒素を用いてマイナス120 ’C程度でのエツチ
ングが出来るので、ラジカル反応を凍結させて異方性エ
ツチングを実現することができる。
また、フォトレジストの除去等に用いられるドライアッ
シャにおいて、プラズマ発生用高周波電力を間欠的に印
加することによって、エンチング速度を低く抑えようと
する提案もなされていた(特開昭49−83764号公
報)。
〔発明が解決しようとする課題〕
従来の液体窒素を用いた冷却手段は、装置が大がかりと
なるだけでなく、液体窒素の補給等の手間もかかり、実
用性の面で好ましくないため、最近はチラーを用いて冷
媒供給する方法が主流となってきた。
しかしながら、高周波バイアスを印加して放電開始する
ときのウェハの温度の変化は、第4図に示すように、放
電開始3分後には、およそ40℃もの温度上昇が見、ら
れた。
このように低温ドライエツチングにおいては、プラズマ
放電時のウェハの温度上昇が避けられない。ウェハの温
度上昇があると、前述の高異方性、高選択性やエツチン
グ速度等を正確に制御することが困難であった。
〔課題を解決するための手段] 本発明は、このウェハの温度上昇を最小限に抑制するこ
とによって、制御性のよいエツチング特性を得るために
、エツチングを間欠的に行うことによって実現するもの
である。
〔作用〕
高周波バイアスを連続して印加すればウェハの温度上昇
が大きいが、高周波バイアスの印加を10秒程度とし、
冷却期間を設ける間欠的印加法を用いれば、温度上昇を
10℃以内に抑えることができる。
[実施例] 実施例1 本発明の第1の実施例を第1図を用いて説明する。
島ガスによる多層レジストのエツチングを、まず、第3
図に示すような、高周波バイアス印加型ECRプラズマ
エツチング装置を改良して、ドライエツチングを行う場
合について説明する。
チャンバー1の中で、ウェハ2をウェハ設置電極3上に
設置する。ウェハ2は通常、静電チャックあるいはメカ
ニカルクランプ4によって保持される。一方、エタノー
ル等の冷媒を用いたチラーによって、ウェハ設置電極3
を冷却する。ウェハ2の温度の測定は、熱電対を用いて
もよいが、高周波ノイズを避けるために、蛍光ファイバ
温度計を用いてモニターする。温度をファイバ温度計に
よって測定すれば正確でノイズの少ない出力信号が得ら
れる。13.56あるいは2MHzの高周波バイアス電
源6から高周波バイアスを印加して、工ンチングを行う
前述のエツチング手順で述べたように、ウェハ2をウェ
ハ設置電極3に設置して、チラーによる冷却を行う。ウ
ェハ温度が一80℃になるように設定する。エツチング
の条件として、マイクロ波電力を85曲、高周波バイア
ス電力を100−とする。
0□ガス供給のもとに高周波バイアスを15秒印加して
エツチングを行う。このときの温度上昇は、第1図に示
すように10″C以内である。高周波バイアス印加停止
後15秒後には、ウェハ温度は元の温度に戻っている。
この冷却時間の設定は、前述の温度計からの出力信号に
よって、再び高周波バイアスを印加するようなシーケン
スを組んでお(。その後、エツチング期間と冷却期間を
繰り返すことによって、多層レジストのエツチングにお
いて、ラジカル反応を抑制したアンダーカットの少ない
異方性エツチングを実現することができる。
実施例2 本発明の第2の実施例を第2図を用いて説明する。タン
グステンポリサイドをエツチングするに際し、エツチン
グと堆積を切り換えて行う、いわゆるタイムモジュレー
ションエツチングの方法を、第1の実施例で説明したエ
ツチング装置を用いて行う。
まず、エツチング条件として、マイクロ波電力を850
W、圧力を10sTorr 、高周波バイアス電力を1
00−とじ、ソースガスにSF&/CCl4を用いる。
通常のタイムモジュレーションエツチングでは、エツチ
ング期間と堆積期間の切り換えを短いサイクルで行うが
、本実施例においては、第2図に示すように、まずエツ
チング工程を10秒、次に冷却工程を5秒、次に堆積工
程を3秒、次に冷却工程を5秒とした1周期の工程を繰
り返すことによって、ウェハ温度の上昇を10℃以内に
抑えることができる。工程の周期が比較的に長いので、
イオンが充分追随でき、マイクロローディング効果も防
止する制御性の高いエツチングを実現することができる
以上述べた2つの実施例における工7チングの条件等は
、代表的なものであって、本発明の主旨を逸脱しない範
−囲で変更可能であることはいうまでもない。
〔発明の効果〕
本発明の実施例を用いて低温ドライエツチングを行えば
、放電によるウェハ温度の上昇を10℃以内に抑制でき
るので、制御性の高いエツチングを実現でき、しかも信
転性の高いエツチングを実現することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例のエツチング工程を示す
図、第2図は本発明の第2の実施例のエツチング工程を
示す図、第3図は高周波バイアス印加型ECRプラズマ
エツチング装置を説明するための図、第4図は従来のエ
ツチングの放電開始後のウェハ温度の変化を示す図であ
る。 1−−−−−−−・−・チャンバー 2−−−−−−−−−〜−ウェハ ウェハ設置電極 メカニカルクランプ 熱電対温度針 高周波バイアス電源 時間(朴) 第1図本発明の第1の実施例の工・ソチソグ工程と示す
図 時間(抄) !2図本究明の第2の実施例のエツチング工程と示す図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板を0℃以下に冷却してエッチングを行う
    低温ドライエッチングにおいて、エッチングガスを供給
    し高周波バイアスを印加してエッチングを行う工程と、
    前記高周波バイアスを停止して冷却のみを行う工程とを
    繰り返して行うことを特徴とするドライエッチングの方
    法。 2、半導体基板を0℃以下に冷却してエッチングを行う
    低温ドライエッチングにおいて、エッチングガスを供給
    し高周波バイアスを印加してエッチングを行う工程と、
    前記高周波バイアスを停止して冷却のみを行う工程と、
    堆積ガスを供給して堆積を行う工程と、堆積ガスの供給
    を停止して冷却のみを行う工程とを繰り返して行うこと
    を特徴とするドライエッチングの方法。
JP15286690A 1990-06-13 1990-06-13 ドライエッチングの方法 Pending JPH0445529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15286690A JPH0445529A (ja) 1990-06-13 1990-06-13 ドライエッチングの方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15286690A JPH0445529A (ja) 1990-06-13 1990-06-13 ドライエッチングの方法

Publications (1)

Publication Number Publication Date
JPH0445529A true JPH0445529A (ja) 1992-02-14

Family

ID=15549835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15286690A Pending JPH0445529A (ja) 1990-06-13 1990-06-13 ドライエッチングの方法

Country Status (1)

Country Link
JP (1) JPH0445529A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
US6582617B1 (en) * 1997-02-28 2003-06-24 Candescent Technologies Corporation Plasma etching using polycarbonate mask and low-pressure high density plasma
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
US12051570B2 (en) 2015-06-23 2024-07-30 Tokyo Electron Limited Plasma processing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582617B1 (en) * 1997-02-28 2003-06-24 Candescent Technologies Corporation Plasma etching using polycarbonate mask and low-pressure high density plasma
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置
JP2019047137A (ja) * 2015-06-23 2019-03-22 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US12051570B2 (en) 2015-06-23 2024-07-30 Tokyo Electron Limited Plasma processing apparatus

Similar Documents

Publication Publication Date Title
US11337297B2 (en) Plasma processing method and plasma processing apparatus
US20060191482A1 (en) Apparatus and method for processing wafer
JPH01251735A (ja) 静電チャック装置
CN106952798B (zh) 蚀刻方法
US20180019102A1 (en) Method for rf power distribution in a multi-zone electrode array
JPH0445529A (ja) ドライエッチングの方法
US8328981B2 (en) Method for heating a focus ring in a plasma apparatus by high frequency power while no plasma being generated
JPS62122218A (ja) プラズマ リアクタ
JPH06122983A (ja) プラズマ処理方法およびプラズマ装置
JP3269678B2 (ja) 静電チャック装置および静電チャック方法
KR100722935B1 (ko) 기판 처리 장치
JPS61238985A (ja) 平行平板型プラズマエツチング装置
JPH0982683A (ja) ドライエッチング装置
JPS63227021A (ja) ドライエツチング装置
JPH02215126A (ja) 半導体ウェハのドライプロセス処理方法および処理装置
US20220137603A1 (en) Recipe updating method
US20230069553A1 (en) Etching method and plasma etching apparatus
JP3397917B2 (ja) プラズマエッチング方法
US20050153565A1 (en) Methods of manufacturing semiconductor devices
JPH0549904A (ja) 真空処理方法及び装置
KR100220246B1 (ko) 플라즈마 에칭장치 및 에칭방법
KR200211246Y1 (ko) 반도체 웨이퍼 식각장치
JPH05283380A (ja) ドライエッチング装置
JP2001085393A (ja) 表面加工方法
KR0168211B1 (ko) 반도체소자 제조용 캐소우드 냉각방법