JPH0443770A - Adaptive clamp circuit for ghost eliminating device - Google Patents

Adaptive clamp circuit for ghost eliminating device

Info

Publication number
JPH0443770A
JPH0443770A JP2151350A JP15135090A JPH0443770A JP H0443770 A JPH0443770 A JP H0443770A JP 2151350 A JP2151350 A JP 2151350A JP 15135090 A JP15135090 A JP 15135090A JP H0443770 A JPH0443770 A JP H0443770A
Authority
JP
Japan
Prior art keywords
clamp circuit
video signal
signal
synchronization
keyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2151350A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kitamura
喜多村 和洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2151350A priority Critical patent/JPH0443770A/en
Publication of JPH0443770A publication Critical patent/JPH0443770A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a clamp circuit able to correctly recover a DC component of a video signal by providing a means discriminating whether the synchronization is stable or unstable and a means selecting a video signal subject to pedestal clamp with a vertical keyed pedestal clamp circuit when the stable synchronization is discriminated. CONSTITUTION:A video signal Sin given to an input terminal 1 is divided into two systems via a buffer 14 and an amplifier 17, the one is led to a SYNC tip clamp circuit 11 via a buffer 15 and the other is led to a V keyed pedestal clamp circuit 12 via a buffer 16. When a horizontal synchronizing signal and a vertical synchronizing signal included in a received television signal and a basic clock in a ghost eliminating device are in a prescribed relation the synchronization is discriminated to be stable. Based on the result of discrimination, the video signal pedestal-clamped by the V keyed pedestal clamp circuit 12 is selected and the result is outputted as a video signal after clamping. Thus, the DC component of the video signal is correctly recovered regardless of occurrence of a ghost fault.

Description

【発明の詳細な説明】 の 本発明は、テレビジョン受信機におけるデジタル式ゴー
スト除去装置のA/D変換前で使用されるクランプ回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a clamp circuit used before A/D conversion in a digital ghost removal device in a television receiver.

従」(9」【術− 第5図に従来のクランプ回路の一例(以下「従来例」と
いう)を示し、第6図にこのクランプの動作を説明する
ための波形を示す。本クランプ回路は一般的なペデスタ
ルクランプ回路であり、水平同期信号のパックポーチを
キードして映像信号の直流分を再生する。本クランプ回
路では、トランジスタ(TR54) (TR55)及び
コンデンサ(C51)等によリクランパが構成される。
Fig. 5 shows an example of a conventional clamp circuit (hereinafter referred to as the ``conventional example''), and Fig. 6 shows waveforms to explain the operation of this clamp. This is a general pedestal clamp circuit, which regenerates the DC component of the video signal by keying the pack pouch of the horizontal synchronizing signal.In this clamp circuit, the reclamper is operated using transistors (TR54) (TR55), capacitor (C51), etc. configured.

そして、入力端(1)に加えられた映像信号(Sin)
をトランジスタ(TR51)等からなるバッファに通し
た後トランジスタ(TR52) (TR53)等からな
るアンプで増幅して得られた信号が、トランジスタ(T
R54)のベースに加えられる。一方、水平同期分離回
路(51)で入力映像信号(Sin)から同期分離した
水平同期信号(8N) (第6図(ロ))を単安定マル
チバイブレータ(MM51)(MM52)に加えること
により、第6図(ハ)に示すようにバックポーチ部に位
置する水平クランプパルス(SHC)が得られる。この
水平クランプパルス(SHc)はトランジスタ(TR5
6)等からなるバッファに加えられ、そのバッファの出
力でスイッチングトランジスタ(TR57)が水平クラ
ンプパルス(SHQ)の期間オン状態となる。ここで、
スイッチングトランジスタ(TR57)のエミッタはコ
ンデンサ(C52)を介して接地されると共に基準電圧
発生回路(52)により所定の基準電圧が印加されてお
り、コレクタはコンデンサ(C51)のトランジスタ(
TR55)側の端子に接続されている。したがって、映
像信号における水平同期信号のバンクポーチのレベルが
所定の基準電圧にクランプされ、トランジスタ(TR5
5)のエミッタに得られるクランプ後の映像信号(So
ut)が出力端(2)から出力される。
Then, the video signal (Sin) applied to the input terminal (1)
The signal is passed through a buffer consisting of a transistor (TR51), etc., and then amplified by an amplifier consisting of a transistor (TR52) (TR53), etc.
R54) is added to the base. On the other hand, by applying the horizontal synchronization signal (8N) (Fig. 6 (b)) synchronously separated from the input video signal (Sin) by the horizontal synchronization separation circuit (51) to the monostable multivibrator (MM51) (MM52), As shown in FIG. 6(c), a horizontal clamp pulse (SHC) located at the back porch is obtained. This horizontal clamp pulse (SHc) is applied to a transistor (TR5).
6), etc., and the switching transistor (TR57) is turned on during the period of the horizontal clamp pulse (SHQ) by the output of the buffer. here,
The emitter of the switching transistor (TR57) is grounded via the capacitor (C52) and a predetermined reference voltage is applied by the reference voltage generation circuit (52), and the collector is connected to the transistor (C51) of the capacitor (C51).
It is connected to the terminal on the TR55) side. Therefore, the bank porch level of the horizontal synchronizing signal in the video signal is clamped to a predetermined reference voltage, and the transistor (TR5
5) The video signal after clamping obtained at the emitter (So
ut) is output from the output terminal (2).

と ゴースト障害が発生した場合の上記クランプ回路の動作
を考えてみると、例えば遅延時間の長いロングゴースト
のときはゴーストに対応した映像信号(妨害信号)が水
平同期信号のバックポーチにも影響を与えるため、クラ
ンプ回路が正常に動作しないことがある。すなわち、本
来の映像信号とゴーストに対応した映像信号(妨害信号
)とがバックポーチ部においても重なり、最悪の場合、
本来の映像信号のペデスタルレベルをクランプすること
ができなくなる。また、ゴーストに対応、した映像信号
が動画であれば、クランプレベルも動画に応じて変動す
ることになる。
If we consider the operation of the above clamp circuit when a ghost disturbance occurs, for example, in the case of a long ghost with a long delay time, the video signal (interfering signal) corresponding to the ghost will also affect the back porch of the horizontal sync signal. Because of this, the clamp circuit may not operate properly. In other words, the original video signal and the video signal corresponding to the ghost (interfering signal) overlap at the back porch, and in the worst case,
It becomes impossible to clamp the pedestal level of the original video signal. Furthermore, if the video signal that is ghost-proof is a moving image, the clamp level will also vary depending on the moving image.

ところで、ゴースト除去装置に入力される映像信号は、
ゴーストに対応した映像信号(妨害信号)が付加されて
いることを前提としているので、水平同期信号のバック
ポーチをキードする従来のクランプ回路を使用すると上
記のような問題が生じ、映像信号の直流分を正しく再生
できないことがある。直流分を正しく再生することがで
きない場合、映像信号(垂直同期期間)に含まれるゴー
スト除去のための基準信号(以下rGCR信号」という
)に対して、映像信号の相対的なレベルに変動が生じる
ことになるため、ゴースト除去装置が正常に動作しない
。また、ゴースト除去装置は、受信状態の悪い状況(弱
電界時)等、安定した同期が得られない場面で使用する
ことも想定される。
By the way, the video signal input to the ghost removal device is
Since it is assumed that a video signal (interfering signal) corresponding to ghost is added, using a conventional clamp circuit that keys the back porch of the horizontal synchronization signal will cause the above problem, and the DC minutes may not be played correctly. If the DC component cannot be reproduced correctly, the relative level of the video signal will fluctuate with respect to the reference signal for ghost removal (hereinafter referred to as "rGCR signal") included in the video signal (vertical synchronization period). As a result, the ghost removal device does not work properly. It is also assumed that the ghost removal device will be used in situations where stable synchronization cannot be obtained, such as in poor reception conditions (at the time of a weak electric field).

そこで本発明は、同期が安定しないような悪条件下でも
安定したクランプを行ない、かつ、安定した同期が得ら
れた場合にはゴーストに対応する種々のレベル又は遅延
時間の映像信号が付加されても映像信号の直流分を正し
く再生することができるクランプ回路を提供することを
目的とする。
Therefore, the present invention performs stable clamping even under adverse conditions where synchronization is not stable, and when stable synchronization is obtained, video signals of various levels or delay times corresponding to ghosts are added. Another object of the present invention is to provide a clamp circuit that can correctly reproduce the DC component of a video signal.

ための 上記目的を達成するため本発明では、テレビジョン受信
機のゴースト除去装置で用いられる映像信号の直流分を
再生するクランプ回路において、シンクチップクランプ
回路と、 垂直同期信号の直前又は直後の等化パルスのブランキン
グレベルをクランプするVキードペデスタルクランプ回
路と、 受信したテレビジョン信号から分離された水平同期信号
及び垂直同期信号と前記ゴースト除去装置内の基本クロ
ックとが所定の関係にあるか否かによって同期が安定か
不安定かを判定する判定手段と、 前記判定手段により同期が不安定と判定された場合には
前記シンクチップクランプ回路でクランプされた映像信
号を選択し、前記判定手段により同期が安定と判定され
た場合には前記Vキードペデスタルクランプ回路でペデ
スタルクランプされた映像信号を選択する選択手段と、 を備えた構成としている。
In order to achieve the above object, the present invention provides a clamp circuit for regenerating the DC component of a video signal used in a ghost removal device of a television receiver, which includes a sync chip clamp circuit and a sync chip clamp circuit immediately before or after a vertical synchronizing signal. a V-keyed pedestal clamp circuit that clamps the blanking level of the ghosting pulse; and whether there is a predetermined relationship between the horizontal synchronization signal and vertical synchronization signal separated from the received television signal and the basic clock in the ghost removal device. determining means for determining whether the synchronization is stable or unstable depending on whether the synchronization is stable or unstable; and a selection means for selecting the video signal pedestally clamped by the V-keyed pedestal clamp circuit when the synchronization is determined to be stable.

作−1− このような構成によると、受信したテレビジョン信号に
含まれる水平同期信号及び垂直同期信号とゴースト除去
装置内の基本クロックとが所定の関係にない場合には同
期が不安定と判定される。
Work-1- According to such a configuration, if the horizontal synchronization signal and vertical synchronization signal included in the received television signal and the basic clock in the ghost removal device do not have a predetermined relationship, it is determined that the synchronization is unstable. be done.

そして、この判定結果に基づいてシンクチップクランプ
回路でクランプされた映像信号が選択され、クランプ後
の映像信号として出力される。他方、受信したテレビジ
ョン信号に含まれる水平同期信号及び垂直同期信号とゴ
ースト除去装置内の基本タロツクとが所定の関係にある
場合には同期が安定と判定される。そして、この判定結
果に基づいて■キードペデスタルクランプ回路でペデス
タルクランプされた映像信号が選択され、クランプ後の
映像信号として出力される。
Then, based on this determination result, the video signal clamped by the sync tip clamp circuit is selected and output as a clamped video signal. On the other hand, if the horizontal synchronization signal and vertical synchronization signal included in the received television signal and the basic tarok in the ghost removal device have a predetermined relationship, it is determined that the synchronization is stable. Based on this determination result, the video signal pedestally clamped by the keyed pedestal clamp circuit is selected and output as the clamped video signal.

このようにして出力されたクランプ後の映像信号はゴー
スト除去のための処理に使用される。
The thus output clamped video signal is used for ghost removal processing.

ス」1例− 以下、本発明の実施例を図面を参照しつつ説明する。1 example - Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明のゴースト除去装置用適応型クランプ回
路の構成を示すブロック図である。この図において、入
力端(1)に加えられた映像信号(Sin)はバッファ
(14)及びアンプ(17)を経た後、2系統に分かれ
、一方はバッファ(15)を通ってシングチツブクラン
プ回路(11)へ導かれ、他方はバッファ(16)を通
ってVキードペデスタルクランプ回路(12)へ導かれ
る。そして、シンクチップクランプ回路(11)及び■
キードペデスタルクランプ回路(12)の双方からの出
力が切換スイッチ(13)に加えられ、クランプモード
切換信号(S+a)によりいずれか一方のクランプ回路
の出力が選択され、クランプ後の映像信号(Sout)
として出力端(2)から出力される。なお、クランプモ
ード切換信号(Sm)は後述するように第7図に示すよ
うな回路により作成され、この回路が同期の安定/不安
定の判定手段に対応する。
FIG. 1 is a block diagram showing the configuration of an adaptive clamp circuit for a ghost removal device according to the present invention. In this figure, the video signal (Sin) applied to the input terminal (1) passes through a buffer (14) and an amplifier (17), and then is divided into two systems, one of which passes through a buffer (15) and is output to a single chip clamp. The other is led to a V-keyed pedestal clamp circuit (12) through a buffer (16). And the sync tip clamp circuit (11) and ■
The outputs from both of the keyed pedestal clamp circuits (12) are applied to the changeover switch (13), and the output of one of the clamp circuits is selected by the clamp mode changeover signal (S+a), and the clamped video signal (Sout )
It is output from the output terminal (2) as . The clamp mode switching signal (Sm) is generated by a circuit as shown in FIG. 7, as will be described later, and this circuit corresponds to a means for determining whether synchronization is stable or unstable.

第2図は本発明を実施したゴースト除去装置用適応型ク
ランプ回路の具体例を示す回路図である。
FIG. 2 is a circuit diagram showing a specific example of an adaptive clamp circuit for a ghost removal device embodying the present invention.

また、第3図及び第4図は本クランプ回路の動作を説明
するための波形図である。以下、第2図〜第4図に基づ
いて本回路の構成と動作について説明する。
Further, FIGS. 3 and 4 are waveform diagrams for explaining the operation of the present clamp circuit. The configuration and operation of this circuit will be explained below based on FIGS. 2 to 4.

第2図において、入力端(1)に加えられた映像信号(
Sin)は、トランジスタ(TR21)等からなるバッ
ファ(14)、  トランジスタ(TR22) (TR
23)等からなるアンプ(17)、  及びトランジス
タ(TR24)等からなるバッファを経た後、2系統に
分けられ、一方はトランジスタ(TR25)等からなる
バッファ(15)を通ってシンクチップクランプ回路(
11)に導かれ、他方はトランジスタ(TR27)等か
らなるバッファ(16)を通ってVキードペデスタルク
ランプ回路(12)に導かれる。
In Figure 2, the video signal (
Sin) is a buffer (14) consisting of a transistor (TR21) etc., a transistor (TR22) (TR
After passing through an amplifier (17) consisting of a transistor (TR24), etc., and a buffer consisting of a transistor (TR24), etc., it is divided into two systems, one of which passes through a buffer (15) consisting of a transistor (TR25), etc., and is connected to a sync chip clamp circuit (
11), and the other is led to a V-keyed pedestal clamp circuit (12) through a buffer (16) consisting of a transistor (TR27) and the like.

シンクチップクランプ回路(11)は、トランジスタ(
TR25)以降に配置したダイオード(D21)、  
コンデンサ((:21) (C24)、  及び抵抗(
VR22) (R21)から構成され、映像信号を抵抗
(VR22) (R21)により設定される直流電位に
クランプする。一般に、シンクチップクランプ回路はク
ランプパルスを必要としないため、キード方式のペデス
タルクランプ回路に比べ、受信状態が悪くて同期が安定
しないような場面であっても正常なりランプ動作を行な
うことができる。したがって、安定したクランプが行な
われた映像信号がトランジスタ(TR26)等からなる
バッファを経てアナログスイッチ(AS21)に送られ
る。
The sink chip clamp circuit (11) includes a transistor (
Diode (D21) placed after TR25),
Capacitor ((:21) (C24), and resistor (
VR22) (R21), and clamps the video signal to the DC potential set by the resistor (VR22) (R21). In general, a sync tip clamp circuit does not require a clamp pulse, so compared to a keyed type pedestal clamp circuit, it can perform normal lamp operation even in situations where synchronization is unstable due to poor reception conditions. Therefore, the video signal that has been stably clamped is sent to the analog switch (AS21) through a buffer made of a transistor (TR26) and the like.

これに対し、■キードペデスタルクランプ回路(12)
は、トランジスタ(TR27)〜(TR30)、  及
びコンデンサ(C22) (C23)等から構成され、
垂直同期信号の直前又は直後の醇化パルスのブランキン
グレベルを基準電圧発生回路(22)によって与えられ
る所定電位にクランプする。すなわち、キーとなる垂直
クランプパルス(Suc)は、垂直同期分離回路(21
)で入力映像信号(Sin)から同期分離した垂直同期
信号(SU) (第3図(ロ))を単安定マルチバイブ
レータ(MM21) (MM22)に加えることにより
、垂直同期信号(S、)の直前又は直後(第3図(ハ)
)の等化期間(T2)又は(T4)に発生する。この垂
直クランプパルス(Suc)はトランジスタ(TR29
)等からなるバッファに加えられ、トランジスタ(TR
30)、  コンデンサ(C23)、及び基準電圧発生
回路(22)が前述の従来例と同様の動作を行なうこと
により、垂直同期信号(SU)の直前又は直後の等化パ
ルスのブランキングレベルが所定電位にクランプされる
。このため、■キードペデスタルクランプ回路(12)
では、OCR信号や映像信号部(水平走査期間)がら時
間軸上遠く離れた位置で映像信号をクランプすることに
なり、ゴースト障害が発生している場合でも直流分を正
しく再生することができる。したがって、ゴースト障害
の発生に拘らず直流分が正しく再生された映像信号がト
ランジスタ(TR2g)のエミッタから出力され、アナ
ログスイッチ(AS22)に送られる。
On the other hand, ■ Keyed pedestal clamp circuit (12)
is composed of transistors (TR27) to (TR30), capacitors (C22) (C23), etc.
The blanking level of the fusing pulse immediately before or after the vertical synchronization signal is clamped to a predetermined potential given by the reference voltage generation circuit (22). In other words, the key vertical clamp pulse (Suc) is generated by the vertical synchronization separation circuit (21
) by adding the vertical synchronization signal (SU) (Fig. 3 (b)) synchronously separated from the input video signal (Sin) to the monostable multivibrator (MM21) (MM22), the vertical synchronization signal (S, ) is Immediately before or immediately after (Figure 3 (c)
) occurs during the equalization period (T2) or (T4). This vertical clamp pulse (Suc) is a transistor (TR29).
) etc., and a transistor (TR
30), the capacitor (C23), and the reference voltage generation circuit (22) perform the same operations as in the conventional example described above, so that the blanking level of the equalization pulse immediately before or after the vertical synchronization signal (SU) is set to a predetermined value. Clamped to potential. For this reason, ■ Keyed pedestal clamp circuit (12)
In this case, the video signal is clamped at a position far away on the time axis from the OCR signal and the video signal portion (horizontal scanning period), so that even if a ghost problem occurs, the DC component can be correctly reproduced. Therefore, regardless of the occurrence of the ghost failure, a video signal whose DC component is correctly reproduced is output from the emitter of the transistor (TR2g) and sent to the analog switch (AS22).

アナログスイッチ(AS21)(AS22)はクランプ
モード切換信号(Sm)によって制御され、クランプモ
ード切換信号(Sm)がロウレベルのときはシンクチッ
プクランプ回路(11)でクランプされた映像信号を選
択し、ハイレベルのときは■キードペデスタルクランプ
回路(12)でクランプされた映像信号を選択する。こ
のようにして選択された映像信号はクランプ後の映像信
号(Sout)として出力端(2)から出力される。
The analog switch (AS21) (AS22) is controlled by the clamp mode switching signal (Sm), and when the clamp mode switching signal (Sm) is low level, it selects the video signal clamped by the sync chip clamp circuit (11) and switches it to high level. When the level is selected, the video signal clamped by the keyed pedestal clamp circuit (12) is selected. The video signal selected in this manner is output from the output terminal (2) as a clamped video signal (Sout).

ここで、クランプモード切換信号(Sm)は、周知のO
CRゲート発生回路において水平同期信号及び垂直同期
信号と基本クロックとの関係が正常か否かを示す信号で
あり、例えば第7図に示すような回路により作成するこ
とができる。第7図の回路では、PLL方式のクロック
発生回路(72)によって色副搬送波周波数の4倍の周
波数の基本グロック(4fsc)が発生し、この基本ク
ロック(4fsc)をカウントダウン回路(73)で分
周することにより内部水平同期信号(IHD)と内部垂
直同期信号(IVD)を得ている。すなわち、内部水平
同期信号(IHD)は基本クロック(4fsc)を1/
910に分周したものであり、内部垂直同期信号(IV
D)は基本クロック(4fsc)を17910に分周し
た後さらに1/262.5に分周したものである。これ
らの内部同期信号(IHD)及び(IVD)は、アナロ
グ同期分離回路(71)で映像信号(Sin)から分離
された水平同期信号(3N)及び垂直同期信号(SU 
)とそれぞれ比較器(74) (75)によって比較さ
れ、致すればハイレベルが出力され、不一致であればロ
ウレベルが出力される。そして、ANDゲート(76)
でこれらの比較器(74) (75)の出力信号の論理
積をとることによりクランプモード切換信号(S+a)
を得ている。したがって、このクランプモード切換信号
(Sm)がハイレベルのときは同期が安定していてOC
R信号を確実に取り込める状態にあり、ロウレベルのと
きは同期が不安定であってOCR信号を確実に取り込め
る状態ではないと考えることができる。ところで、前述
のように、クランプモード切換信号(Sm)がロウレベ
ルのときはシンクチップクランプ回路(11)でクラン
プされた映像信号が選択され、ハイレベルのときは■キ
ードペデスタルクランプ回路(12)でクランプされた
映像信号が選択される。よって、出力端(2)からは、
同期が安定しないような悪条件下であっても安定したク
ランプが行なわれた映像信号が出力され、安定した同期
が得られた場合にはゴースト障害の発生に拘らず直流分
が正しく再生された映像信号が出力される。
Here, the clamp mode switching signal (Sm) is the well-known O
This signal indicates whether or not the relationship between the horizontal synchronization signal, the vertical synchronization signal, and the basic clock is normal in the CR gate generation circuit, and can be generated by a circuit as shown in FIG. 7, for example. In the circuit shown in FIG. 7, a PLL type clock generation circuit (72) generates a basic clock (4fsc) with a frequency four times the color subcarrier frequency, and this basic clock (4fsc) is divided by a countdown circuit (73). By doing so, an internal horizontal synchronizing signal (IHD) and an internal vertical synchronizing signal (IVD) are obtained. In other words, the internal horizontal synchronization signal (IHD) is 1/1/1 of the basic clock (4fsc).
The internal vertical synchronization signal (IV
D) is the basic clock (4fsc) divided into 17910 and then further divided into 1/262.5. These internal synchronization signals (IHD) and (IVD) are a horizontal synchronization signal (3N) and a vertical synchronization signal (SU) separated from the video signal (Sin) by an analog synchronization separation circuit (71).
) and are compared by comparators (74) and (75), respectively, and if they match, a high level is output, and if they do not match, a low level is output. And AND gate (76)
By taking the AND of the output signals of these comparators (74) and (75), the clamp mode switching signal (S+a) is obtained.
I am getting . Therefore, when this clamp mode switching signal (Sm) is at high level, the synchronization is stable and the OC
It can be considered that the R signal is in a state where the R signal can be reliably captured, and when it is at a low level, the synchronization is unstable and the OCR signal cannot be reliably captured. By the way, as mentioned above, when the clamp mode switching signal (Sm) is at low level, the video signal clamped by the sync chip clamp circuit (11) is selected, and when it is at high level, the keyed pedestal clamp circuit (12) is selected. The video signal clamped by is selected. Therefore, from the output end (2),
Even under adverse conditions where synchronization was unstable, a video signal with stable clamping was output, and when stable synchronization was obtained, the DC component was reproduced correctly regardless of the occurrence of ghost disturbances. A video signal is output.

見1お1」 以上説明した通り、本発明によれば、弱電界時等で同期
が不安定な場合には映像信号に対して安定したクランプ
を行い、安定した同期が得られた場合にはゴースト障害
の発生に拘らず映像信号の直流分を正しく再生すること
ができる。
As explained above, according to the present invention, when synchronization is unstable due to a weak electric field, stable clamping is performed on the video signal, and when stable synchronization is obtained, clamping is performed stably. To correctly reproduce the DC component of a video signal regardless of the occurrence of a ghost disturbance.

また、安定した同期が得られた場合には波形の非線形歪
を極力抑えたクランプを行なうことができる0例えば、
第4図(イ)に示す映像信号が入力されたとすると、こ
の場合、クランプ後の映像信号波形として同図(ニ)に
示すような波形が得られる。
In addition, if stable synchronization is obtained, clamping can be performed to minimize nonlinear distortion of the waveform. For example,
Assuming that the video signal shown in FIG. 4(A) is input, in this case, the waveform shown in FIG. 4(D) is obtained as the video signal waveform after clamping.

この波形は■キードペデスタルクランプ回路によってク
ランプされた波形であるので、シンクチップクランプに
おける水平同期信号の下部のカット(同図(0)の矢印
の部分)や、従来のペデスタルクランプにおいて水平同
期信号のバックポーチ又はフロントポーチ(クランプパ
ルスの位置)に発生していた歪(同図(ハ)の矢印の部
分)がみられない。
This waveform is a waveform clamped by the keyed pedestal clamp circuit, so the lower part of the horizontal sync signal is cut in the sync tip clamp (the part indicated by the arrow in figure (0)), and the horizontal sync signal is cut in the conventional pedestal clamp. The distortion that occurred on the back pouch or front pouch (the position of the clamp pulse) (the part indicated by the arrow in the same figure (c)) is not seen.

したがって、本発明によれば、ゴースト除去装置におい
て受信信号の状態に応じた適切なりランプを行なうこと
により、ゴースト除去装置を正常に動作させるだけでな
く、精度の高いゴースト除去が可能となる。
Therefore, according to the present invention, by performing appropriate ramping in the ghost removal device according to the state of the received signal, it is possible not only to operate the ghost removal device normally but also to perform highly accurate ghost removal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のゴースト除去装置用適応型りランプ回
路の構成を示すブロック図であり、第2図は本発明を実
施したゴースト除去装置用適応型クランプ回路の具体例
を示す回路図、第3図及び第4図は前記ゴースト除去装
置用適応型クランプ回路の動作を説明するための波形図
、第5図は従来のクランプ回路の一例を示す回路図、第
6図は従来のクランプ回路の動作を説明するための波形
図、第7図はクランプモード切換信号を作成する回路の
一例を示すブロック回路図である。 (1)・・・入力端。 (2)・・・出力端。 (11)・・・シンクチップクランプ回路。 (12)・・・Vキードペデスタルクランプ回路。 (13)・・・切換スイッチ(選択手段)。 (Sin)・・・入力映像信号。 (Sout)・・・出力映像信号 (クランプ後の映像信号)。 (Sm)  ・・・クランプモード切換信号。 (sue)・・・垂直クランプパルス。 (SH)  ・・・水平同期信号。 (Su)  ・・・垂直同期信号。 (4fsc)・・・基本クロック。 (T2 ) (T4 )・・・等化期間。 (T3)   ・・・垂直同期期間。
FIG. 1 is a block diagram showing the configuration of an adaptive clamp circuit for a ghost remover according to the present invention, and FIG. 2 is a circuit diagram showing a specific example of an adaptive clamp circuit for a ghost remover embodying the present invention. 3 and 4 are waveform diagrams for explaining the operation of the adaptive clamp circuit for the ghost removal device, FIG. 5 is a circuit diagram showing an example of a conventional clamp circuit, and FIG. 6 is a conventional clamp circuit. FIG. 7 is a block circuit diagram showing an example of a circuit for creating a clamp mode switching signal. (1)...Input end. (2)...Output end. (11)...Sync tip clamp circuit. (12)...V-keyed pedestal clamp circuit. (13)...Changing switch (selection means). (Sin)...Input video signal. (Sout)...Output video signal (video signal after clamping). (Sm) ...Clamp mode switching signal. (sue) Vertical clamp pulse. (SH) ...Horizontal synchronization signal. (Su) ...Vertical synchronization signal. (4fsc)...Basic clock. (T2) (T4)... Equalization period. (T3) ...Vertical synchronization period.

Claims (1)

【特許請求の範囲】[Claims] (1)テレビジョン受信機のゴースト除去装置で用いら
れる映像信号の直流分を再生するクランプ回路において
、 シンクチップクランプ回路と、 垂直同期信号の直前又は直後の等化パルスのブランキン
グレベルをクランプするVキードペデスタルクランプ回
路と、 受信したテレビジョン信号から分離された水平同期信号
及び垂直同期信号と前記ゴースト除去装置内の基本クロ
ックとが所定の関係にあるか否かによつて同期が安定か
不安定かを判定する判定手段と、 前記判定手段により同期が不安定と判定された場合には
前記シンクチップクランプ回路でクランプされた映像信
号を選択し、前記判定手段により同期が安定と判定され
た場合には前記Vキードペデスタルクランプ回路でペデ
スタルクランプされた映像信号を選択する選択手段と、 を備えたことを特徴とするゴースト除去装置用適応型ク
ランプ回路。
(1) In a clamp circuit that reproduces the DC component of a video signal used in a ghost removal device of a television receiver, a sync chip clamp circuit and a blanking level of the equalization pulse immediately before or after the vertical synchronization signal are clamped. Whether the synchronization is stable depends on whether or not there is a predetermined relationship between the V-keyed pedestal clamp circuit, the horizontal synchronization signal and vertical synchronization signal separated from the received television signal, and the basic clock in the ghost removal device. determining means for determining whether the synchronization is unstable; and selecting a video signal clamped by the sync chip clamp circuit when the determining means determines that the synchronization is unstable; and determining that the synchronization is stable by the determining means; An adaptive clamp circuit for a ghost removal device, comprising: selection means for selecting a video signal pedestally clamped by the V-keyed pedestal clamp circuit when the V-keyed pedestal clamp circuit is used.
JP2151350A 1990-06-08 1990-06-08 Adaptive clamp circuit for ghost eliminating device Pending JPH0443770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2151350A JPH0443770A (en) 1990-06-08 1990-06-08 Adaptive clamp circuit for ghost eliminating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2151350A JPH0443770A (en) 1990-06-08 1990-06-08 Adaptive clamp circuit for ghost eliminating device

Publications (1)

Publication Number Publication Date
JPH0443770A true JPH0443770A (en) 1992-02-13

Family

ID=15516640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2151350A Pending JPH0443770A (en) 1990-06-08 1990-06-08 Adaptive clamp circuit for ghost eliminating device

Country Status (1)

Country Link
JP (1) JPH0443770A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995166A (en) * 1996-12-25 1999-11-30 Mitsubishi Denki Kabushiki Kaisha Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995166A (en) * 1996-12-25 1999-11-30 Mitsubishi Denki Kabushiki Kaisha Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals

Similar Documents

Publication Publication Date Title
US5754250A (en) Synchronizing signal separating apparatus and method
KR960002698B1 (en) Clamping circuit
CA1126861A (en) Sync separator with a lock-ahead clamp
JPH0443770A (en) Adaptive clamp circuit for ghost eliminating device
US4258390A (en) Video signal processing circuit
JP3263596B2 (en) Color signal demodulation circuit
JP2956431B2 (en) Synchronization signal changer
KR930001328Y1 (en) Picture quality improving circuit of vcr using color signal muting
JP2734771B2 (en) Video signal processing circuit
JP3253482B2 (en) Color signal demodulation circuit
JP2963915B2 (en) Sync separation circuit
JPS5819077A (en) Integrated circuit for television receiver
JP2638948B2 (en) Motion detection circuit
JP2568055Y2 (en) Television signal clamping device
JPH05153432A (en) Clamp circuit
JP2620540B2 (en) Television synchronization signal separation circuit
JP3244398B2 (en) PAL color signal demodulation circuit
JPH0441659Y2 (en)
JP2775801B2 (en) Video signal processing circuit
JPS6033792A (en) Secam system color discriminating signal processing circuit
JPH0490269A (en) Synchronizing signal discrimination circuit
JPH05183775A (en) Clamping device
JPH099212A (en) Dispersal signal removing circuit
JP2001008054A (en) Synchronizing signal discrimination device
JPH11261845A (en) Video signal processing circuit