JPH0443376A - レーザ記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレーザ記録装置に関し、特に、ポリゴンミラー
でレーザ光を感光体に走査投射し感光体の画像形成領域
を外れた位置の走査を光電変換器で検出してライン同期
信号を発生し、このライン同期信号から所定のタイミン
グをとって画像情報によるレーザ光の変調を行なうレー
ザ記録装置に関する。

〔従来の技術〕

第８図に従来のこの種のレーザ記録装置におけるレーザ
ダイオード発光制御回路のブロック図を示す。この制御
回路は、ＣＰＵ２０、ビデオコントローラ３０．ＰＷＭ
発生回路３１、レーザダイオード（ＬＤ）３４、および
ＲＡＭ３２．３３等により構成されている。

ビデオコントローラ３０はレーザ光による画像の書出し
位置を一定にするための同期検知の信号（ライン同期信
号）、外部（デジタルスキャナ等）からの画像データ（
ＳＤＡＴＡ）　、および、それらの同期を取るためのク
ロック信号（画素同期信号；５ＣＬＫ）が入力され、外
部からの画像データの転送レートの違いをバッファリン
グするトグルバッファ（ＲＡＭ３２およびＲＡＭ３３で
構成されたバッファ）の制御等を行なう。ＣＰＵ２０は
書出し位置のアドレス指定等を行なうためのＣＰＵイン
ターフェイス回路を構成している。またＰＷＭ発生回路
３１は、画像データによってＬＤ３４の発光時間をパル
ス幅で制御（パルスデューティ制御）する。

なお、ビデオコントローラ回路３０およびＰＷＭ発生回
路３１は一つのゲートアレイにすることが可能で、第８
図に示した制御回路はＰＧＥ３、ＰＧＥ１の２枚のボー
ドで構成されている。

ＰＧＥ３．ＰＧＥ１をレーザ記録装置本体に組込む場合
、ＬＤ３４が光学的に配置される位置が限定されるので
、−条約に２枚のボード（ＰＧＥ３、ＰＧＥ１）は離れ
た位置に配置され、その間はＬＤ３４の発光（オン／オ
フ）信号（ＰＷＭ信号）を伝送するためのハーネスで接
続されいている。この発光信号のオン／オフに対応して
ＰＣＢ上のスイッチング回路が発光ダイオードＬＤをオ
ン／オフする。

また、上述のような制御回路を用いた従来のレザ記録装
置においては消費電力、騒音等の関係からプリント待機
中はポリゴンミラーの回転駆動は停止しＬＤ３４を消灯
していた。

〔発明が解決しようとする課題〕

レーザ記録装置おいて、プリントの待機中にポリゴンミ
ラーを駆動するモータを停止させると、プリントの開始
時にポリゴンミラーが一定回転になるまでに時間がとら
れ、ファーストプリントに時間がかかった。待機中にポ
リゴンミラーを定速回転しかつレーザ走査を行なうと画
像形成開始時間が大幅に短縮するが発光ダイオードＬＤ
の寿命が短くなる。従来は、ジャム等の処理において装
置のフロントドアを開けた時、危険防止のためにレーザ
光を遮断するシャッタがレーザダイオード３４の光路を
遮断するように構成されており、この構成のためのスペ
ースを必要としていた。

一方、第８図に示した制御回路では、点灯電圧は高速ス
イッチングであるため２枚のボードＰＣＢ３／ＰＣＢ４
間の接続に同軸ケーブルを必要とする場合があった。そ
こでＰＷＭ発生回路３１とＬＤ３４　（およびそれに通
電するスイッチング回路）を１枚のボート上に配置する
と、ビデオコントローラ３０を一つのゲートアレイで構
成できるのに２つのゲートアレイとなる。またビデオコ
ントローラ３０．ＰＷＭ発生回路３１およびＬＤ３４を
１枚のボード上に配置すると、ＣＰＵ２０からのコマン
ドをセットするためにＣＰＵインターフェイスを必要と
し、ボード間をつなぐハーネスの本数が増えてしまう。

本発明は、ライン同期信号発生のためのレーザダイオー
ドの点灯を合理的に制御しうるレーザ記録装置を提供す
ることを第１の目的とし、ＣＰＵ２０等の画像形成制御
手段とビデオコントローラ３０の間のハーネスの本数を
低減することを第２の目的とする。

〔課題を解決するための手段〕

第１の目的を達成するため本願の第１番の発明は、レー
ザ光源（３４）　、レーザ光源（３４）を画像情報に応
じて点灯付勢するレーザドライバ（３１）　、レーザ光
源（３４）が発したレーザ光を感光体（３）に走査投射
するポリゴンミラー（２）および所定位置にあって、ポ
リゴンミラー（２）で走査されたレーザ光の該所定位置
到達を検出しライン同期信号（同期検知）を発生するラ
イン同期検知手段（８）を含み、レーザ光源（３４）の
発するレーザ光をポリゴンミラー（２）により走査して
感光体（３）上に静電潜像を形成し、該潜像を現像手段
（１４）で顕像化して画像を形成するレーザ記録装置に
おいて、 画像形成の開始時にポリゴンミラー（２）が所定定速度
にあるときにレーザドライバ（３１Ｈ１ｌ制点灯情報を
与える点灯開始手段（４３，４４）およびライン同期信
号（同期検知）に応答してレーザドライバ（３１）に画
像情報を含むレーザ点灯情報（Ｖ　ＤＡＴＡ）を与える
点灯情“報発信手段（４１〜４４）、を備えることを特
徴とする。

第２の目的を達成するため本願の第２番の発明は、レー
ザ光源（３４）　、レーザ光源（３４）を画像情報に応
じて点灯付勢するレーザドライバ（３１）　、画像情報
バッファメモリ（３２，３３）を含み該メモリに入力画
像情報を書込み書込んだ画像情報をレーザドライバに与
える画像情報入出力制御手段（３０）、画像情報入出力
制御手段（３０）に制御情報を与える画像形成制御手段
（２０）　、レーザ光源（３４）が発したレーザ光を感
光体（３）に走査投射するポリゴンミラー（２）および
所定位置にあって、ポリゴンミラー（２）で走査された
レーザ光の該所定位置到達を検出しライン同期信号（同
期検知）を発生するライン同期検知手段（８）を含み、
レーザ光源（３４）の発するレーザ光をポリゴンミラー
（２）により走査して感光体（３）上に静電潜像を形成
し、該潜像を現像手段（１４）で顕像化して画像を形成
するレーザ記録装置において、 画像形成制御手段（２０）は、ライン同期信号（同期検
知）の変化点で画像情報入出力制御手段（３０）の画像
情報入力ライン（ＤＡＴＡ）に画像情報がないとき、該
画像情報入力ライン（ＤＡＴＡ）に制御情報を与えるこ
とを特徴とする。

なお、カッコ内の記号は、図面に示し後述する実施例の
対応要素又は対応事項に付したものである。

〔作用〕

第１番の発明によれば、点灯開始手段（４３，４４）が
１画像形成の開始時にポリゴンミラー（２）が所定定速
度にあるときレーザドライバ（３１）に強制点灯情報を
与えるので、レーザドライバ（３１）がレーザ光源（３
４）を点灯する。これによりポリゴンミラー（２）がレ
ーザ光を走査し、ライン同期検知手段（８）がライン同
期信号（同期検知）を発生する。すると点灯情報発信手
段（４１〜４４）が、ライン同期信号（同期検知）に応
答してレーザドライバ（３１）に画像情報を含むレーザ
点灯情報（Ｖ　ＤＡＴＡ）を与える。

これにより画像形成が開始される。点灯情報発信手段（
４１〜４４）がレーザ点灯情報（Ｖ　ＤＡＴＡ）を与え
るようになるとレーザ光源（３４）が点灯するのでこれ
により、レーザ光の走査が所定位置になる毎にライン同
期検知手段（８）がライン同期信号（同期検知）を発生
し、点灯情報発信手段（４１〜４４）が、ライン同期信
号（同期検知）に応答してレーザドライバ（３１）にレ
ーザ点灯情報（Ｖ　ＤＡＴＡ）を与え以下、画像形成の
ためレーザ点灯情報（Ｖ　ＤＡＴＡ）がレーザドライバ
（３１）に与えられている間、ライン同期信号（同期検
知）の発生とこれに応答したレーザ点灯情報（Ｖ　ＤＡ
ＴＡ）の出力が、一方が他方を励起する循環形で継続す
る。

このように画像形成の開始時にポリゴンミラー（２）が
所定定速度にあるときレーザドライバ（３１）に強制点
灯情報を与えてレーザ光源（３４）を点灯してライン同
期信号（同期検知）を発生するようにしているので、待
機中はレーザ光源（３４）を消灯しポリゴンミラー（３
１）は回転駆動する。したがって、画像形成開始時間が
大幅に短くなり、しかもレーザ光源（３４）の寿命が長
くなる。

第２番の発明によれば、画像形成制御手段（２０）が、
ライン同期信号（同期検知）の変化点で画像情報入出力
制御手段（３０）の画像情報入力ライン（ＤＡＴＡ）に
画像情報がないとき、該画像情報入力ライン（ＤＡＴＡ
）に制御情報を与えるので１画像情報入カラインで画像
情報と制御情報の両者を画像情報入出力制御手段（３０
）に与えることができ、従来要した制御情報入力ライン
が省略となり、画像形成制御手段（２０）と画像情報入
出力制御手段（３０）との間のハーネスの本数が低減す
る。

本願の発明の他の目的および特徴は、図面を参照した以
下の実施例の説明より明らかになろう。

〔実施例〕

第３図に、一実施例の光学系を示し、第４図に機構部の
概要を示し、第１図に制御回路の概要を示す。

まず第３図を参照すると、ここに示す光学系ｌＯは、半
導体レーザ３４、集光レンズ５．シリンドリカルレンズ
６、ポリゴンミラー２、ポリゴンミラー駆動モータ１、
ｆθレンズ４、ミラー７、および同期検出器８で構成さ
れている。半導体レーザｌから出射されたビームは集光
レンズ５において平行ビームとなり、この平行ビームが
シリンドリカルレンズ６によりポリゴンミラー２に照射
される。さらにこの平行ビームはポリゴンミラー２で反
射され、ｆθレンズ４を通過後ミラー７によって反射し
、感光体ドラム３上で結像する。ポリゴンミラー２に照
射されるビームは、ポリゴンミラー２の回転によりその
反射角が変化し、感光体ドラム３上を走査することにな
る。なお、ポリゴンミラー２はモータ１により定速回転
され、１ライン走査毎に同期検知器８にレーザ光が入射
されるように構成されている。

第４図を参照すると、光学系１０はケース１１により密
閉構造になっており、光学系１０で形成されたビームは
防塵ガラス１７を介して感光体３上に照射される。感光
体３は帯電器１３により予め一様に帯電され、帯電され
た部位に光学系１０からのレーザ光が照射される。レー
ザ光の照射により感光体３上に潜像が形成され、該潜像
は現像器１４でトナーにより顕像化され、さらに搬送さ
れた転写紙１５に転写される。転写紙１５は定着工程を
経て装置外に排出される。なお感光体３は、顕像が転写
紙１５に転写された後にクリーニングユニット１６によ
りクリーニングされる。

第１図を参照すると、コントロールボードＰＣＢ　１に
は、ＣＰＵ２０および３つのセレクタ２２．２２．２３
が配置され、ライン走査における書出し位置を一定にす
るための同期検知信号（同期検知器８の出力ニライン同
期信号）、外部より入力される画像データＳ　ＤＡＴＡ
　、および画像データの同期をとるためのクロック信号
５ＣＬＫ　（画素同期信号）が入力される。同期検知信
号はＣＰＵ２０に割込み信号として入力される。Ｓ　Ｄ
ＡＴＡはスキャナ等の外部より与えられるＳ　ＤＡＴＡ
　Ｏ〜３の４ｂｉｔの画素データであり、０〜１５まで
の１６段階の濃度を表わしている。また５ＣＬＫ（画素
同期パルス）の立上りエツジに同期して１ドツト毎のＳ
　ＤＡＴＡが入力される。

同期検知信号（ライン同期信号）　、　５ＣＬＫ　（画
素同期信号）および５ＤＡＴＡ　（画像データ）は、ボ
ードＰＣＢ　１のセレクタ２１，２２，２３によりＣＰ
Ｕ２０の出力ボートデータ（コマンドデータ）と切換え
ることができる。なお、セレクタ２１゜２２．２３には
ＣＰＵ２０がセレクト信号を与える。すなわち、ＣＰＵ
２０によって選択された信号（ＰＣＢ　ｌに外部より入
力された信号またはコマンドデータ）がＤＥＴＰ、　Ｃ
ＬＫ、　ＤＡＴＡとしてラノン２４を介してボードＰＣ
Ｂ　２に送出される。

ＰＣＢ２には、信号ＤＥＰＴ、　ＣＬＫ、　ＤＡＴＡに
対し、ＣＰＵ２０からのコマンドであるか、あるいは外
部からの画像データ入力であるか、を判断するコマンド
／データ解析部３６があり、ＣＰＵ２０からのコマンド
であればビデオコントローラ３０のコマンド入力として
ビデオコントローラ３０に書込む。一方、画像データで
ある場合はバッファメモリのＲＡＭ３２又はＲＡＭ３３
にライン単位で交互に書込む。

入力がコマンドであるか画像データであるかは。

第６図に示すようにＣＰＵ２０のａカポートにより制御
される信号ＤＥＴＰの立上がり時のＤＡＴＡの状態によ
り判断する。入力がコマンドであるとＤＥＴＰの立上が
り時のＤＡＴＡの内容が、′°０”となって・いる。

この場合、ＣＰＵ２０は信号ＤＥＴＰを立上げる以前に
ＤＡＴＡを全て”０”とし、　ＣＬＫを０″に固定する
。

次に送出したいコマンドアドレスｌをＤＡＴＡにセット
した後、　ＣＬにを立上げる。

ビデオコントローラ３０は、このＣＬＫおよびＤＡＴＡ
がコマンド入力として与えられるので、ＣＬＫの立上が
りエツジでコマンドアドレス１を取り込む、その後、Ｃ
ＰＵ２０はＣＬＫを立下げ、コマンドデータ１をＤＡＴ
Ａに出力し、ＣＬＫを再度立上げることによりビデオコ
ントローラ３０にコマンドデータ１を与える。

以上の様にしてＣＰＵ２０からビデオコントローラ３０
に必要な制御データ（例えば主走査方向の書出しアドレ
ス等）をビデオコントローラ３０に送出する。

次に入力が画像データである場合は、ＣＰＵ２０はあら
かじめ外部の画像データ側にセレクト信号を出力してお
（，５ＣＬＫに同期した画像データＳ　ＤＡＴＡはビデ
オコントローラ３０の画像入力部に入力され、トグルバ
ッファと呼ばれるＲＡＭ３２．３３に順次書込まれる。

このトグルバッファ３２．３３は１ラインを片方のＲＡ
Ｍ３２に書込んでいる間に、もう一方のＲＡＭ３３から
１ライン前のデータを、書込みＣＬＫ　（Ｏ５Ｃ３５か
らのクロックの２分周）に同期して読出し、ＰＷＭ発生
回路３１を経由してレーザダイオード３４に点灯指令を
出す。これはＳ　ＣＬＫと書込みＣＬＫの非同期タイミ
ングを整合するためである。

ここで、書込み基準信号（Ｏ８Ｃ３５より与えられる信
号）は、ポリゴンミラー２のスキャンによる同期検知信
号と非同期であるため、第５図に示す様にビームが同期
検知器８をはずれた瞬間（ＤＥＴＰの立下り）のすぐ後
の立上がりまたは立下がりエツジより２分周が開始され
、書込みクロック（ＲＣＬＫ）として使用される。これ
により、同期検知信号に対して毎ラインで１／４ドツト
のずれ以下に押えることができる。

この時レーザビームは強制的に点灯させなくてはならな
い。ビデオコントローラ３０のメモリ読出し回路４０が
これを行なう。メモリ読出し回路４０の構成を第２図に
示す。

第２図において５ｃａｎ信号および強制点灯信号は、前
述のＣＰＵ２０からのコマンドによりビデオコントロー
ラ３０にセットされる信号である。

電源投入時、ＣＰＵ２０は、ポリゴンミラー２を駆動す
る図示を省略した駆動モータ１を、図示を省略したモー
タドライバ（ＰＬＬ回路）を介して回転させ、モータ１
が目標の回転にロックされる（モータ１の回転速度が所
定速度になる）と、モータドライバよりレディ信号がＣ
ＰＵ２０に送られる。ＣＰＵ２０はこれに応答して５ｃ
ａｎ＝　１　。

強制点灯＝１とする。すなわち強制点灯信号を発生する
。これによりメモリ読出し回路４０の出力ＶＤＡＴＡ＝
　１となり、該信号がＰＷＭ発生回路３１を介してＬＤ
３４を発光させる。

ＬＤ３４が発光し、ポリゴンミラー２が定速回転してい
るので、同期検知器８より検知信号（ＤＥＴＰ　ニライ
ン同期信号）が発生する。これにより、第４図に示す主
走査方向カウンタ（画像データ読出しアドレスカウンタ
）４１がクリアされ。

そして前述したＲ　ＣＬＫをカウントアツプする。カウ
ントデータは、バッファメモリ（ＲＡＭ３２゜ＲＡＭ３
３）の、読出しに指定されているものに与えられると共
に比較器４２にも与えられる。

ここで、カウントデータがあらかじめ設定された点灯開
始アドレス以上になると、比較器４２が読出し信号を発
生しこれをバッファメモリ　（ＲＡＭ３２、ＲＡＭ３３
）の、読出しに指定されているものに与える。これによ
りバッファメモリよりＲＣＬＫに同期して画像データが
読出されてＰＷＭ発生回路３１に与えられ、発光ダイオ
ード３４が次の同期信号の立下がりエツジによりクリア
されるまで点灯状態となる。従ってこの状態になれば、
強制点灯＝０としてもＬＤ３４はビーム出力が発生して
いるので、同期検知信号は常に発生される。

すなわち、強制点灯信号をレーザ発光開始の時に所定の
時間（同期検知信号が発生しこれによりカインタがクリ
アされるまでの時間）だけ「１」とすれば、その後は強
制点灯信号が「０」であってもＬＤ３４はメモリより読
出す画素データに対応して発光しこれにより同期検知信
号が発生する。

なお同期検知信号がＣＰＵ２０に割込み信号として入力
されない場合は、同期検知異常としてサービスマンコー
ルを発生するようにすれば、異常の検出が行なえる。た
だし本実施例では、プリント開始時間は短くしレーザダ
イオード３４の寿命およびサージ等による破壊の可能性
は低くするため、プリント待機時はポリゴンミラー２は
定常回転させたままで、　５ｃａｎ信号をＯＨに設定し
、レーザダイオード３４を点灯させないでおく。この時
。

同期検知異常は検出しないようにする必要がある。

コピー開始指示があると前述の様に５ｃａｎおよび強制
点灯＝１とし、これにより同期検知（ライン同期信号）
が発生しＣＰＵ２０に同期割込みが入力されたら強制点
灯＝０とする。

ＰＷＭ発生回路３１は、第７図に示すように１ビツト期
間（ＲＣＬＫＩ周期）内にビデオコントローラ３０より
与えられたＶＤＡＴＡ　（画素データ）に対応したパル
ス幅のパルスを発生する。すなわち、ＶＤＡＴＡ（４ビ
ツトの信号による１６階調の濃度）に対応したパルス幅
（デユーティ）のパルスを形成し、このパルス幅に応じ
てレーザダイオード３４の発光時間を制御するので、１
ビツト記録濃度が決定する。

なお、バッファメモリのＲＡＭ３２と３３は交互に書込
みに指定されかつ読出しに指定される。

すなわち、ＲＡＭ３２が書込みのときＲＡＭ３３は読出
しに、ＲＡＭ３２が読出しのときにはＲＡＭ３３が書込
みに指定される。

〔発明の効果〕

第１番の発明によれば、画像形成の開始時にポリゴンミ
ラー（２）が所定定速度にあるときレーザドライバ（３
１）に強制点灯情報を与えてレーザ光源（３４）を点灯
してライン同期信号（同期検知）を発生するようにして
いるので、待機中はレーザ光源（３４）を消灯しポリゴ
ンミラー（３１）は回転駆動する。

したがって、画像形成開始時間が大幅に短くなり、しか
もレーザ光源（３４）の寿命が長くなる。

第２番の発明によれば、画像情報入力ラインで画像情報
と制御情報の両者を画像情報入出力制御手段（３０）に
与えることができ、従来要した制御情報入力ラインが省
略となり、Ｉｉ像形成制御手段（２０）と画像情報入出
力制御手段（３０）との間のハーネスの本数が低減する
。

【図面の簡単な説明】

第１図は、レーザダイオードの発光制御部の構成概ｌｌ
１８を示すブロック図である。 第２図は、第３図に示すＶｉｄｅｏ　Ｃｏｒ＋ｔｒｏ１
回路３０に内蔵されたＶ　ＤＡＴ＾信号の出力制御を行
なう回路４０の回路図である。 第３図は１本発明のレーザ記録装置の光学系の機構概略
を示す斜視図である。 第４図は１本発明のレーザ記録装置の構成概略を示す側
面図である。 第５図は、書込みクロックＲＣＬにの発生タイミングを
示すタイムチャートである。 第６図は、ＣＰＵ２０のコマンド伝送の様子を示すタイ
ムチャートである。 第７図は、ＰＷＭ発生回路３１におけルＶ［１ＡＴＡ信
号とレーザ発光時間を制御するＶｉｄｅｏ信号の関係の
一例を示すタイムチャートである。 第８図は、従来のレーザ発光のための制御部概略を示す
ブロック図である。 ｌ：駆動モータ ２：ポリゴンミラ＝（ポリゴンミラー）３：感光体（感
光体）　　　　　　４：ｆθレンズ５：光束レンズ　　
　　　　　　６：シリンドリカルレンズ７：ミラー　　
　　　　　　　　　８：同期検知器（同期検知手段）Ｉ
Ｏ：光学系 １１：ケース　　　　　　　　　■３：帯電器１４：現
像器（現像手段）工５：転写紙１６：クリーニングユニ
ツト　　１７：防塵ガラス２０：ＣＰＵ（画像形成制御
手段） ２１〜２３：セレクタ　　　　　　　　２４ニライン３
０：ビデオコントローラ（画像情報入出力制御手段）３
１：ＰＷＭ発生回路（レーザドライバ）３２、：１３　
：　ＲＡＭ（バッファメモリ）３４：レーザダイオード
（レーザ光源）３５：Ｏ５Ｃ３６：コマンド／データ解
析部ＰＣＢＩ、ＰＣＢ２　：コントロールボード４１：
カウンタ　　　　　　　　　４２：コンパレータ４３ニ
オアゲート　　　　　　　４４：アンドゲート（４３，
４４：点灯開始手段） （４１〜４４：点灯情報発信手段）

Claims (2)

【特許請求の範囲】
1. （１）レーザ光源、レーザ光源を画像情報に応じて点灯
   付勢するレーザドライバ、レーザ光源が発したレーザ光
   を感光体に走査投射するポリゴンミラーおよび所定位置
   にあって、ポリゴンミラーで走査されたレーザ光の該所
   定位置到達を検出しライン同期信号を発生するライン同
   期検知手段を含み、レーザ光源の発するレーザ光をポリ
   ゴンミラーにより走査して感光体上に静電潜像を形成し
   、該潜像を現像手段で顕像化して画像を形成するレーザ
   記録装置において、 画像形成の開始時に前記ポリゴンミラーが所定定速度に
   あるときに前記レーザドライバに強制点灯情報を与える
   点灯開始手段、および、前記ライン同期信号に応答して
   前記レーザドライバに画像情報を含むレーザ点灯情報を
   与える点灯情報発信手段、を備えることを特徴とするレ
   ーザ記録装置。
2. （２）レーザ光源、レーザ光源を画像情報に応じて点灯
   付勢するレーザドライバ、画像情報バッファメモリを含
   み該メモリに入力画像情報を書込み書込んだ画像情報を
   レーザドライバに与える画像情報入出力制御手段、画像
   情報入出力制御手段に制御情報を与える画像形成制御手
   段、レーザ光源が発したレーザ光を感光体に走査投射す
   るポリゴンミラーおよび所定位置にあって、ポリゴンミ
   ラーで走査されたレーザ光の該所定位置到達を検出しラ
   イン同期信号を発生するライン同期検知手段を含み、レ
   ーザ光源の発するレーザ光をポリゴンミラーにより走査
   して感光体上に静電潜像を形成し、該潜像を現像手段で
   顕像化して画像を形成するレーザ記録装置において、 前記画像形成制御手段は、前記ライン同期信号の変化点
   で前記画像情報入出力制御手段の画像情報入力ラインに
   画像情報がないとき、該画像情報入力ラインに制御情報
   を与えることを特徴とするレーザ記録装置。