JPH0442925Y2 - - Google Patents

Info

Publication number
JPH0442925Y2
JPH0442925Y2 JP1986161236U JP16123686U JPH0442925Y2 JP H0442925 Y2 JPH0442925 Y2 JP H0442925Y2 JP 1986161236 U JP1986161236 U JP 1986161236U JP 16123686 U JP16123686 U JP 16123686U JP H0442925 Y2 JPH0442925 Y2 JP H0442925Y2
Authority
JP
Japan
Prior art keywords
heat spreader
pattern
transistor
semiconductor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986161236U
Other languages
Japanese (ja)
Other versions
JPS6367255U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986161236U priority Critical patent/JPH0442925Y2/ja
Publication of JPS6367255U publication Critical patent/JPS6367255U/ja
Application granted granted Critical
Publication of JPH0442925Y2 publication Critical patent/JPH0442925Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

【考案の詳細な説明】 <産業上の利用分野> 本考案は電力半導体装置に関し、特に複数個の
半導体チツプと、これら半導体チツプが搭載され
るヒートスプレツダーを備えた電力半導体装置に
関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a power semiconductor device, and more particularly to a power semiconductor device including a plurality of semiconductor chips and a heat spreader on which these semiconductor chips are mounted.

<考案の概要> 本考案は、基板上にヒートスプレツダーを介し
て複数個の半導体チツプが搭載されてなる電力半
導体装置において、電気的に共通接続される上記
ヒートスプレツダーを連結して一体化するととも
に、該ヒートスプレツダーの連結部の下面に溝を
設け、該溝対応部分を通して基板上の一部配線パ
ターンを形成した構造により、立体配線を可能に
し、必要な放熱面積を確保しつつ高密度実装が実
現でき、電力半導体装置の小型化が図れるもので
ある。
<Summary of the invention> The invention is a power semiconductor device in which a plurality of semiconductor chips are mounted on a substrate via heat spreaders, in which the heat spreaders are electrically connected in common. In addition to being integrated, a groove is provided on the lower surface of the connection part of the heat spreader, and a part of the wiring pattern on the board is formed through the groove corresponding part, making it possible to perform three-dimensional wiring and secure the necessary heat dissipation area. It is possible to achieve high-density packaging while reducing the size of the power semiconductor device.

<従来の技術> 第3図は従来の電力半導体装置の内部構造を示
す断面図、第4図は同要部上面図(ただし半導体
チツプは除く)である。
<Prior Art> FIG. 3 is a sectional view showing the internal structure of a conventional power semiconductor device, and FIG. 4 is a top view of the same essential parts (excluding the semiconductor chip).

電力半導体装置の内部には、アルミニウム等の
基板11より成り、絶縁層12が形成され、さら
にその上に所定の配線パターン13の形成された
回路基板20が設けられている。この回路基板2
0上には、入出力端子14と、半導体チツプ16
を搭載したヒートスプレツダー15が備えられて
いる。なお本例において、半導体チツプ16はパ
ワー用のトランジスタである。半導体チツプ16
の上面電極(エミツタ・ベース)と配線パターン
13間はそれぞれボンデイングワイヤ17により
接続されている。また裏面電極(コレクタ)はヒ
ートスプレツダー15を介し、ヒートスプレツダ
ー15下に重なつて形成された配線パターン13
に接続される。さらに、回路基板20の周囲に電
力半導体装置の外殻の一部を形成する外枠18が
設けられ、回路基板20及び外枠18により形成
される容器中には、内部の構成部材を保護するた
めの樹脂19が充填される。
Inside the power semiconductor device, there is provided a circuit board 20 made of a substrate 11 made of aluminum or the like, on which an insulating layer 12 is formed, and on which a predetermined wiring pattern 13 is formed. This circuit board 2
0, there are input/output terminals 14 and a semiconductor chip 16.
It is equipped with a heat spreader 15 equipped with. In this example, the semiconductor chip 16 is a power transistor. semiconductor chip 16
The upper surface electrode (emitter base) and the wiring pattern 13 are connected by bonding wires 17, respectively. Further, the back electrode (collector) is connected via the heat spreader 15 to a wiring pattern 13 formed overlappingly below the heat spreader 15.
connected to. Further, an outer frame 18 forming a part of the outer shell of the power semiconductor device is provided around the circuit board 20, and a container formed by the circuit board 20 and the outer frame 18 protects internal components. A resin 19 is filled for this purpose.

第4図において、aは上段トランジスタのコレ
クタ接続用パターン、bは上段トランジスタのベ
ース接続用パターン、gは上段トランジスタのエ
ミツタ並びに下段トランジスタのコレクタ接続用
パターン、dは下段トランジスタのエミツタ接続
用パターン、eは下段トランジスタのベース接続
用パターンである。
In FIG. 4, a is a pattern for connecting the collector of the upper transistor, b is a pattern for connecting the base of the upper transistor, g is a pattern for connecting the emitter of the upper transistor and the collector of the lower transistor, d is a pattern for connecting the emitter of the lower transistor, e is a pattern for connecting the base of the lower stage transistor.

なお図中、○印は端子14の取付け位置を示
す。
In addition, in the figure, the ○ mark indicates the mounting position of the terminal 14.

また第5図にその回路図を示す。 Moreover, the circuit diagram is shown in FIG.

<考案が解決しようとする問題点> ところが上記従来配線構造では、装置の中央部
に配置されている上段トランジスタのコレクタ端
子位置(パターンg上の○印部分)を装置周辺部
に配置しようとする場合、該端子を特殊形状に加
工してジヤンパー端子として使用するか、或いは
基板20上の配線パターン13を平面的にヒート
スプレツダー15の外周部分に迂回させて回路形
成する必要がある。
<Problems to be solved by the invention> However, in the above-mentioned conventional wiring structure, the collector terminal position of the upper stage transistor (marked with a circle on pattern g), which is located in the center of the device, is attempted to be located in the periphery of the device. In this case, it is necessary to process the terminal into a special shape and use it as a jumper terminal, or to form a circuit by detouring the wiring pattern 13 on the substrate 20 to the outer peripheral portion of the heat spreader 15 in a plane.

従つてこれらの方法では、いづれにしても端子
の形状が複雑になるか或いは基板の面積が大きく
なるといつた問題点が生じる。
Therefore, in any case, problems arise in these methods, such as the shape of the terminal becomes complicated or the area of the substrate becomes large.

本考案はこのような事情を鑑みてなされたもの
であつて、その目的は、出力端子の装置周辺部へ
の配置が容易に実施でき、ヒートスプレツダーの
必要な放熱面積を確保しつつ高密度実装が可能な
電力半導体装置を提供することである。
The present invention was developed in view of these circumstances, and its purpose is to facilitate the placement of output terminals around the device, secure the required heat dissipation area of the heat spreader, and achieve high efficiency. An object of the present invention is to provide a power semiconductor device that can be densely packaged.

<問題点を解決するための手段> 本考案は、回路基板上に、ヒートスプレツダー
を介して複数個の半導体チツプが搭載されてなる
電力半導体装置において、電気的に共通接続され
る上記ヒートスプレツダーを連結して一体化する
とともに、該ヒートスプレツダーの連結部の下面
に溝を設け、該溝対応部分を通して基板上の一部
配線パターンを形成してなることを特徴とする。
<Means for Solving the Problems> The present invention provides a power semiconductor device in which a plurality of semiconductor chips are mounted on a circuit board via a heat spreader. The heat spreader is characterized in that the spreaders are connected and integrated, a groove is provided on the lower surface of the connection part of the heat spreader, and a part of the wiring pattern on the substrate is formed through the corresponding part of the groove.

<作用> 本考案は上記構造のヒートスプレツダーを使用
し、該ヒートスプレツダーの溝に対応させて基板
上の一部配線パターンを形成したことにより、立
体配線が可能になり、出力端子の回路基板周辺部
への配置が容易に実施できる。また、ヒートスプ
レツダーの必要な放熱面積を確保しつつ高密度実
装が実現でき、これによつて装置の小型化が図れ
る。
<Function> The present invention uses a heat spreader with the above structure, and forms a part of the wiring pattern on the board to correspond to the grooves of the heat spreader, thereby enabling three-dimensional wiring and connecting the output terminals. can be easily placed around the circuit board. In addition, high-density packaging can be achieved while ensuring the necessary heat dissipation area of the heat spreader, thereby making it possible to downsize the device.

<実施例> 以下、本考案の実施例を図面を参照して説明す
る。
<Example> Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本考案に係る電力半導体装置の一実施
例の内部構造を示す断面図、第2図は同要部上面
図(ただし半導体チツプは除く)である。
FIG. 1 is a cross-sectional view showing the internal structure of an embodiment of a power semiconductor device according to the present invention, and FIG. 2 is a top view of the same essential parts (excluding the semiconductor chip).

本実施例は、上下2段に半導体チツプを配置す
る構造のものについて説明するが、チツプの配置
等これに限定されるものではない。
In this embodiment, a structure in which semiconductor chips are arranged in two stages, upper and lower, will be described, but the arrangement of the chips is not limited to this.

第1図のように、本例の電力半導体装置は、ア
ルミニウム等の基板1の表面に絶縁層2が形成さ
れ、さらにその上に第2図に示す形状に配線パタ
ーン3が形成された回路基板10を備えている。
なお○印は出力端子4の取付け位置を示す。さら
に回路基板10には出力端子4が取付けられ、ま
たヒートスプレツダー5,5′を介して半導体チ
ツプ6が搭載され、ボンデイングワイヤ7により
半導体チツプ6上面と電極パターン3間が結線さ
れる。この後回路基板10の周囲に外枠8が設け
られ、該外枠内に樹脂9が充填される。
As shown in FIG. 1, the power semiconductor device of this example is a circuit board in which an insulating layer 2 is formed on the surface of a substrate 1 made of aluminum or the like, and a wiring pattern 3 in the shape shown in FIG. 2 is further formed thereon. It is equipped with 10.
Note that the ○ mark indicates the mounting position of the output terminal 4. Furthermore, an output terminal 4 is attached to the circuit board 10, a semiconductor chip 6 is mounted via heat spreaders 5, 5', and a bonding wire 7 connects the top surface of the semiconductor chip 6 and the electrode pattern 3. Thereafter, an outer frame 8 is provided around the circuit board 10, and a resin 9 is filled in the outer frame.

本例において、半導体チツプ6はパワー用のト
ランジスタであり、回路基板10の上段に配置さ
れるヒートスプレツダー5は上段トランジスタの
コレクタが共通接続されるよう隣接するヒートス
プレツダー部5a間を連結して一体化してなり、
その連結部5bの下面には溝5cが設けられ、該
ヒートスプレツダー5を回路基板10に接合した
場合に、溝5cの対応部分に回路基板10の一部
配線パターン3が位置するように構成されてい
る。
In this example, the semiconductor chip 6 is a power transistor, and the heat spreader 5 arranged on the upper stage of the circuit board 10 connects adjacent heat spreader parts 5a so that the collectors of the upper stage transistors are commonly connected. Connected and integrated,
A groove 5c is provided on the lower surface of the connecting portion 5b, so that when the heat spreader 5 is joined to the circuit board 10, a part of the wiring pattern 3 of the circuit board 10 is located in a corresponding part of the groove 5c. It is configured.

第2図において、連結し一体化されたヒートス
プレツダー5によつて、上段各トランジスタ(図
示しない)のコレクタは共通接続されて配線パタ
ーンaの端子取付け位置まで導かれる。bは上段
各トランジスタのベース接続用パターンである。
cは上段トランジスタのエミツタ並びに下段トラ
ンジスタのベース接続用パターン(第4図のgに
相当する)であつて、下段各トランジスタ(図示
しない)のコレクタを各ヒートスプレツダー5′
を介して接続するとともに、この配線パターンc
により、上記一体化されたヒートスプレツダー5
の溝5c対応部分を通して上段トランジスタのエ
ミツタ端子取付け位置まで導いている。そしてパ
ターンcの○印の位置に上段トランジスタのエミ
ツタ専用の出力端子4が固定される。dは下段ト
ランジスタのエミツタ接続用パターン、eは下段
トランジスタのベース接続用パターンである。ま
たfは別途設けられた下段トランジスタのコレク
タ接続用パターンで、下段トランジスタのコレク
タ専用の出力端子4が固定される。
In FIG. 2, the collectors of the upper stage transistors (not shown) are commonly connected and guided to the terminal attachment position of wiring pattern a by means of a heat spreader 5 which is connected and integrated. b is a pattern for connecting the bases of each transistor in the upper stage.
c is a pattern for connecting the emitter of the upper transistor and the base of the lower transistor (corresponding to g in FIG. 4), and connects the collector of each lower transistor (not shown) to each heat spreader 5'.
This wiring pattern c
Accordingly, the integrated heat spreader 5
It is led to the emitter terminal mounting position of the upper stage transistor through the corresponding part of the groove 5c. Then, the output terminal 4 dedicated to the emitter of the upper stage transistor is fixed at the position marked with a circle in pattern c. d is a pattern for connecting the emitter of the lower transistor, and e is a pattern for connecting the base of the lower transistor. Further, f is a pattern for connecting the collector of the lower transistor which is separately provided, and the output terminal 4 dedicated to the collector of the lower transistor is fixed.

本考案は、上記構造のヒートスプレツダー5を
使用することにより、立体配線が可能になつてお
り、従来例において(第4図参照)装置中央部に
配置されていた端子位置(パターンgの○印部
分)の装置周辺部への配置が容易に実施できる。
またヒートスプレツダー必要な放熱面積を確保し
つつ高密度実装が可能である。
The present invention enables three-dimensional wiring by using the heat spreader 5 with the above structure, and the terminal position (pattern g), which was placed in the center of the device in the conventional example (see Figure 4) (○ marked part) can be easily placed around the device.
In addition, high-density mounting is possible while ensuring the necessary heat dissipation area for the heat spreader.

<考案の効果> 以上述べてきたように本考案によれば、極めて
簡単な構造で、出力端子の装置周辺部への配置が
容易に実施でき、またヒートスプレツダーの必要
な放熱面積を確保しつつ高密度実装が可能である
ため、これによつて装置の小型化が図れる。
<Effects of the invention> As described above, according to the invention, the structure is extremely simple, the output terminals can be easily placed around the device, and the necessary heat dissipation area of the heat spreader can be secured. Since it is possible to implement high-density packaging at the same time, it is possible to downsize the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例の側断面図、第2図
は同実施例におけるチツプ搭載前の上面図、第3
図は従来例の側断面図、第4図は同従来例におけ
るチツプ搭載前の上面図、第5図は第4図の等価
回路図である。 10……回路基板、3……電極パターン、4…
…入出力端子、5……ヒートスプレツダー部、5
b……連結部、5c……溝、6……半導体チツ
プ。
Figure 1 is a side sectional view of one embodiment of the present invention, Figure 2 is a top view of the same embodiment before chip mounting, and Figure 3 is a side sectional view of an embodiment of the present invention.
4 is a top view of the conventional example before chip mounting, and FIG. 5 is an equivalent circuit diagram of FIG. 4. 10... Circuit board, 3... Electrode pattern, 4...
...Input/output terminal, 5...Heat spreader section, 5
b...Connecting portion, 5c...Groove, 6...Semiconductor chip.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 基板上にヒートスプレツダーを介して複数個の
半導体チツプが搭載されてなる電力半導体装置に
おいて、電気的に共通接続される上記ヒートスプ
レツダーを連結して一体化するとともに、該ヒー
トスプレツダーの連結部の下面に溝を設け、該溝
対応部分を通して基板上の一部配線パターンを形
成してなることを特徴とする電力半導体装置。
In a power semiconductor device in which a plurality of semiconductor chips are mounted on a substrate via heat spreaders, the heat spreaders that are electrically connected in common are connected and integrated, and the heat spreaders are 1. A power semiconductor device characterized in that a groove is provided on the lower surface of a connecting portion of a semiconductor device, and a part of a wiring pattern on a substrate is formed through a corresponding portion of the groove.
JP1986161236U 1986-10-21 1986-10-21 Expired JPH0442925Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986161236U JPH0442925Y2 (en) 1986-10-21 1986-10-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986161236U JPH0442925Y2 (en) 1986-10-21 1986-10-21

Publications (2)

Publication Number Publication Date
JPS6367255U JPS6367255U (en) 1988-05-06
JPH0442925Y2 true JPH0442925Y2 (en) 1992-10-12

Family

ID=31087359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986161236U Expired JPH0442925Y2 (en) 1986-10-21 1986-10-21

Country Status (1)

Country Link
JP (1) JPH0442925Y2 (en)

Also Published As

Publication number Publication date
JPS6367255U (en) 1988-05-06

Similar Documents

Publication Publication Date Title
US5994772A (en) Semiconductor package
JPH064595Y2 (en) Hybrid IC
JP2863155B2 (en) Semiconductor package and method of assembling the same
JP2708309B2 (en) Multi-chip type semiconductor device
JPH0442925Y2 (en)
JPS6157542U (en)
JPS6351451U (en)
JPH01130552U (en)
JPH01139447U (en)
JPS63147831U (en)
JPH01112044U (en)
JPH0343738U (en)
JP2001007255A (en) High-efficiency heat radiating type chip dimension package method and device
JPS63187330U (en)
JPS61164076U (en)
JPH01104048U (en)
JPS61109167U (en)
JPS63174460U (en)
JPS5914338U (en) hybrid integrated circuit
JPS63164245U (en)
JPS61123544U (en)
JPH0343742U (en)
JPH0388350U (en)
JPH02244753A (en) Integrated circuit device
JPS61153374U (en)