JPH0442344A - Function distributed information processing system - Google Patents
Function distributed information processing systemInfo
- Publication number
- JPH0442344A JPH0442344A JP14954190A JP14954190A JPH0442344A JP H0442344 A JPH0442344 A JP H0442344A JP 14954190 A JP14954190 A JP 14954190A JP 14954190 A JP14954190 A JP 14954190A JP H0442344 A JPH0442344 A JP H0442344A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- processing system
- information
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 16
- 230000015654 memory Effects 0.000 claims abstract description 24
- 238000004364 calculation method Methods 0.000 abstract description 15
- 238000004891 communication Methods 0.000 abstract description 10
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムに関し、特に複数の専用プロ
セッサから構成される機能分散型情報処理システムに関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing system, and particularly to a functionally distributed information processing system comprising a plurality of dedicated processors.
なお、上述の専用プロセッサは次のような特徴を有する
。Note that the above-mentioned dedicated processor has the following characteristics.
■ それぞれ独立したO3(Qperating S
ystem)で動作する。■ Each independent O3 (Qperating S
system).
■ そのO8上で動作するソフトウェア(アプリケーシ
ョンソフトウェア)を使用者が作成できる。■ The user can create software (application software) that runs on the O8.
■ それぞれ機能が特化されている。■ Each has specialized functions.
(従来の技術〕
従来、この種の機能分散型情報処理システムは、各専用
プロセッサ間の情報(データ等)の授受をIlo (I
nputloutput)命令による入出力処理によっ
て行っていた。(Prior Art) Conventionally, this type of function-distributed information processing system transfers information (data, etc.) between dedicated processors using Ilo (I
This was done through input/output processing using the (nputloutput) command.
上述した従来の機能分散型情報処理システムでは、各専
用プロセッサが他の専用プロセッサとの間で情報の授受
を行う際に、その授受が入出力制御部を介したI10命
令による入出力処理で実現されているので、各専用プロ
セッサ間の情報の授受を高速に実行することができない
という欠点がある。In the conventional function-distributed information processing system described above, when each dedicated processor exchanges information with other dedicated processors, the exchange is realized by input/output processing using the I10 instruction via the input/output control unit. Therefore, there is a drawback that information cannot be exchanged quickly between dedicated processors.
本発明の目的は、上述の点に鑑み、各専用プロセッサ間
の情報の授受を高速に実行することができる機能分散型
情報処理システムを提供することにある。In view of the above-mentioned points, an object of the present invention is to provide a functionally distributed information processing system capable of exchanging information between dedicated processors at high speed.
本発明の機能分散型情報処理システムは、複数の専用プ
ロセッサから構成される機能分散型情報処理システムに
おいて、前記複数の専用プロセッサのそれぞれから直接
的にアクセスすることが可能な共有メモリと、各専用プ
ロセッサ間の情報の授受を行う際に前記共有メモリを介
してその情報の授受を実行する前記複数の専用プロセッ
サとを有する。A distributed function information processing system of the present invention includes a shared memory that can be directly accessed by each of the plurality of dedicated processors, and a shared memory that can be accessed directly from each of the plurality of dedicated processors; and the plurality of dedicated processors that execute the exchange of information via the shared memory when exchanging information between the processors.
本発明の機能分散型情報処理システムでは、複数の専用
プロセッサのそれぞれから直接的にアクセスすることが
可能な共有メモリが設けられ、各専用プロセッサ間の情
報の授受が共有メモリを介して実行される。In the functionally distributed information processing system of the present invention, a shared memory that can be directly accessed by each of a plurality of dedicated processors is provided, and information is exchanged between the dedicated processors via the shared memory. .
〔実施例〕 次に、本発明について図面を参照して詳細に説明する。〔Example〕 Next, the present invention will be explained in detail with reference to the drawings.
第1図は、本発明の一実施例に係る機能分散型情報処理
システムの構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a functionally distributed information processing system according to an embodiment of the present invention.
この機能分散型情報処理システムは、共有メモリ10と
、科学計算用プロセッサ20−1と、汎用プロセッサ2
0−2と、データベース用プロセッサ20−3と、通信
処理用プロセッサ20−4と、主記憶30−1〜30−
4と、入出力制御部401〜40−4と、ファイル装置
50−1〜504と、入出力装置51−2と、回線制御
部524とを含んで構成されている。This functionally distributed information processing system includes a shared memory 10, a scientific calculation processor 20-1, and a general-purpose processor 2.
0-2, a database processor 20-3, a communication processing processor 20-4, and main memories 30-1 to 30-.
4, input/output control units 401 to 40-4, file devices 50-1 to 504, input/output device 51-2, and line control unit 524.
科学計算用プロセッサ20−1.汎用プロセッサ20−
2、データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、それぞれ独立したO8で動作
する専用プロセッサであり、それぞれ主記憶30−1〜
30−4および入出力制御部40−1〜40−4を接続
している。Scientific calculation processor 20-1. General-purpose processor 20-
2. The database processor 20-3 and the communication processor 20-4 are dedicated processors that operate on independent O8, and each has main memories 30-1 to 30-4.
30-4 and input/output control units 40-1 to 40-4 are connected.
各入出力制御部4O−n(nは1〜4の整数)には、各
ファイル装置50−nが接続されている。Each file device 50-n is connected to each input/output control unit 4O-n (n is an integer from 1 to 4).
汎用プロセッサ20−2に接続されている人出力制御部
40−2には、入出力装置51−2が接続されている。An input/output device 51-2 is connected to the human output control section 40-2, which is connected to the general-purpose processor 20-2.
通信処理用プロセッサ20−4に接続されている入出力
制御部40−4には、回線制御部524が接続されてい
る。A line control section 524 is connected to the input/output control section 40-4, which is connected to the communication processing processor 20-4.
科学計算用プロセッサ20−1は、科学技術計算を高速
に処理する専用プロセッサである。The scientific calculation processor 20-1 is a dedicated processor that processes scientific and technical calculations at high speed.
汎用プロセッサ20−2は、外部との情報の入出力や一
般事務計算等を汎用的に処理する専用プロセッサである
(ここでは、他の専用プロセッサと同列に論じるために
汎用プロセッサ20−2も専用プロセッサの1つとして
扱う)。The general-purpose processor 20-2 is a dedicated processor that generally processes information input/output with the outside, general office calculations, etc. (treated as one of the processors).
データベース用プロセッサ20−3は、データヘースの
管理および処理を主に実行する専用プロセッサである。The database processor 20-3 is a dedicated processor that mainly executes data storage management and processing.
通信処理用プロセッサ20−4は、通信回線からの入出
力を処理する専用プロセッサである。The communication processing processor 20-4 is a dedicated processor that processes input and output from the communication line.
科学計算用プロセッサ20−1.汎用プロセッサ20−
2.データベース用プロセッサ20−3および通信処理
用プロセッサ20−4は、共有メモリ10と直接的に接
続されている(各専用プロセッサは入出力制御部40−
nを介さず直接的に共有メモリ10にアクセスすること
が可能である)。すなわち、各専用プロセッサは、共有
メモリ10を介して相互に接続されている。Scientific calculation processor 20-1. General-purpose processor 20-
2. The database processor 20-3 and the communication processor 20-4 are directly connected to the shared memory 10 (each dedicated processor is connected to the input/output controller 40-4).
(It is possible to access the shared memory 10 directly without using the shared memory 10). That is, the dedicated processors are interconnected via the shared memory 10.
次に、このように構成された本実施例の機能分散型情報
処理システムの動作について説明する。Next, the operation of the functionally distributed information processing system of this embodiment configured as described above will be explained.
各専用プロセッサ(科学計算用プロセッサ201、汎用
プロセッサ20−’2.データヘース用プロセッサ20
−3および通信処理用プロセッサ2O−4)は、共有メ
モリ10を介して相互間の情報の授受を行う。Each dedicated processor (scientific calculation processor 201, general-purpose processor 20-'2, data storage processor 20
-3 and the communication processing processor 2O-4) exchange information with each other via the shared memory 10.
例えば、汎用プロセッサ20−2から科学計算用プロセ
ッサ20−1に対してデータが送られる場合を考える。For example, consider a case where data is sent from the general-purpose processor 20-2 to the scientific calculation processor 20-1.
この場合には、まず汎用プロセッサ20−2は、そのデ
ータを共有メモリ10の決められた領域に書き込む。In this case, the general-purpose processor 20-2 first writes the data into a predetermined area of the shared memory 10.
科学計算用プロセッサ20−1は、その領域にデータが
書き込まれたことを検出し、書き込まれたそのデータを
読み取り、そのデータを使用して科学技術計算の処理を
実行する。The scientific calculation processor 20-1 detects that data has been written in the area, reads the written data, and uses the data to perform scientific calculation processing.
これらの動作は入出力制御部4O−n(上達の例では、
入出力制御部40−1および4O−2)を介さずに実行
されるので、データの転送は高速に実行される。These operations are performed by the input/output control unit 4O-n (in the example of progress,
Since the data transfer is executed without going through the input/output control units 40-1 and 40-2), the data transfer is executed at high speed.
他の専用プロセッサ相互間の情報の授受についても、同
様に、全て共有メモリ10を介して行われる。Similarly, all information is exchanged between other dedicated processors via the shared memory 10.
次に、本発明と比較するために、従来の機能分散型情報
処理システムの一例の動作について、第2図を参照して
説明する。Next, for comparison with the present invention, the operation of an example of a conventional functionally distributed information processing system will be described with reference to FIG.
第2図に示す従来の機能分散型情報処理システムでは、
各専用プロセッサ(科学計算用プロセッサ20−5.汎
用プロセッサ20−6.データへ−入用プロセッサ20
−7および通(言処理用プロセッサ2O−8)は、各入
出力制御部40−m(mは5〜8の整数)を介して相互
に接続されている。In the conventional functionally distributed information processing system shown in Figure 2,
Each dedicated processor (scientific calculation processor 20-5. General-purpose processor 20-6. To data - necessary processor 20
-7 and the communication processor 2O-8 are connected to each other via each input/output control unit 40-m (m is an integer from 5 to 8).
各専用プロセッサは、入出力制御部40−mを介して相
互間の情報の授受を行う。Each dedicated processor exchanges information with each other via the input/output control unit 40-m.
例えば、汎用プロセッサ20−6から科学計算用プロセ
ッサ20−5に対してデータが送られる場合を考える。For example, consider a case where data is sent from the general-purpose processor 20-6 to the scientific calculation processor 20-5.
この場合には、まず汎用プロセッサ20−6は、そのデ
ータをI10命令で入出力制御部40−6を介して入出
力制御部40−5 (科学計算用プロセッサ20−5に
接続されている入出力制御部)に転送する(I10命令
による入出力処理を行う)。In this case, the general-purpose processor 20-6 first sends the data to the input/output controller 40-5 (input connected to the scientific calculation processor 20-5) via the input/output controller 40-6 using the I10 instruction. output control unit) (performs input/output processing using the I10 instruction).
このようにしてデータを受けた入出力制御部40−5は
、科学計算用プロセッサ20−5にそのデータを送る。The input/output control unit 40-5, which has received the data in this way, sends the data to the scientific calculation processor 20-5.
〔発明の効果]
以上説明したように本発明は、各入出力制御部を介さず
に共有メモリを介して各専用プロセッサ間の情報の授受
を行うことにより、各専用プロセッサ間の情報の授受を
高速に実行することができるという効果がある。[Effects of the Invention] As explained above, the present invention enables the exchange of information between the dedicated processors by exchanging information between the dedicated processors via the shared memory without going through each input/output control unit. This has the effect of being able to be executed at high speed.
第1図は本発明の一実施例の構成を示すブロック図、
第2図は従来の機能分散型情報処理システムの一例の構
成を示すブロック図である。
図において、
10・・・・・
20−1・・・
20−2・・・
20−3・・・
・・・共有メモリ、
・・・科学計算用プロセッサ、
・・・汎用プロセッサ、
・・・データベース用プロセッ
サ、
・・・通信処理用プロセッサ、
4・主記憶、
4・入出力制御部、
4・ファイル装置、
・・・入出力装置、
・・・回線制御部である。
20−4 ・ ・ ・
30−1〜30
40−1〜40
50−1〜50
51−2 ・ ・ ・
52−4 ・ ・ ・FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of an example of a conventional functionally distributed information processing system. In the figure, 10...20-1...20-2...20-3...shared memory, scientific computing processor, general-purpose processor,... Processor for database, . . . processor for communication processing, 4. Main memory, 4. Input/output control section, 4. File device, . . . input/output device, . . line control section. 20-4 ・ ・ ・ 30-1 ~ 30 40-1 ~ 40 50-1 ~ 50 51-2 ・ ・ ・ 52-4 ・ ・ ・
Claims (1)
理システムにおいて、 前記複数の専用プロセッサのそれぞれから直接的にアク
セスすることが可能な共有メモリと、各専用プロセッサ
間の情報の授受を行う際に前記共有メモリを介してその
情報の授受を実行する前記複数の専用プロセッサと を有することを特徴とする機能分散型情報処理システム
。[Claims] In a functionally distributed information processing system composed of a plurality of dedicated processors, there is provided a shared memory that can be directly accessed by each of the plurality of dedicated processors, and information between each of the dedicated processors. A function-distributed information processing system characterized by comprising: the plurality of dedicated processors that execute the exchange of information via the shared memory when the information is exchanged.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14954190A JPH0442344A (en) | 1990-06-07 | 1990-06-07 | Function distributed information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14954190A JPH0442344A (en) | 1990-06-07 | 1990-06-07 | Function distributed information processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0442344A true JPH0442344A (en) | 1992-02-12 |
Family
ID=15477402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14954190A Pending JPH0442344A (en) | 1990-06-07 | 1990-06-07 | Function distributed information processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0442344A (en) |
-
1990
- 1990-06-07 JP JP14954190A patent/JPH0442344A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0258649B2 (en) | ||
JPS59154564A (en) | Programmable controller | |
EP1415233A1 (en) | Efficient interrupt system for system on chip design | |
JPS63158657A (en) | Coprocessor control system | |
JPH0442344A (en) | Function distributed information processing system | |
JPH03257652A (en) | Multiprocessor system and interruption controller | |
JPH02500692A (en) | Integration of computational elements in multiprocessor computers | |
JPS6347835A (en) | Pipeline computer | |
JP2019191704A (en) | Processor and information processing apparatus | |
JPH0358163A (en) | Loosely coupled multiprocessor system | |
JPH10247182A (en) | Multiprocessor system | |
JPS61136159A (en) | Single chip microcomputer | |
JPS62152061A (en) | Microprocessor | |
JPH01263858A (en) | Multi-processor system | |
JP3043361B2 (en) | Distributed processor control method | |
JPS63158654A (en) | Microcontroller | |
JPH0418658A (en) | Function distributed computer system | |
JPH033047A (en) | Memory with arithmetic function | |
JPS62293365A (en) | Data transfer system | |
JPH02110633A (en) | Cpu | |
JPH03104086A (en) | Memory with arithmetic function | |
JPH04184548A (en) | Memory extension system | |
JPS61251943A (en) | Data processor | |
JPH07129519A (en) | Dual cpu system | |
JPH02224048A (en) | Information processor |