JPH0440270Y2 - - Google Patents

Info

Publication number
JPH0440270Y2
JPH0440270Y2 JP1982097169U JP9716982U JPH0440270Y2 JP H0440270 Y2 JPH0440270 Y2 JP H0440270Y2 JP 1982097169 U JP1982097169 U JP 1982097169U JP 9716982 U JP9716982 U JP 9716982U JP H0440270 Y2 JPH0440270 Y2 JP H0440270Y2
Authority
JP
Japan
Prior art keywords
transistor
base
resistor
emitter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982097169U
Other languages
Japanese (ja)
Other versions
JPS592159U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9716982U priority Critical patent/JPS592159U/en
Publication of JPS592159U publication Critical patent/JPS592159U/en
Application granted granted Critical
Publication of JPH0440270Y2 publication Critical patent/JPH0440270Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

【考案の詳細な説明】 この考案はトランジスタ装置に係り、特にトラ
ンジスタチツプ上に薄膜抵抗を形成した回路ユニ
ツトに関する。
[Detailed Description of the Invention] This invention relates to a transistor device, and particularly to a circuit unit in which a thin film resistor is formed on a transistor chip.

ビデオテープレコーダ等、各種の電子回路を複
合して構成される電子機器では、その構成回路が
集積回路(IC)化することが機能面で不利にな
る場合や回路定数の設定等によりIC化が困難な
場合がある。一般に、ICでは抵抗素子に拡散抵
抗が用いられ、複数のトランジスタが形成されて
いるが、各素子はアイソレーシヨンにより他の素
子と電気的に分離されているため、寄生トランジ
スタ効果の存在を無視することができない。ま
た、一般に、ICでは高周波特性の良好なトラン
ジスタ、スイツチング速度の早いトランジスタ、
或いは高耐圧、大電流のトランジスタ等を形成す
ることが困難である。このため、IC化に適さな
い回路を含む電子機器では、個別部品のトランジ
スタやチツプ抵抗器を使用して回路を構成し、
IC等とともにプリント基板にその部品を実装し
て構成している。
In electronic equipment such as video tape recorders, which are composed of a combination of various electronic circuits, there are cases in which it is disadvantageous in terms of functionality to convert the component circuits into integrated circuits (ICs), or there are cases in which it is difficult to convert them into ICs due to the setting of circuit constants, etc. It can be difficult. Generally, in ICs, diffused resistance is used as a resistance element to form multiple transistors, but since each element is electrically separated from other elements by isolation, the existence of parasitic transistor effects is ignored. Can not do it. In addition, in general, ICs use transistors with good high frequency characteristics, transistors with fast switching speed,
Alternatively, it is difficult to form transistors with high breakdown voltage and large current. For this reason, in electronic devices that include circuits that are not suitable for IC implementation, circuits are constructed using individual components such as transistors and chip resistors.
The components are mounted on a printed circuit board along with ICs and other components.

第1図及び第2図は個別部品で構成されるトラ
ンジスタ回路を示している。第1図はリレードラ
イブ回路を示し、このリレードライブ回路にはス
イツチング回路としてのトランジスタ回路2が設
置されている。即ち、トランジスタ4のベースに
は抵抗6を介して入力端子8Aが形成され、エミ
ツタには入力端子8Bが形成されるとともに、エ
ミツタ・ベース間には抵抗10が接続されてい
る。入力端子8Bは基準電位点(GND)端子8
Cと共通になつている。また、トランジスタ4の
コレクタと電圧印加端子12との間には、並列に
リレー14の励磁コイル14Aとダイオード16
が接続されている。このリレードライブ回路で
は、入力端子8A,8B間に印加される入力電圧
Viによるトランジスタのスイツチングで、リレ
ー14の励磁コイル14Aの励磁電流が制御さ
れ、その接点14Bが開閉する。
FIGS. 1 and 2 show transistor circuits made up of individual components. FIG. 1 shows a relay drive circuit, in which a transistor circuit 2 as a switching circuit is installed. That is, an input terminal 8A is formed at the base of the transistor 4 via a resistor 6, an input terminal 8B is formed at the emitter, and a resistor 10 is connected between the emitter and the base. Input terminal 8B is reference potential point (GND) terminal 8
It is common with C. Further, between the collector of the transistor 4 and the voltage application terminal 12, an exciting coil 14A of the relay 14 and a diode 16 are connected in parallel.
is connected. In this relay drive circuit, the input voltage applied between input terminals 8A and 8B
By switching the transistor using Vi, the excitation current of the excitation coil 14A of the relay 14 is controlled, and its contact 14B opens and closes.

また、第2図はインターフエイスに設置される
インバータ回路を示し、このインバータ回路はト
ランジスタ回路2を設置し、リレー14及びダイ
オード16に代えて抵抗18を接続するととも
に、トランジスタ4のコレクタに出力端子20を
形成したものである。即ち、このインバータ回路
では、入力端子8A,8Bに入力された電圧Vi
は、トランジスタ4によつて反転されて出力端子
20から取り出される。
Furthermore, FIG. 2 shows an inverter circuit installed at the interface, in which a transistor circuit 2 is installed, a resistor 18 is connected in place of the relay 14 and the diode 16, and an output terminal is connected to the collector of the transistor 4. 20 was formed. That is, in this inverter circuit, the voltage Vi input to the input terminals 8A and 8B
is inverted by transistor 4 and taken out from output terminal 20.

このようにリレードライブ回路及びインバータ
回路において、トランジスタ回路2はその用途に
より機能は異なるものの、その構成は同一であ
る。このような回路を個別部品で形成する場合、
プリント基板の実装面積が大きく、その配線工数
を増加させるとともに、電子機器の小型化、軽量
化を妨げる原因になり、この種の回路を複数設置
するビデオテープレコーダ等の電子機器では高価
になる。
In this way, in the relay drive circuit and the inverter circuit, although the transistor circuit 2 has different functions depending on its use, its configuration is the same. When forming such a circuit with individual components,
The mounting area of the printed circuit board is large, which increases the number of wiring steps and prevents the miniaturization and weight reduction of electronic devices. Electronic devices such as video tape recorders that include multiple circuits of this type become expensive.

そこで、この考案は、トランジスタのコレクタ
を成す半導体基板上にトランジスタに付随する抵
抗を設置してトランジスタ及び抵抗からなる3端
子の回路素子を成すトランジスタ装置を提供する
ことを目的としている。
Therefore, the object of this invention is to provide a transistor device in which a resistor associated with a transistor is placed on a semiconductor substrate which constitutes a collector of the transistor, thereby forming a three-terminal circuit element consisting of a transistor and a resistor.

即ち、この考案のトランジスタ装置は、単一の
トランジスタを形成可能な最小限の半導体基板3
2を設置し、この半導体基板をコレクタとし、前
記半導体基板に選択的に形成された第1の導電領
域をベース34とし、このベースの内部に選択的
に形成された第2の導電領域をエミツタ36とす
る単一のトランジスタ24を設置し、このトラン
ジスタを覆う絶縁層(酸化膜38)上に薄膜抵抗
からなる第1の抵抗26及び第2の抵抗30を設
置し、前記第1の抵抗の一端を前記ベースに配線
導体(電極42)を以て接続するとともに、前記
第2の抵抗を前記トランジスタのベースとエミツ
タとの間に配線導体(エミツタ電極40)を以て
接続し、前記半導体基板にコレクタ端子28C、
前記エミツタにエミツタ端子28E、前記第1の
抵抗の他端に前記ベースに対するベース端子28
Bを設けてなることを特徴とする。
That is, the transistor device of this invention uses the minimum number of semiconductor substrates 3 that can form a single transistor.
2, this semiconductor substrate is used as a collector, a first conductive region selectively formed on the semiconductor substrate is a base 34, and a second conductive region selectively formed inside this base is an emitter. A single transistor 24 of 36 is installed, and a first resistor 26 and a second resistor 30 made of thin film resistors are installed on an insulating layer (oxide film 38) covering this transistor. One end is connected to the base with a wiring conductor (electrode 42), and the second resistor is connected between the base and emitter of the transistor with a wiring conductor (emitter electrode 40), and the collector terminal 28C is connected to the semiconductor substrate. ,
An emitter terminal 28E is connected to the emitter, and a base terminal 28 to the base is connected to the other end of the first resistor.
B.

以下、この考案を図面に示した実施例を参照し
て詳細に説明する。
Hereinafter, this invention will be described in detail with reference to embodiments shown in the drawings.

第3図ないし第5図はこの考案のトランジスタ
装置の実施例を示し、第3図はトランジスタ装置
の回路、第4図は保護膜を省略したトランジスタ
装置の表面部の構成、第5図は第4図のV−V線
に沿う断面を示している。
3 to 5 show embodiments of the transistor device of this invention, FIG. 3 shows the circuit of the transistor device, FIG. 4 shows the structure of the surface portion of the transistor device without a protective film, and FIG. 4 shows a cross section taken along line VV in FIG. 4.

第3図に示すように、このトランジスタ装置2
2は、第1図及び第2図に示すトランジスタ回路
2を回路ユニツトとし、その構成素子を複合化し
てトランジスタ4と同様の単一の装置として構成
したものである。即ち、このトランジスタ装置2
2にはトランジスタ24が設置され、このトラン
ジスタ24のベースには第1の抵抗26を介して
端子28Bが形成され、ベース・エミツタ間には
バイアス回路を構成する第2の抵抗30が接続さ
れている。エミツタ及びコレクタには個別に端子
28E,28Cが形成されている。
As shown in FIG.
2 uses the transistor circuit 2 shown in FIGS. 1 and 2 as a circuit unit, and its constituent elements are combined into a single device similar to the transistor 4. That is, this transistor device 2
2 is provided with a transistor 24, a terminal 28B is formed at the base of this transistor 24 via a first resistor 26, and a second resistor 30 constituting a bias circuit is connected between the base and emitter. There is. Terminals 28E and 28C are individually formed on the emitter and collector.

そして、このトランジスタ装置22は、第4図
及び第5図に示すように構成され、単一のトラン
ジスタを形成可能な最小限の半導体基板として、
シリコン等で形成された半導体基板32の表面層
に単一のトランジスタ24のベース34が形成さ
れ、このベース34にはエミツタ36が形成され
ている。このトランジスタ24は従来の個別部品
としてのトランジスタと同様に形成される。
This transistor device 22 is configured as shown in FIGS. 4 and 5, and has a minimum semiconductor substrate capable of forming a single transistor.
A base 34 of a single transistor 24 is formed on the surface layer of a semiconductor substrate 32 made of silicon or the like, and an emitter 36 is formed on this base 34. This transistor 24 is formed similarly to a conventional transistor as a discrete component.

また、半導体基板32の表面部を覆う絶縁層と
してSiO2等で形成された酸化膜38の表面には、
Ni−Cr又はポリシリコン等で薄膜抵抗を真空蒸
着等によつて形成し、この薄膜抵抗で抵抗26,
30が構成されている。そして、エミツタ36の
表面を覆う酸化膜38にはコンタクトウインドを
形成し、アルミニウム、金等を蒸着して電極40
が形成されている。この電極40は抵抗30の端
部上面に配線導体として延長され、電気的に接続
されている。また、ベース34の表面を覆う酸化
膜38には、コンタクトウインドを形成し、電極
40と同様に電極42が形成されている。この電
極42は抵抗26,30の一端部の上面に配線導
体として延長され、電気的に接続されている。
Further, on the surface of the oxide film 38 formed of SiO 2 or the like as an insulating layer covering the surface part of the semiconductor substrate 32,
A thin film resistor is formed of Ni-Cr or polysilicon by vacuum evaporation or the like, and this thin film resistor resistor 26,
30 are configured. Then, a contact window is formed in the oxide film 38 covering the surface of the emitter 36, and aluminum, gold, etc. is vapor-deposited to form the electrode 40.
is formed. This electrode 40 is extended as a wiring conductor to the upper surface of the end of the resistor 30 and is electrically connected. Further, a contact window is formed in the oxide film 38 covering the surface of the base 34, and an electrode 42 is formed in the same manner as the electrode 40. This electrode 42 is extended as a wiring conductor to the upper surface of one end of the resistors 26 and 30, and is electrically connected.

そして、抵抗26の端部には、電極42に対向
して電極44が形成されている。そして、半導体
基板32はコレクタと成つており、端子28Cは
半導体基板32に形成される。また、各電極4
0,44には、半導体基板32を収納する容器に
形成された端子(ピン)28B,28Eがリード
ボンデイングにより電気的に接続されている。
An electrode 44 is formed at the end of the resistor 26 so as to face the electrode 42 . The semiconductor substrate 32 serves as a collector, and the terminal 28C is formed on the semiconductor substrate 32. In addition, each electrode 4
Terminals (pins) 28B and 28E formed on a container housing the semiconductor substrate 32 are electrically connected to terminals 0 and 44 by lead bonding.

このトランジスタ装置22は、従来の単一のト
ランジスタと同様に1パツケージに組み込んで形
成される。即ち、トランジスタ24及び抵抗2
6,30からなる回路ユニツトは、通常のトラン
ジスタと同様に3端子と成つており、個別部品と
してのトランジスタと同様に扱うことができる。
しかも、トランジスタ24の電気的特性及び抵抗
26,30の抵抗値は用途に応じて任意に形成す
ることができるので、スイツチング回路、インバ
ータ回路等の各種の用途に適用させることが可能
である。
This transistor device 22 is formed in one package like a conventional single transistor. That is, transistor 24 and resistor 2
The circuit unit consisting of 6 and 30 has three terminals like a normal transistor, and can be handled like a transistor as an individual component.
Furthermore, since the electrical characteristics of the transistor 24 and the resistance values of the resistors 26 and 30 can be arbitrarily formed depending on the application, the present invention can be applied to various applications such as switching circuits and inverter circuits.

特に、トランジスタ24及び抵抗26,30を
一体化して1チツプ化しているので、従来のトラ
ンジスタに抵抗を外部接続する回路形態に比較
し、抵抗を外部接続する必要がなく、その配線工
数の簡略化とともに、各種使用機器の小型化、軽
量化を図ることができ、とりわけ、プリント基板
の実装コストの低減を図ることができる。回路構
成上では、ベース入力抵抗である抵抗26をトラ
ンジスタ24のパツケージ内に形成していること
から、外部からのサージ、静電気等に対する耐圧
が向上するとともに、ベースを外部に引き出して
いないため、外部雑音による影響を受け難く、ま
た、通常のICでは形成することができない高耐
圧、大電流の回路を容易にしかも簡略化した形で
形成することができる。
In particular, since the transistor 24 and the resistors 26 and 30 are integrated into one chip, there is no need to connect the resistor externally compared to the conventional circuit configuration in which the resistor is externally connected to the transistor, which simplifies the wiring process. At the same time, it is possible to reduce the size and weight of various devices used, and in particular, it is possible to reduce the mounting cost of printed circuit boards. In terms of circuit configuration, since the resistor 26, which is the base input resistance, is formed inside the package of the transistor 24, the withstand voltage against external surges, static electricity, etc. is improved, and since the base is not drawn out, external It is less susceptible to the effects of noise, and can easily and simply form high-voltage, large-current circuits that cannot be formed with ordinary ICs.

さらに、回路ユニツトを構成するトランジスタ
24は、エミツタ・ベース間、ベース・コレクタ
間の浮遊容量が小さく、周波数特性、スイツチン
グスピード等を改善することができ、通常のIC
では得ることができない優れた特性を達成するこ
とができる。また、ICと比較すると、基準電位
点(GND)端子がないので、トランジスタ24
をエミツタ接地で使用する制限を受けることがな
く、ベース端子をエミツタ電位以下にバイアスす
ることも可能である。しかも、このようなトラン
ジスタ装置22によれば、同一特性を持つたコン
プリメンタルデバイスを容易に達成できる。
Furthermore, the transistor 24 constituting the circuit unit has small emitter-base and base-collector stray capacitances, and can improve frequency characteristics, switching speed, etc.
It is possible to achieve superior properties that cannot be obtained with other methods. Also, compared to an IC, there is no reference potential point (GND) terminal, so the transistor 24
The base terminal can be biased below the emitter potential without being restricted to use with the emitter grounded. Moreover, according to such a transistor device 22, a complementary device having the same characteristics can be easily achieved.

また、このトランジスタ装置22は抵抗26,
30を薄膜抵抗で形成しているため、ICにおけ
るアイソレーシヨンが不要であり、寄生トランジ
スタ効果を生じないので、その対策も不要となつ
ている。
The transistor device 22 also includes a resistor 26,
Since 30 is formed of a thin film resistor, isolation in the IC is unnecessary, and parasitic transistor effects do not occur, so there is no need to take countermeasures.

なお、実施例ではNPN形トランジスタの場合
について説明したが、PNP形トランジスタでも
同様の効果が得られる。また、回路ユニツトの構
成についても、この考案は基本となる回路あるい
は特殊な回路等にも実施できるので、単一のトラ
ンジスタからなる形式に限定されるものではな
く、端子数もその用途により任意に設定すること
ができる。
In addition, although the case of an NPN type transistor was explained in the embodiment, the same effect can be obtained with a PNP type transistor. Furthermore, regarding the configuration of the circuit unit, this idea can be applied to basic circuits or special circuits, so it is not limited to a format consisting of a single transistor, and the number of terminals can be changed depending on the purpose. Can be set.

以上説明したように、この考案によれば、単一
のトランジスタを形成可能な最小限の半導体基板
に単一のトランジスタとともに、そのトランジス
タを覆う絶縁層の上面に第1及び第2の抵抗を設
置してトランジスタと同様の3端子の回路素子と
してのトランジスタ装置を構成したので、回路ユ
ニツトとして各種の電子回路、例えば、スイツチ
ング回路、インバータ、増幅回路等に広く適用で
き、小型・軽量化、配線工数の削減、高耐圧、大
電流化等、個別部品或いは集積回路では得ること
ができない回路素子を提供できる。
As explained above, according to this invention, a single transistor is installed on the minimum semiconductor substrate on which a single transistor can be formed, and the first and second resistors are installed on the upper surface of the insulating layer covering the transistor. Since the transistor device is constructed as a three-terminal circuit element similar to a transistor, it can be widely applied as a circuit unit to various electronic circuits, such as switching circuits, inverters, amplifier circuits, etc., and is compact and lightweight, reducing wiring man-hours. It is possible to provide circuit elements that cannot be obtained with individual components or integrated circuits, such as reduction in energy consumption, high withstand voltage, and large current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は個別部品を用いたトランジ
スタ回路を示す回路図、第3図はこの考案のトラ
ンジスタ装置の実施例を示す回路図、第4図はそ
の構成を示す平面図、第5図は第4図のV−V線
断面図である。 22……トランジスタ装置、24……トランジ
スタ、26……第1の抵抗、28B……ベース端
子、28E……エミツタ端子、28C……コレク
タ端子、30……第2の抵抗、32……半導体基
板、34……ベース、36……エミツタ、38…
…酸化膜(絶縁層)、40……エミツタ電極(配
線導体)、42……電極(配線導体)
1 and 2 are circuit diagrams showing a transistor circuit using individual components, FIG. 3 is a circuit diagram showing an embodiment of the transistor device of this invention, FIG. 4 is a plan view showing its configuration, and FIG. The figure is a sectional view taken along the line V-V in FIG. 4. 22...Transistor device, 24...Transistor, 26...First resistor, 28B...Base terminal, 28E...Emitter terminal, 28C...Collector terminal, 30...Second resistor, 32...Semiconductor substrate , 34...Base, 36...Emitsuta, 38...
...Oxide film (insulating layer), 40... Emitter electrode (wiring conductor), 42... Electrode (wiring conductor)

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 単一のトランジスタを形成可能な最小限の半導
体基板を設置し、この半導体基板をコレクタと
し、前記半導体基板に選択的に形成された第1の
導電領域をベースとし、このベースの内部に選択
的に形成された第2の導電領域をエミツタとする
単一のトランジスタを設置し、このトランジスタ
を覆う絶縁層上に薄膜抵抗からなる第1の抵抗及
び第2の抵抗を設置し、前記第1の抵抗の一端を
前記ベースに配線導体を以て接続するとともに、
前記第2の抵抗を前記トランジスタのベースとエ
ミツタとの間に配線導体を以て接続し、前記半導
体基板にコレクタ端子、前記エミツタにエミツタ
端子、前記第1の抵抗の他端に前記ベースに対す
るベース端子を設けてなることを特徴とするトラ
ンジスタ装置。
A minimum semiconductor substrate capable of forming a single transistor is installed, this semiconductor substrate is used as a collector, a first conductive region selectively formed on the semiconductor substrate is used as a base, and a selective conductive region is formed inside the base. A single transistor having an emitter formed in a second conductive region formed in Connecting one end of the resistor to the base with a wiring conductor,
The second resistor is connected between the base and the emitter of the transistor by a wiring conductor, a collector terminal is connected to the semiconductor substrate, an emitter terminal is connected to the emitter, and a base terminal connected to the base is connected to the other end of the first resistor. A transistor device comprising:
JP9716982U 1982-06-28 1982-06-28 transistor device Granted JPS592159U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9716982U JPS592159U (en) 1982-06-28 1982-06-28 transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9716982U JPS592159U (en) 1982-06-28 1982-06-28 transistor device

Publications (2)

Publication Number Publication Date
JPS592159U JPS592159U (en) 1984-01-09
JPH0440270Y2 true JPH0440270Y2 (en) 1992-09-21

Family

ID=30231250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9716982U Granted JPS592159U (en) 1982-06-28 1982-06-28 transistor device

Country Status (1)

Country Link
JP (1) JPS592159U (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693489B2 (en) * 1985-12-31 1994-11-16 ロ−ム株式会社 Method for manufacturing transistor device
JPS62198148A (en) * 1986-02-25 1987-09-01 Sanyo Electric Co Ltd Semiconductor device
JPH0722164B2 (en) * 1992-09-17 1995-03-08 ローム株式会社 Transistor with built-in resistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011769A (en) * 1973-06-02 1975-02-06
JPS5214384A (en) * 1975-07-24 1977-02-03 Nippon Denso Co Ltd Input resistor for protection of semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4961963U (en) * 1972-09-13 1974-05-30
JPS5247392Y2 (en) * 1972-12-11 1977-10-27
JPS52136531U (en) * 1976-04-12 1977-10-17

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011769A (en) * 1973-06-02 1975-02-06
JPS5214384A (en) * 1975-07-24 1977-02-03 Nippon Denso Co Ltd Input resistor for protection of semiconductor device

Also Published As

Publication number Publication date
JPS592159U (en) 1984-01-09

Similar Documents

Publication Publication Date Title
JPS6244418B2 (en)
JPH0440270Y2 (en)
US5010390A (en) Plastic-molded semiconductor device
JPH0262069A (en) Semiconductor device
JPS6269656A (en) Semiconductor device
JPH069208B2 (en) Semiconductor device
JP2757864B2 (en) Semiconductor device
JP3154090B2 (en) Transistor with built-in resistor
JPH0521714A (en) Overvoltage protection circuit
JP2745932B2 (en) Semiconductor device
JPS6025755Y2 (en) mixed memory device
JPH0722164B2 (en) Transistor with built-in resistor
JP2674073B2 (en) Integrated circuit device
JPS5868043U (en) Input protection device for semiconductor devices
JPH04186667A (en) Semiconductor device
JPH1084081A (en) Semiconductor device and manufacture thereof
JP3435937B2 (en) Semiconductor device
JPS605055B2 (en) semiconductor equipment
JPH0693489B2 (en) Method for manufacturing transistor device
JPH05211279A (en) Hybrid integrated circuit
JPH08330519A (en) Compound semiconductor integrated circuit device
JPH0441504B2 (en)
JPH0728003B2 (en) Thin film hybrid IC
JPH0555294A (en) Semiconductor integrated circuit device
JPS60121758A (en) Semiconductor device