JPH0439929A - エッチング装置の汚染調査方法およびその装置 - Google Patents

エッチング装置の汚染調査方法およびその装置

Info

Publication number
JPH0439929A
JPH0439929A JP14818490A JP14818490A JPH0439929A JP H0439929 A JPH0439929 A JP H0439929A JP 14818490 A JP14818490 A JP 14818490A JP 14818490 A JP14818490 A JP 14818490A JP H0439929 A JPH0439929 A JP H0439929A
Authority
JP
Japan
Prior art keywords
pattern
etching
foreign matter
dimensions
formation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14818490A
Other languages
English (en)
Inventor
Ritsuko Tsutsumi
堤 律子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14818490A priority Critical patent/JPH0439929A/ja
Publication of JPH0439929A publication Critical patent/JPH0439929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、半導体装置製造に用いるエツチング装置の
汚染状態を調査する方法、およびその装置に関するもの
である。
[従来の技術] 半導体基板の主表面にある素子形成領域に薄膜を形成し
、それを選択的にエツチング除去する工程を繰り返すこ
とによって、半導体装置は製造される。エツチングして
形成されたパターンの寸法は、半導体装置の性能に大き
な影響を及ぼす。このため、エツチングして形成された
パターンが、所望の寸法になっているか否かを、エツチ
ング後に、ウェハを取り出して検査している。寸法は、
顕微鏡を用いて測定している。素子形成領域に形成され
たパターンの寸法は、微細なので、光学式顕微鏡では、
寸法の測定ができない。走査型電子顕微鏡を用いれば、
素子形成領域に形成されたパターンの寸法の測定を行な
うことができる。しかし、走査型電子顕微鏡を使用する
場合は、雰囲気を真空にしなければならず、その分検査
に時間がかかる。
そこで、素子形成領域以外の領域(たとえばダイシング
ライン上)にも、素子形成領域と同時にパターンを形成
し、そのパターンの寸法を測定することにより、素子形
成領域に形成したパターンの寸法を推定する方法が行な
われている。素子形成領域以外の領域に形成されるパタ
ーンは、光学式顕微鏡で観察できる程度の寸法(2μm
)となっている。
エツチングによって形成されたパターンの寸法を測定す
るまでの工程を、簡単に説明する。
第3図は、反応性イオンエツチング装置の概略を示す図
である。チャンバ1の一方の側壁には、ガス導入口3が
取付けられている。チャンバ1の他方の側壁には、ガス
排出口5が取付けられている。チャンバ1の上壁には、
上部電極7が取付けられている。チャンバ1の下壁には
、下部電極9が取付けられている。下部電極9は、サセ
プタの役割をもしている。下部電極9の上に、ウェハ1
3が載置されている。下部電極9は、RF電源11と電
気的に接続されている。
第4図は、第3図に示すウェハ13の平面図である。1
5がダイシングラインを示している。ダイシングライン
15に沿って、ウェハ13をグイシングすることにより
、ウェハ13は、チップに分割される。
ウェハ13上に、シリコン酸化膜、ポリシリコン膜を順
に堆積する。ポリシリコン膜の上にレジストを形成し、
レジストに所定のパターニングを施す。この状態におけ
る素子形成領域であるAで示す部分の拡大図が、第8図
である。17はレジストを示している。第8図をCで示
す方向から切断した状態の図が、第9図である。23は
シリコン基板、19はシリコン酸化膜、21はポリシリ
コン膜を示している。
第5図は第4図に示されているダイシングライン15上
のBで示す部分の拡大図である。第5図をDで示す方向
から切断した状態の図が、第6図である。
このような状態のウェハ13を、第3図に示すエツチン
グ装置の下部電極9上に載置する。ウェハ13上に形成
されたポリシリコン膜21に、反応性イオンエツチング
を施す。
エツチング後、第8図をCで示す方向から切断した図が
、第10図である。反応性イオンエツチングにより、素
子パターン25が形成されている。
エツチング後、第5図をD方向から切断した状態の図が
、第7図である。反応性イオンエツチングにより、モニ
タパターン27が形成されている。
第7図に示すモニタパターン27の寸法を測定すること
により、第10図に示す素子パターン25の寸法を推定
する。
「発明が解決しようとする課題] エツチングの際に、重合膜が、第7図に示すモニタパタ
ーン27の側壁28、第10図に示す素子パターン25
の側壁26に付着する。この重合膜は、レジストの材料
である樹脂が原因で、できるものと思われている。周囲
に他のパターンがあるパターンの側壁に比べ、他のパタ
ーンから孤立しているパターンの側壁に、重合膜は付着
しやすい。また、エツチング装置のチャンバ内の汚れが
ひどいほど、重合膜が付着しやすい。
従来は、エツチング装置の汚染状態を観測せずに、第7
図に示すモニタパターン27の寸法を測定していた。エ
ツチング装置の汚染がひどいと、第10図に示す素子パ
ターン25の寸法と第7図に示すモニタパターン27の
寸法との差が、誤差として許容できる範囲を逸脱する。
この発明はこのような従来の問題点を解決するためにな
されたものである。この発明の目的は、エツチング装置
の汚染状態を調査する方法およびその装置を提供するこ
とである。
[課題を解決するための手段] この発明に従ったエツチング装置の汚染調査方法は、基
板上に薄膜を構成する工程と、薄膜を選択的にエツチン
グし、第1および第2のパターンを形成する工程と、第
1および第2のパターンの寸法を測定する工程と、第1
のパターンの寸法と第2のパターンの寸法とを比較する
工程と、を備えている。
第1のパターン形成時、第1のパターンの側壁は、異物
が付着しにくい状態にある。第2のパターン形成時、第
2のパターンの側壁は、異物が付着しやすい状態にある
この発明に従ったエツチング装置の汚染調査装置は、主
表面を有する基板、第1のパターン、異物付着防止パタ
ーンおよび第2のパターンを備えている。
基板の主表面は、素子パターンが形成される素子形成領
域と、素子形成領域以外の領域である非素子形成領域と
からなる。
第1のパターンは、非素子形成領域に形成された薄膜を
、選択的にエツチングすることにより形成される。
異物付着防止パターンは、第1のパターンを挾む位置で
あって、かつ、第1のパターンと間を隔てて形成され、
第1のパターン形成時、第1のパターンの側壁に異物を
付着しにくくする。
第2のパターンは、非素子形成領域に形成された薄膜を
選択的にエツチングすることにより形成され、素子パタ
ーン、第1のパターンおよび異物付着防止パターンから
孤立した位置にある。
[作用コ 第1のパターンの側壁は、第1のパターン形成時、異物
が付着しにくい状態にある。第2のパターンの側壁は、
第2のパターン形成時、異物が付着しやすい状態にある
。エツチング装置の汚れがひどいほど、第1のパターン
の寸法と第2のパターンの寸法との差が大きくなる。よ
って、第1のパターンの寸法と第2のパターンの寸法と
を比較することにより、その差から、エツチング装置の
汚染状態が判断できる。
この発明に従ったエツチング装置の汚染調査装置は、非
素子形成領域に、第1のパターン、第2のパターンおよ
び異物付着防止パターンを形成している。異物付着防止
パターンは、第1のパターンを挾む位置であって、かつ
、第1のパターンと間を隔てて形成されている。異物付
着防止パターンは、第1のパターン形成時、第1のパタ
ーンの側壁に異物を付着しにくくする。第2のパターン
は、素子パターン、第1のパターンおよび異物付着防止
パターンから孤立した位置にある。よって、第1のパタ
ーンの寸法と第2のパターンの寸法とを比較すれば、エ
ツチング装置の汚染状態がわかる。
[実施例コ 第1図は、この発明に従ったエツチング装置の汚染調査
装置の一実施例の平面図である。第1のパターン31と
第2のパターン33とはつながっている。第1のパター
ン31の両側には、間を隔てて、異物付着防止パターン
35がある。第1のパターン31、第2のパターン33
、異物付着防止パターン35は、ダイシングライン上に
形成されている。
第1のパターン31の周囲には、異物付着防止パターン
35があるので、第1のパターン31の周囲は、パター
ンの密度が高い状態にある。パターンの密度が高いと、
パターンの側壁に、重合膜が付着しに(いことが知られ
ている。これに対し、第2のパターン33は、他のパタ
ーンから孤立した位置にある。
したがって、エツチングによって第1のパターン31、
第2のパターン33形成後、第1のパターン31の寸法
と第2のパターン33の寸法とを比較すれば、エツチン
グ装置の汚染状態を判断することができる。
第1図に示すこの発明に従ったエツチング装置の汚染調
査装置の一実施例では、薄膜を選択的にエツチングし、
第1のパターン31、第2のパターン33、異物付着防
止パターン35を形成している。しかしながら、第2図
に示すように、エツチングによって薄膜を除去しコンタ
クトホールとなっている状態のものを、パターンにして
もよい。
37は第1のパターン、39は第2のパターン、41は
異物付着防止パターンを示している。
第1図に示すように、第1のパターン31の周囲には、
異物付着防止パターン35があるので、第1のパターン
31の周囲はパターンの密度が高く、素子形成領域に形
成されたパターンと同じような状態にある。このため、
エツチング時、第1のパターン31の側壁に付着する重
合膜の量と素子形成領域に形成される素子パターンの側
壁に形成される重合膜の量とは、はぼ同じになる。した
がって、第1のパターン31の寸法を測定することによ
り、素子形成領域に形成された素子パターンの寸法を正
確に推定することができる。
第1図に示すこの発明に従ったエツチング装置の汚染調
査装置の一実施例は、第1のパターン31と第2のパタ
ーン33とがつながっている。しかしながら、この発明
においてはこれに限定されるわけではなく、第1のパタ
ーン31と第2のパターン33とが、分離していてもよ
い。
第1図に示すように、異物付着防止パターン35は4本
ある。しかしながら、この発明においてはこれに限定さ
れるわけではなく、第1のパターン31の両側に異物付
着防止パターン35が1本ずつあればよい。異物付着防
止パターン35の数が多いほど、第1のパターン31の
周囲は、素子形成領域に形成された素子パターンの状態
に近づくので、異物付着防止パターン35の数は多いこ
とが好ましい。
第1図に示すように、異物付着防止パターン35は直線
状となっている。しかしながら、この発明においてはこ
れに限定されるわけではなく、異物付着防止パターン3
5はいかなる形状であっても構わない。
第1図に示すように、第1のパターン31、第2のパタ
ーン33、異物付着防止パターン35はダイシングライ
ン上に形成されている。しかしながら、この発明におい
てはこれに限定されるわけではなく、素子を形成しない
領域ならばいずれの領域でも構わない。
[効果] この発明によれば、エツチング装置の汚染状態を判断す
ることが可能となる。したがって、エツチング装置の汚
染状態を観測しながら、モニタパターンの寸法を測定す
れば、素子パターンの寸法を正確に推定することができ
る。
【図面の簡単な説明】
第1図は、この発明に従ったエツチング装置の汚染調査
装置の一実施例の平面図である。 第2図は、この発明に従ったエツチング装置の汚染調査
装置の他の実施例の平面図である。 第3図は、反応性イオンエツチング装置の概略を示す図
である。 第4図は、ウェハの平面図である。 第5図は、第4図のBで示す部分の拡大図である。 第6図は、エツチング前に、第5図を矢印り方向から切
断した状態の断面図である。 第7図は、エツチング後に、第5図を矢印り方向から切
断した状態の断面図である。 第8図は、第4図のAで示す部分の拡大図である。 第9図は、エツチング前に、第8図をC方向から切断し
た状態の断面図である。 第10図は、エツチング後に、第8図をC方向から切断
した状態の断面図である。 図において、31は第1のパターン、33は第2のパタ
ーン、35は異物付着防止パターンを示す。

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に薄膜を形成する工程と、 前記薄膜を選択的にエッチングし、第1および第2のパ
    ターンを形成する工程と、 前記第1および第2のパターンの寸法を測定する工程と
    、 前記第1のパターンの寸法と前記第2のパターンの寸法
    とを比較する工程と、を備え、 前記第1のパターン形成時、前記第1のパターンの側壁
    は、異物が付着しにくい状態にあり、前記第2のパター
    ン形成時、前記第2のパターンの側壁は、異物が付着し
    やすい状態にある、エッチング装置の汚染調査方法。
  2. (2)素子パターンが形成される素子形成領域と、前記
    素子形成領域以外の領域である非素子形成領域とからな
    る主表面を有する基板と、前記非素子形成領域に形成さ
    れた薄膜を、選択的にエッチングすることにより形成さ
    れた第1のパターンと、 前記第1のパターンを挾む位置であって、かつ、前記第
    1のパターンと間を隔てて形成され、前記第1のパター
    ン形成時、前記第1のパターンの側壁に異物を付着しに
    くくする、異物付着防止パターンと、 前記非素子形成領域に形成された薄膜を、選択的にエッ
    チングすることにより形成され、前記素子パターン、前
    記第1のパターンおよび前記異物付着防止パターンから
    孤立した位置にある、第2のパターンと、 を備えた、エッチング装置の汚染調査装置。
JP14818490A 1990-06-05 1990-06-05 エッチング装置の汚染調査方法およびその装置 Pending JPH0439929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14818490A JPH0439929A (ja) 1990-06-05 1990-06-05 エッチング装置の汚染調査方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14818490A JPH0439929A (ja) 1990-06-05 1990-06-05 エッチング装置の汚染調査方法およびその装置

Publications (1)

Publication Number Publication Date
JPH0439929A true JPH0439929A (ja) 1992-02-10

Family

ID=15447126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14818490A Pending JPH0439929A (ja) 1990-06-05 1990-06-05 エッチング装置の汚染調査方法およびその装置

Country Status (1)

Country Link
JP (1) JPH0439929A (ja)

Similar Documents

Publication Publication Date Title
US7678670B2 (en) TEG removing method in manufacturing method for semiconductor chips
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
US6412326B1 (en) Semiconductor calibration structures, semiconductor calibration wafers, calibration methods of calibrating semiconductor wafer coating systems, semiconductor processing methods of ascertaining layer alignment during processing and calibration methods of
EP0720216B1 (en) Linewidth metrology of integrated circuit structures
US6303509B1 (en) Method to calibrate the wafer transfer for oxide etcher (with clamp)
US6143579A (en) Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
JPH0439929A (ja) エッチング装置の汚染調査方法およびその装置
US6274396B1 (en) Method of manufacturing calibration wafers for determining in-line defect scan tool sensitivity
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
US6030903A (en) Non-destructive method for gauging undercut in a hidden layer
US5385629A (en) After etch test method and apparatus
JPH01278037A (ja) 半導体装置の製造方法
KR940009996B1 (ko) 반도체장치의 제조방법
JP2900380B2 (ja) 半導体装置の製造方法
JP3070543B2 (ja) 半導体装置の製造方法
KR0156172B1 (ko) 반도체 소자의 테스트패턴 형성방법
KR100244296B1 (ko) 반도체소자의 제조방법.
KR100691958B1 (ko) 반도체 소자의 제조 방법
KR100562317B1 (ko) 반도체 소자의 트렌치 프로파일 모니터링 방법
KR100278646B1 (ko) 반도체 장치의 두께 모니터용 패턴 형성방법
JPH0541353A (ja) ウエハプロセス用装置の識別方法
JPS63188939A (ja) エピタキシヤル層の電気的特性測定法
JPH10173017A (ja) ダスト粒子測定用標準ウェハ
JPS63117428A (ja) 半導体装置の製造方法
JPH03139867A (ja) 半導体装置の製造方法