JPH0439793A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH0439793A JPH0439793A JP2148212A JP14821290A JPH0439793A JP H0439793 A JPH0439793 A JP H0439793A JP 2148212 A JP2148212 A JP 2148212A JP 14821290 A JP14821290 A JP 14821290A JP H0439793 A JPH0439793 A JP H0439793A
- Authority
- JP
- Japan
- Prior art keywords
- copy
- card
- data
- semiconductor memory
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 abstract description 5
- 230000015654 memory Effects 0.000 description 12
- 239000000872 buffer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の半導体記憶素子を搭載した工０カード
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an industrial card equipped with a plurality of semiconductor memory elements.
第２図はＩＣカード内の半導体記憶素子間のデータをや
りとりするための従来の装置を示す回路ブロック図であ
る。図において、（１）はＩＣカード用システム、（２
）はＩＣカード、（３）は制御回路、（４）は−時記憶
用メモリ、（５）はバッファ及びアドレスデコーダ、
（６）、 （７）は半導体記憶素子、（８）はコントロ
ールパス、 （９）はアドレスバス、ＱＯはデータバス
。FIG. 2 is a circuit block diagram showing a conventional device for exchanging data between semiconductor memory elements in an IC card. In the figure, (1) is an IC card system, (2
) is an IC card, (3) is a control circuit, (4) is a memory for storing - time, (5) is a buffer and address decoder,
(6) and (7) are semiconductor memory elements, (8) is a control path, (9) is an address bus, and QO is a data bus.
（ロ）は１０カード（り内の内部アドレスバス、Ｑ２〜
ａ４は半導体記憶素子（６）のｉｒｍ信号線、ｏｍ信号
線およびＣ１信号繰、（ト）〜（ロ）は半導体記憶素子
（７）の６艷信号線、Ｗ］Ｃ信号Ｓおよび０１信号線、
（至）〜（２）は−時記憶用メモリ（４）のアドレスバ
ス、ＯＩｌ！信号線信号線傷ＩＣ信号線ａｍｚ号線であ
る。(B) is 10 cards (internal address bus, Q2~
A4 is the IRM signal line, OM signal line and C1 signal line of the semiconductor memory element (6), (g) to (b) are the six signal lines of the semiconductor memory element (7), W]C signal S and 01 signal line ,
(To) ~ (2) is the address bus of the -time storage memory (4), OIl! The signal line is the IC signal line AMZ line.
次に動作についてｆ！明する。い才仮に、半導体記憶素
子（６）のデータを半導体記憶素子（７）Ｋ移動させる
ことにする。コントロールバス（８）及び、アドレスバ
ス（９）によって、ｗｍ信号１ｌＩａ２ヲ’″Ｈ” ６
を信ｅｍａｔ−−” ６−’ＴＬＭ’ｉ＋１ｌｌ（１
４ｔ”ｔ”Ｋｔ、、Ｐ’［アドレスバス（６）をインク
リメントすることによって、データバス（ＩＯＫ半導体
記憶素子（６）のデータ内容が現れてくる。これと同時
に、−時記憶用メモリ（４）のアドレスバス（至）をイ
ンクリメントし、Ｃ１信号ｌＩ＠を＠Ｌ″ ＷＩＣ信号
線翰を１Ｌ”Ｋすることによって、半導体記憶素子（６
）のデータが総て一時記憶用メモリ（４）に記憶された
ことくなる。さらに今度は、−ｏ−ｍ信号線（ｌＩｅ”
Ｌ″ｗ−ｙ、信号線に）を１■”Ｃ１信号線（２）を＠
Ｌｍ Ｋ Ｌ、アドレスバス（至）をインクリメント
すると同時に、アドレスバス（９）及びコントロールパ
ス（８）によって内部アドレスバス（６）をインクリメ
ントし、ｉｊ信号線 を＠Ｌ”０１ｅ信号纏に）を＠Ｌ
ＩＴ Ｋすれば、−時記憶用メモリ（４）に記憶された
データが半導体記憶素子（７）り記憶されたことになる
。このようにしてデータのコピーを行うことができる。Next, about the operation f! I will clarify. Let's assume that the data in the semiconductor memory element (6) is to be moved to the semiconductor memory element (7)K. The control bus (8) and address bus (9) control the wm signal 1lIa2'''H'' 6
6-'TLM'i+1ll(1
4t"t"Kt,,P'[By incrementing the address bus (6), the data contents of the data bus (IOK semiconductor memory element (6) appear. At the same time, the - hour storage memory (4) ), and by incrementing the address bus (to) of the semiconductor memory element (6
) will be stored in the temporary storage memory (4). Furthermore, this time, -o-m signal line (lIe”
L″w-y, signal line) to 1■”C1 signal line (2) @
Lm K L, increment the address bus (to), and at the same time increment the internal address bus (6) by the address bus (9) and control path (8), and change the ij signal line to the @L"01e signal chain). L
If IT is completed, the data stored in the negative time storage memory (4) will be stored in the semiconductor storage element (7). Data can be copied in this way.
また逆方向のデータのコピーも同様である。The same applies to copying data in the opposite direction.
従来のＩＣカードは以上のように構成されていたので、
工０カード内の半導体記憶素子間のデータをコピーする
には、−旦システムにデータを蓄積し、さら・て工Ｃカ
ードに書き込むことが必要で。Conventional IC cards were configured as described above, so
In order to copy data between semiconductor memory elements in a process card, it is necessary to first store the data in the system and then write it to the process card.
システム側に一時記憶用メモリが必要となり、制御も複
雑で手間もかかるなどの問題点があった。There were problems such as the need for temporary storage memory on the system side, and the control was complicated and time-consuming.
この発明は上記のような問題点を解消するためになされ
たもので、１つのＩＣカード内の半導体記憶素子相互間
のデータのコピーを簡単にできる工Ｃカードを得ること
を目的とする
〔課題を解決するための手段〕
この発明に係る１０カードは、ＩＣカード内に半導体記
憶素子間のデータのコピーを行える回路を設けるととも
に、そのコピーモードにする端子を設は友ものである。This invention was made to solve the above-mentioned problems, and an object of the present invention is to obtain an engineered C card that can easily copy data between semiconductor memory elements in one IC card. Means for Solving the Problems] The 10 card according to the present invention is equipped with a circuit that can copy data between semiconductor memory elements in an IC card, and a terminal for setting the copy mode.
この発明におけるＸＯカードは、半導体記憶素子間にデ
ータのコピーが可能となる回路によって。The XO card according to the present invention uses a circuit that allows data to be copied between semiconductor memory elements.
１つの半導体記憶素子は読み出し状１１１に、もう１つ
の半導体記憶素子は書き込み状態にし、同時にアドレス
をインクリメントしてデータのコピーを可能とする。One semiconductor memory element is placed in the read state 111 and the other semiconductor memory element is placed in the write state, and at the same time, the address is incremented to enable data copying.
以下この発明の一実施例を図について説明すム１１！１
図はこの発明の一実施例であるＩＣカードの回路ブロッ
ク図である。図において、（２）はＩＣカード、（５）
はアドレスバッファ、 （６） 、 （７）は半導体記
憶素子、（８ａ）は工０カードのＯ８信号Ｉ１． （８
１１）は工０カードのＷＥ信号線、（８ｃ）はＩＣカー
ドの０１１１号線、（９）Ｕ７ドレスバス、ＱＱはデー
タバス。An embodiment of this invention will be explained below with reference to the drawings.
The figure is a circuit block diagram of an IC card which is an embodiment of the present invention. In the figure, (2) is an IC card, (5)
are address buffers, (6) and (7) are semiconductor memory elements, and (8a) is the O8 signal I1. (8
11) is the WE signal line of the engineering 0 card, (8c) is the 0111 line of the IC card, (9) is the U7 dress bus, and QQ is the data bus.
（ロ）は内部アドレスバス、ａａは０１信号線、＠は０
デコ一ド回路、（２）はＷｌデコード回路１１ｇ社コピ
ー信号線、曽は最上位アドレス線、＠はコピーモード切
換スイッチ群、＠〜（３２）はトライスラートバッファ
、−（至）はそれぞれのメモリの０１信号機。(b) is the internal address bus, aa is the 01 signal line, @ is 0
Decode circuit, (2) is the Wl decode circuit 11g copy signal line, Z is the highest address line, @ is the copy mode switch group, @ ~ (32) is the trisler buffer, - (to) is the respective 01 traffic light in memory.
（ＣＩ４−ａｎｔ、（至）−ｍとする）、（財）關はそ
れぞれのメモリの１１信号線（Ｑυ−７１１，−−Ｗ！
！：２とする）、−はコピーモード時のａｍ偏号線であ
る。(CI4-ant, (to)-m), the 11 signal lines of each memory (Qυ-711, --W!
! :2), - is the am polarization line in the copy mode.
次Ｋ１１ｌ１作について説明する。最初に、半導体記憶
素子（６）のデータを半導体記憶素子（７）にコピーす
る場合について説明する。コピー信号線（２）を１”に
設定する。後は半導体記憶素子（６）を読み出しモード
でアドレスをインクリメントすれば、半導体記憶素子（
６）のデータが半導体記憶素子（７）にコピーされる。I will explain the next K11l1 work. First, a case will be described in which data in the semiconductor memory element (6) is copied to the semiconductor memory element (7). Set the copy signal line (2) to 1". After that, increment the address in the read mode of the semiconductor memory element (6), and the semiconductor memory element (
6) is copied to the semiconductor storage element (7).
詳しく見て行くと、ＯＳ信号ＩＩ （８＆）は＠Ｌｍ
、 ＠上位アドレス線（至）はＩＩＬ”で、半導体記憶
素子（６）を選択するモードにする。ｗｍ信号線（８１
））は＠Ｈ″ ｏＩＩｌ信号線（８゜）は１Ｌ″に設定
する。コピー信号Ｉｓに）が＠Ｈ″のため、コピー切換
スイッチ群（財）は切れた状態で、ｏｍｉｔ、ｏｙｇｚ
ｇは０罵デコ一ド回路（財）とは切断状１１にある。つ
菫り、コピー信号線（２）が１”であるため、トライス
ラートバッファ（至）はバッファの働きをし、ｏｅ信号
線（８ａ）の信号はＯＫ信号線−を通って両方の半導体
記憶素子（６）。If we take a closer look, the OS signal II (8&) is @Lm
, @The upper address line (to) is "IIL" to set the mode for selecting the semiconductor memory element (6).The wm signal line (81
)) is set to @H″ oIIl signal line (8°) is set to 1L″. Since the copy signal Is) is @H'', the copy selector switch group is turned off, omit, oygz
g is 0 and the decoding circuit (goods) is in the cut shape 11. In other words, since the copy signal line (2) is 1", the tri-slave buffer (to) acts as a buffer, and the signal on the oe signal line (8a) passes through the OK signal line - to both semiconductor memories. Motoko (6).
（７）のｉＫ入り１両方Ｋ”Ｌ”の信号を与えることに
なる。最上位アドレス線（ホ）は６Ｌ″であるが、コピ
ー信号線（至）トライスラートバッファ翰、（７）の働
きによって１ｗｍデコード回路＠に入る最上位アドレス
信号はＩＩＨ″となり、半導体記憶素子（７）を選択す
るモードとなる。また、Ｔ鵞信号線（８ｂ）はｌｌＨ”
であるが、コピー信号線（２）、トライスラートバッフ
ァ３１１．（３２）Ｋよって、Ｗｌデコード回路（２）
にはＩＩＬ”が入ることになる。(7) iK input 1 and both K"L" signals are given. The highest address line (E) is 6L'', but the highest address signal input to the 1wm decoding circuit @ becomes IIH'' due to the action of the copy signal line (to) trisler buffer line (7), and the semiconductor memory element ( 7) is selected. Also, the T-signal line (8b) is llH”
However, the copy signal line (2), the try-slut buffer 311 . (32) According to K, Wl decoding circuit (2)
"IIL" will be included in "IIL".
以上のことＫより半導体記憶素子（６）のＣＩは９Ｌ”
、Ｗｌは＠■” ｏｘは６Ｌ″となり、読み出しモード
となり、半導体記憶素子（７）のＣＥは＠Ｌ”ｗｍは６
Ｌ″−６−１は“Ｌ”となり書き込みモードとなる。こ
の状態でアドレスをインクリメントすれば。From the above K, the CI of the semiconductor memory element (6) is 9L"
, Wl is @■" ox is 6L", the read mode is set, and CE of the semiconductor memory element (7) is @L" wm is 6.
L''-6-1 becomes "L" and enters the write mode. If the address is incremented in this state.
半導体記憶素子（６）のデータがデータバス（６）に現
われ、半導体記憶素子（７）Ｋ書き込まれることになり
、半導体記憶素子（６）のデータを総てを半導体記憶素
子（７）にコピーすることが可能となる。なお今まで説
明したのは半導体記憶素子＠）から半導体記憶素子（７
）へのコピーであったが、最上位アドレス（ホ）を＠Ｔ
ｉ”に設定することで逆のコピーも可能となる。The data of the semiconductor memory element (6) appears on the data bus (6) and is written to the semiconductor memory element (7)K, and all the data of the semiconductor memory element (6) is copied to the semiconductor memory element (7). It becomes possible to do so. What has been explained so far is the semiconductor memory element @) to the semiconductor memory element (7).
), but the top address (e) was copied to @T
By setting it to "i", reverse copying is also possible.
なお、上記実施例ではＯＸのデコード回路を設けていな
い場合を示したが、ＯＮにデコード回路を設けたもので
あってもよい。In the above embodiment, a case is shown in which a decoding circuit for OX is not provided, but a decoding circuit may be provided for ON.
また、上記実施例では半導体記憶素子（ａ） ＊ （ｙ
）は同種のものを用いたが、基本的に読み出しと書き込
みのタイミングが時間に変わらないものであれば、異種
のメモリであってもよく、同様の；ビーが行うことがで
きる。Further, in the above embodiment, the semiconductor memory element (a) * (y
) used the same type of memory, but as long as the read and write timings do not change in time, different types of memory may be used, and the same type of memory can be used.
以上のようにこの発明によれば、コピー信号線を付加す
ることによって％１つのＩＯカード内の半導体記憶素子
間でデータのコピーをすることができ、またその方法も
通常の読み出し操作と同じであることから、工Ｃカード
システムにとって非常に簡単な方法でしかも、新たにコ
ピー用のシステムを設けることなくコピーすることがで
會、高機能なＩＯカードが得られるという効果がある。As described above, according to the present invention, data can be copied between semiconductor memory elements in one IO card by adding a copy signal line, and the method is the same as a normal read operation. Therefore, it is a very simple method for the industrial C card system, and it has the effect that a highly functional IO card can be obtained by copying without installing a new copying system.
＠１図はこの発明の一実施例である工０カードの回路ブ
ロック図、第２図は従来のｘＣカードの回路ブロック図
である。
図において、（２）はＩＯカード、（５）はアドレスバ
ッファ、 （６） 、 （７）は半導体記憶素子、（２
）はコピー信ｆ線、（財）はコピーモード切換スイッチ
群、＠〜（３２）はトライスラートバッファを示す。
なお１図中、同一符号は同一、又は相当部分を示す。Figure 1 is a circuit block diagram of a 0 card which is an embodiment of the present invention, and Figure 2 is a circuit block diagram of a conventional xC card. In the figure, (2) is an IO card, (5) is an address buffer, (6) and (7) are semiconductor memory elements, and (2) is an address buffer.
) indicates a copy signal f line, (F) indicates a group of copy mode changeover switches, and @~(32) indicates a tri-slat buffer. In addition, in FIG. 1, the same reference numerals indicate the same or equivalent parts.
Claims (1)
、前記半導体記憶素子間を相互にデータのやりとりを行
う回路を設け、１つのＩＣカード内の複数の半導体記憶
素子相互間でデータのコピーを可能としたことを特徴と
するＩＣカード。In an IC card equipped with a plurality of semiconductor memory elements, a circuit for mutually exchanging data between the semiconductor memory elements is provided to enable copying of data between the plurality of semiconductor memory elements in one IC card. An IC card that is characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148212A JPH0439793A (en) | 1990-06-05 | 1990-06-05 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148212A JPH0439793A (en) | 1990-06-05 | 1990-06-05 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0439793A true JPH0439793A (en) | 1992-02-10 |
Family
ID=15447778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2148212A Pending JPH0439793A (en) | 1990-06-05 | 1990-06-05 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0439793A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146773A (en) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | Nonvolatile semiconductor memory device |
-
1990
- 1990-06-05 JP JP2148212A patent/JPH0439793A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008146773A (en) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | Nonvolatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6069746A (en) | Control system of vector data processor | |
| JPH0146946B2 (en) | ||
| JPH0439793A (en) | Ic card | |
| JPS5995660A (en) | Data processor | |
| KR19990014178A (en) | Semiconductor memory device having storage register for reading data | |
| JPS59188764A (en) | Memory device | |
| JPH04232700A (en) | Semiconductor storage device | |
| KR100851849B1 (en) | Portable Terminal and Data Reading and Wirting Method Thereof | |
| KR910006792B1 (en) | Access memory expansion circuit of direcrt memory access controller | |
| JPS6158056A (en) | Memory circuit system | |
| JP2000057060A (en) | Storage device | |
| JPS5935262A (en) | Storage device | |
| JPS6136854A (en) | Memory switching device | |
| JPH04130917A (en) | Electronic disk device | |
| JPS629926B2 (en) | ||
| JPH0576655B2 (en) | ||
| JPS6116115B2 (en) | ||
| JP2000105993A (en) | Register circuit | |
| JPH04176094A (en) | Memory ic | |
| JPS63208956A (en) | Picture processor | |
| JPS6375986A (en) | Bit map memory system | |
| JPS5838876B2 (en) | Shumemory Seigiyohoshiki | |
| JPH01283635A (en) | Buffer control circuit | |
| JPS61204759A (en) | Information processor | |
| JPS5914200A (en) | Memory control system |