JPH04389B2 - - Google Patents

Info

Publication number
JPH04389B2
JPH04389B2 JP58026147A JP2614783A JPH04389B2 JP H04389 B2 JPH04389 B2 JP H04389B2 JP 58026147 A JP58026147 A JP 58026147A JP 2614783 A JP2614783 A JP 2614783A JP H04389 B2 JPH04389 B2 JP H04389B2
Authority
JP
Japan
Prior art keywords
carrier
integrated circuit
array
circuit device
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58026147A
Other languages
English (en)
Other versions
JPS58194351A (ja
Inventor
Deii Mooton Juniaa Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PURESHIJON MONORISHITSUKUSU Inc
Original Assignee
PURESHIJON MONORISHITSUKUSU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PURESHIJON MONORISHITSUKUSU Inc filed Critical PURESHIJON MONORISHITSUKUSU Inc
Publication of JPS58194351A publication Critical patent/JPS58194351A/ja
Publication of JPH04389B2 publication Critical patent/JPH04389B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07CTIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/14Quality control systems
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 本発明は集積回路デバイスの試験に関し、特に
多数の集積回路デバイスを試験するに際して該集
積回路デバイスを個々に識別探知し、試験結果を
夫々の集積回路デバイスに正当に相関させるため
の方法およびそれに用いるキヤリヤに関する。
集積回路デバイスの試験基準はデバイスの用途
によつて異なる。信頼性の低い要求の場合は、一
群のデバイス中のある割合のデバイスが所定仕様
を満足することだけで十分である。この場合には
試験は静的方法で行ない、試験結果を個別のデバ
イスに分離することなく、合格品を分離すること
もない。
高い信頼性を要求される場合には各デバイスを
個別に試験し、所要仕様を満足しないデバイスの
すべてを不合格とする。この種の試験を行なう時
はすべてのデバイスの探知を行ない試験結果を正
当なデバイスに相関させることが重要である。デ
バイスの混同を生ずれば不合格品が残り、又は合
格品が廃品となることがある。正確に相関させる
要求を実行するのは困難であり、その理由は、多
数のデバイスを順次試験し、すべてのデバイスの
試験完了後に不合格品を除去することが最も効率
の良い試験法であり、不合格品が生じた都度試験
過程を停止することがないためである。
集積回路デバイスの高信頼性試験のために通常
使用されている方法はデータロギングと接し、デ
バイスを順次試験し、試験結果を同じシーケンス
で記録し、試験後のデバイスを並列させデバイス
を容器管に装入する。管内のデバイスを試験結果
に相関させるためには管の順序、管内のデバイス
の順序を正しく保つ必要がある。この方法では、
1個のデバイスが順序から外れた時、又は管の順
序が正しくない時には全部の試験シーケンスの結
果を棄てゝやり直す必要が生ずる。
上述した従来技術の問題点に鑑み、本発明の目
的は、試験すべき多数の集積回路デバイスを特定
の物理的順序またはシーケンスに配列することな
く、試験した集積回路デバイスとその試験結果と
の相関関係を確実かつ容易に行えるようにするこ
とにある。
上記目的を達成するために、本発明によれば、
試験の際に複数の集積回路デバイスを識別探知す
る方法であつて、各集積回路デバイスをひとつず
つ保持するキヤリヤを設け、各キヤリヤに夫々個
別の読出可能な識別暗号を設け、集積回路デバイ
スを夫々のキヤリヤに装入し、夫々のキヤリヤ内
の集積回路デバイスを試験し、各集積回路デバイ
スの試験結果を記録し、各キヤリヤの識別暗号を
読み、各集積回路デバイスの試験結果を夫々の集
積回路デバイスのキヤリヤ識別に相関させて各集
積回路デバイスを夫々の試験結果に整合させるこ
とを特徴とする集積回路デバイスを識別探知する
方法が提供される。
また、本発明によれば、上記方法に用いられる
集積回路デバイス用キヤリヤとして、ひとつの試
験用集積回路デバイスを保持するひとつの空所を
有する本体と、本体内に本体の一側から延長する
第1の開口の配列と、本体内に本体の他側から延
長した第2の開口の配列とを備え、第2の配列の
各開口と第1の配列の各開口とは夫々同一軸線で
あつて互いに膜によつて分離されており、各膜は
破壊可能であり、破壊されたときに両開口間に光
の伝達を可能となされており、一方の配列の開口
は光源からの光を受け、他方の配列の開口は第1
の配列からの光を光受容装置に伝達可能となされ
ており、選択された組合せの膜を破壊し一方の配
列の開口を照明し、他方の配列の開口を通つて伝
達された光を受け、受光のパターンを解読するこ
とによつてキヤリヤが識別かつ探知可能となるこ
とを特徴とする集積回路チツプ用キヤリヤも提供
される。
各キヤリヤの識別暗号は、自動デコーダ装置に
よつて自動的に読み取り可能とすることができ
る。また、この読み取りは、集積回路デバイスの
試験中または試験直後に行うことができる。各キ
ヤリヤの確実な識別によつて、試験結果は各被試
験デバイスに対して信頼性の高い相関関係を有す
ることとなる。
好適な実施例によつて、キヤリヤに本体内を貫
通する孔の配列を設け、孔内の膜が各孔を通る光
の通過を阻止する。各キヤリヤについて夫々の組
合せた孔の膜を破壊し、各キヤリヤに対する識別
暗号とし、破壊した孔を通る光の伝達を光学デコ
ーダ装置によつて検出する。試験基準に合致しな
かたつ集積回路デバイスの識別は、各デバイスを
夫々キヤリヤ内で試験し、各デバイスの試験結果
を記録し、各キヤリヤの識別暗号を試験結果の記
録と同じ順序で読取り、キヤリヤの識別と試験結
果を相関させて各デバイスを夫々結果に整合す
る。別の実施例として、光学バーコード表示又は
他の暗号装置として自動デコーダ装置で読取可能
なものは使用可能であり、各キヤリヤに対して
夫々の識別暗号を付与する。
本発明の目的と利点とを明らかにするための例
示とした実施例並びに図面について説明する。
本発明によつて試験のために集積回路デバイス
を保持するためのキヤリヤを第1図に示す。キヤ
リヤの本体2は標準外形とし、キヤリヤとキヤリ
ヤの保持する集積回路デバイスとの自動取扱を容
易にする。本体の広いベース部に2個の横方向の
張出4,6と、キヤリヤ下面に沿つてキヤリヤの
長手方向に延長する中央溝8と、集積回路デバイ
スであるチツプ38を収容するための上方に突出
した中央部10とを有する。張出4に2個の垂直
方向スロツト12,14を切込み、張出6に1個
の垂直方向スロツト16を切込み、周辺の取扱機
器内でキヤリヤの自動アライメントを可能にす
る。スロツト及び張出4,6の寸法と位置は標準
規格に合致させる。溝18を張出4の下面に切込
みキヤリヤをボウル送り装置の軌道に一致させ
る。
第1図に示すキヤリヤはリード線のない集積回
路チツプ用の設計である。しかし本発明は各種の
集積回路デバイス用のキヤリヤに適用でき、リー
ド線のないチツプ用キヤリヤは単なる例示であ
る。第1図に示すキヤリヤ本体の上部中央面から
空所20を内方に延長させ、空所の横寸法はキヤ
リヤが保持すべき標準のリード線のない集積回路
チツプの寸法より僅かに大きくする。ほゞ矩形の
開口22がキヤリヤ本体の空所20を囲む側壁の
一方を通つて延長し、横方向から空所20に近接
可能とする。開口22は標準のリード線のないチ
ツプ38を空所内に挿入可能とし、空所の下端の
床24がチツプ38を支持する。床の中央に円形
開口26を形成し、チツプ38の上下面の温度を
均しくする。
キヤリヤ本体に一体に形成したほゞL型の剛性
のある可撓性の片持腕28は凹み30内を延長す
る。凹み30は隔壁32によつて空所から分離す
る。腕28の末端は頭部34は隔壁32と開口2
2を有するキヤリヤ壁との間の間隔を通つて空所
20内に突出する。チツプ38を空所に挿入する
時に腕28は曲つて空所から離れるようにし、チ
ツプ38が空所内所定位置となつた時に曲り腕の
内部ばね力によつてチツプ38に接触保持する。
一連のタブ36が空所の上部三隅から空所内に突
出し、チツプ38を下方位置に保つ。リード線の
ない集積回路チツプ38をキヤリヤの空所内に挿
入した状態を第2図に示す。
本発明のキヤリヤは特別の暗号化機構を有し、
独特の暗号として、キヤリヤ内に保持されたチツ
プの試験に際して探知し、正確に識別可能であ
る。多数のチツプを同時に試験する場合に重要で
ある。正確な識別がなければチツプは混同され、
各種試験結果を別のチツプのものとする可能性が
ある。
本発明の実施例による暗号化装置を第1図ない
し第4図に示す。この装置はキヤリヤの中央部か
ら垂直方向に延長する孔40の列から成る。各孔
40はキヤリヤの上面から下方に延長する第1の
孔42と、キヤリヤの下面から孔42に同一軸線
として上方に延長する第2の孔44と、両孔4
2,44を分離して横方向に延長する薄膜46と
から成る。膜46は別個の素子とすることもでき
るが、キヤリヤ本体の成形と同時に一体形成する
のが好適である。キヤリヤは所要のゴム、合成樹
脂等の材料製とし、チツプが試験中に受ける環境
条件に耐える材料とし、後述する通り、膜46は
破壊可能とする。
図示のキヤリヤは4列の孔を有し、3列は空所
の一側にあり、1例は他側であり、各列は4個の
孔を有する。他の配列、孔の数と位置の変更も可
能である。図示の例は各キヤリヤに割当てた暗号
を感知するのに好適である。
各キヤリヤについての所定の組合せとした膜を
破ることによつて一連のキヤリヤに暗号を付する
ことができる。例えば、膜に順次番号をつけれ
ば、第1のキヤリヤは第1の膜のみを破り、第2
のキヤリヤは第2の膜のみを破り、第3のキヤリ
ヤは第1第2の膜を破り、第4のキヤリヤは第3
の膜のみを破ることによつて暗号が付される。暗
号を付する技法は二進暗号化法によつて容易に行
なわれ、各キヤリヤは膜の破壊による孔の組合せ
によつて定まる夫々の二進暗号を割当てられる。
キヤリヤは試験又は処理シーケンスの何れかの
点で確実に識別される。即ち孔の配列の一側を照
明し、破壊された膜のために孔を通る光を検出す
る。膜のある場合は孔からの光の伝達は阻止され
るため、孔の配列から出た光のパターンはキヤリ
ヤ識別のために使用される。実用上、各組のキヤ
リヤにパンチ又は他の他の工具によつてある組合
せの膜を貫通して、特定の符号を割当てる。各キ
ヤリヤに集積回路デバイスを装入し、キヤリヤを
試験装置を通らせる。デバイスの試験結果は試験
毎に記録され、同じシーケンス間にキヤリヤを自
動的に識別する。キヤリヤの識別は試験と同時又
は試験後に行なうことができる。かくして、試験
結果は各キヤリヤとキヤリヤの保持する集積回路
デバイスの識別によつて、信頼性ある相関関係と
なる。後にキヤリヤを混合してもキヤリヤの識別
暗号を読むだけで、夫々の回路デバイスの確実な
識別を行なう。廃棄すべき回路デバイス及び試験
合格したデバイスの識別はキヤリヤが最初の順序
に並んでいない、でも確実に行ない得る。
第5図に示す装置はキヤリヤ識別暗号を読むた
めに使用される。光源48をキヤリヤ上に置き、
孔の配列を照明する。光フアイバ束50を板52
の開口内に保持し、孔の配列に一致した配列とす
る。光フアイバ束の端部をキヤリヤ下面に接した
位置とし、平滑に磨き、夫々の孔を通つた光のみ
を伝達するようにする。孔から光フアイバ束に伝
達された光はデコーダ54に導き、光を伝達した
光フアイバ束50の組合せによつて定まるキヤリ
ヤ識別を行なう。各種光フアイバ束とデコーダと
の組合せ装置を使用できる。キヤリヤがデイジタ
ル暗号化されていれば、デイジタルデコーダを使
用できる。
本発明の他の実施例を第6図に示す。この実施
例ではキヤリヤは前述と同様であるが孔40に代
えてバーコードパターン56をキヤリヤの張出6
の外側肩部に示す。各キヤリヤには夫々のバー符
号を有し、光学読出装置で暗号部分を走査すれば
キヤリヤを識別できる。各キヤリヤに個々の暗号
を附する時は標準バーコードを使用できる。バー
コードはレーザによるキヤリヤへの焼込み、キヤ
リヤに接着したステイツカに表示、又は所要の方
法によつて取付ける。レーザ焼込みによる暗号付
与の制御は、計算機作動の区分マスクを使用して
順次のキヤリヤに個々の暗号を形成することによ
り、又は各キヤリヤに対する異なる暗号パターン
を有する一連の異なるマスクを使用することによ
り行なわれる。バーコード技法は各キヤリヤの自
動識別用に好適であり、試験中又は試験後の各キ
ヤリヤの探知及び確実な識別が可能であり、キヤ
リヤが元の順序でなくてても行ない得る。
本発明を数種の実施例について説明したが、本
発明は各種の変型が可能である。例えば、各キヤ
リヤへの暗号付与は表面に附した磁気物質の点の
配列を使用し、磁気感知ヘツドを使用して点のパ
ターンを定めてキヤリヤを識別するようにしても
よい。更に孔の方向を変えることもでき、曲つた
軸線に沿う孔とすることもできる。実施例並びに
図面は例示であつて発明を限定するものではな
い。
【図面の簡単な説明】
第1図は本発明による集積回路デバイス用のキ
ヤリヤの斜視図、第2図は第1図に示すキヤリヤ
に集積回路チツプを保持させた平面図、第3図第
4図は第2図の3−3線、4−4線に沿いチツプ
を除去した断面図、第5図は第1図のキヤリヤを
識別する装置を示す一部を除去した斜視図、第6
図は本発明の他の実施例による集積回路デバイス
用のキヤリヤの斜視図である。 2……本体、4,6……張出、10……中央
部、20……空所、28……可撓性片持腕、36
……タブ、40,42,44……孔、46……
膜、48……光源、50……光フアイバ束、54
……デコーダ。

Claims (1)

  1. 【特許請求の範囲】 1 試験の際に複数の集積回路デバイスを識別探
    知する方法であつて、各集積回路デバイスをひと
    つずつ保持するキヤリヤを設け、各キヤリヤに
    夫々個別の読出可能な識別暗号を設け、集積回路
    デバイスを夫々のキヤリヤに装入し、夫々のキヤ
    リヤ内の集積回路デバイスを試験し、各集積回路
    デバイスの試験結果を記録し、各キヤリヤの識別
    暗号を読み、各集積回路デバイスの試験結果を
    夫々の集積回路デバイスのキヤリヤ識別に相関さ
    せて各集積回路デバイスを夫々の試験結果に整合
    させることを特徴とする集積回路デバイスを識別
    探知する方法。 2 前記各キヤリヤは、該キヤリヤの本体を貫通
    して延びる孔のマトリツクスを有しており、該孔
    を横切つて拡がる破壊可能の膜によつて各孔を通
    る光の伝達が阻止されるようになされている場合
    において、各キヤリヤにおける個別の組合せの膜
    を破壊することによつて各キヤリヤに前記個別の
    読出可能な識別暗号を付し、各キヤリヤの識別暗
    号の読出しは、孔の配列の一端を照明し、膜を破
    壊されている孔を通つて伝達される光を受け、受
    光のパターンを解読してキヤリヤを識別すること
    を特徴とする特許請求の範囲第1項記載の集積回
    路デバイスを識別探知する方法。 3 集積回路デバイス用キヤリヤであつて、ひと
    つの試験用集積回路デバイスを保持するひとつの
    空所を有する本体と、本体内に本体の一側から延
    長する第1の開口の配列と、本体内に本体の他側
    から延長した第2の開口の配列とを備え、第2の
    配列の各開口と第1の配列の各開口とは夫々同一
    軸線であつて互いに膜によつて分離されており、
    各膜は破壊可能であり、破壊されたときに両開口
    間に光の伝達を可能となされており、一方の配列
    の開口は光源からの光を受け、他方の配列の開口
    は第1の配列からの光を光受容装置に伝達可能と
    なされており、選択された組合せの膜を破壊し一
    方の配列の開口を照明し、他方の配列の開口を通
    つて伝達された光を受け、受光のパターンを解読
    することによつてキヤリヤが識別かつ探知可能と
    なることを特徴とする集積回路デバイス用キヤリ
    ヤ。 4 前記空所が、前記本体の上面から該本体内へ
    と内方に延長しており、一方の配列の開口は前記
    空所にほぼ隣接して前記本体の上面から該本体内
    方に延長しており、他方の配列の開口は前記本体
    の下面から前記一方の配列の開口と同一軸線で前
    記本体の内方に延長している特許請求の範囲第3
    項記載のキヤリヤ。
JP58026147A 1982-02-19 1983-02-18 集積回路デバイスを探知する装置並びに方法 Granted JPS58194351A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/350,245 US4454413A (en) 1982-02-19 1982-02-19 Apparatus for tracking integrated circuit devices
US350245 1982-02-19

Publications (2)

Publication Number Publication Date
JPS58194351A JPS58194351A (ja) 1983-11-12
JPH04389B2 true JPH04389B2 (ja) 1992-01-07

Family

ID=23375862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58026147A Granted JPS58194351A (ja) 1982-02-19 1983-02-18 集積回路デバイスを探知する装置並びに方法

Country Status (4)

Country Link
US (1) US4454413A (ja)
EP (1) EP0087286B1 (ja)
JP (1) JPS58194351A (ja)
DE (1) DE3377390D1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH668718A5 (de) * 1983-08-08 1989-01-31 Schoeller & Co Ag A Verfahren zur aussonderung bestimmter gebinde, wie industriebehaelter, flaschenkaesten aus einem gebindepark und vorrichtung zur durchfuehrung des verfahrens.
US4787143A (en) * 1985-12-04 1988-11-29 Tdk Corporation Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor
JPS62151729U (ja) * 1986-03-17 1987-09-26
US4889977A (en) * 1987-12-21 1989-12-26 Southwestern Bell Telephone Company Method of identifying the disposition of plug-in units at a warehouse
JPH01294384A (ja) * 1988-05-20 1989-11-28 Yazaki Corp コネクタ
US4947335A (en) * 1988-09-12 1990-08-07 At&T Bell Laboratories Identification of workpiece information
US5038023A (en) * 1989-06-28 1991-08-06 C. Itoh Information Systems Development, Inc. System for storing and monitoring bar coded articles such as keys in a drawer
WO1997029383A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Verfahren zum handhaben von elektronischen bauelementen
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US9697402B1 (en) * 2016-11-22 2017-07-04 Xilinx, Inc. System and method for integrated circuit handling and tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112369A (en) * 1977-03-10 1978-09-30 Kubota Ltd Transmission mechanism for a vehicle
JPS5488034A (en) * 1977-12-24 1979-07-12 Fujitsu Ltd Simulator for aural response system
JPS5671949A (en) * 1979-11-15 1981-06-15 Nissin Electric Co Ltd Specimen carrier for charge particle injector

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2537778A (en) * 1948-02-18 1951-01-09 Remington Rand Inc Perforated record card
US3435192A (en) * 1964-11-09 1969-03-25 Thomas C Hartney Record device and system
US3354568A (en) * 1965-01-06 1967-11-28 Koschier Willi Record card with film insert
US3358824A (en) * 1965-08-03 1967-12-19 Hoffmann La Roche Dispensing of pharmaceuticals
US3412333A (en) * 1965-11-15 1968-11-19 Philco Ford Corp Apparatus for sequentially testing electrical components under controlled environment conditions
DE1774009B1 (de) * 1967-05-15 1972-03-09 Agency Ind Science Techn Magnetischer matrixspeicher aus magnetleitern und wortleitern
US3529277A (en) * 1968-05-01 1970-09-15 Barnes Corp Integrated circuit carrier
US3644715A (en) * 1969-09-22 1972-02-22 Becton Dickinson Co Machine readable label and sample identification system utilizing the same
US3916157A (en) * 1970-09-08 1975-10-28 Mmbi Inc Specimen carrier
GB1419622A (en) * 1972-03-09 1975-12-31 Plessey Co Ltd Data handling systems
DD96586B1 (de) * 1972-05-17 1980-04-30 Guenther Pfeiffer Einrichtung zur optisch-elektronischen identifizierung von proben
US3831006A (en) * 1973-01-19 1974-08-20 Honeywell Inc Patient-specimen identification system using stored associated numbers
DE2648307A1 (de) * 1976-10-26 1978-05-03 Licentia Gmbh Einrichtung zur pruefdatenerfassung von in bewegung befindlichen, mit einer fabrikationsnummer versehenen prueflingen
US4128757A (en) * 1977-05-05 1978-12-05 Garner Jr Dudley E Customer initiated ordering system
US4365148A (en) * 1979-12-19 1982-12-21 Franklin Electric Co., Inc. Data processing system
US4349731A (en) * 1980-01-16 1982-09-14 Hobart Corporation Commodity key with on site encoding feature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112369A (en) * 1977-03-10 1978-09-30 Kubota Ltd Transmission mechanism for a vehicle
JPS5488034A (en) * 1977-12-24 1979-07-12 Fujitsu Ltd Simulator for aural response system
JPS5671949A (en) * 1979-11-15 1981-06-15 Nissin Electric Co Ltd Specimen carrier for charge particle injector

Also Published As

Publication number Publication date
JPS58194351A (ja) 1983-11-12
EP0087286A2 (en) 1983-08-31
DE3377390D1 (en) 1988-08-18
EP0087286B1 (en) 1988-07-13
EP0087286A3 (en) 1985-05-22
US4454413A (en) 1984-06-12

Similar Documents

Publication Publication Date Title
JPH04389B2 (ja)
US7642799B2 (en) Test chip socket and method for testing a chip
US5256578A (en) Integral semiconductor wafer map recording
US7278328B2 (en) Method and apparatus for handling sample holders
KR100239235B1 (ko) 카드 및 그 처리장치
KR100230118B1 (ko) 반도체 집적 회로 제조 방법 및 장치
KR19980063277A (ko) 반도체장치 시험장치
US6406246B1 (en) Device handler
JP2005233936A (ja) 回路板モジュールの運動をカードケージスロットに沿って制御するための技法
JP2005536065A (ja) 電子部品のためのモジュラー形ベルトキャリヤー
US6465770B2 (en) Device for positioning objects
US6281695B1 (en) Integrated circuit package pin indicator
US5909122A (en) Integrated circuit package pin marking system
KR20210029207A (ko) 테스트 병 프로토콜 방법
US5800906A (en) Label for semiconductor wafer
US6541956B2 (en) Carrier identification system, carrier identification method and storage media
JPH0910605A (ja) 試験管支持ラック
EP1190771A1 (en) Quality control method and apparatus for automated analyses of biological matter
KR100295251B1 (ko) 복수의 반도체 디바이스 시험장치를 구비한 반도체디바이스 시험시스템
JPS59136942A (ja) 良品チツプ選別装置
CN109884455B (zh) 承载盘组件和辨识系统
JPH0831431B2 (ja) 検査方法
JPH04242956A (ja) 判別装置
US7380122B2 (en) Fixed pin array identification apparatus and method
US20030117266A1 (en) Fixed pin array identification apparatus and method