JPS58194351A - 集積回路デバイスを探知する装置並びに方法 - Google Patents

集積回路デバイスを探知する装置並びに方法

Info

Publication number
JPS58194351A
JPS58194351A JP58026147A JP2614783A JPS58194351A JP S58194351 A JPS58194351 A JP S58194351A JP 58026147 A JP58026147 A JP 58026147A JP 2614783 A JP2614783 A JP 2614783A JP S58194351 A JPS58194351 A JP S58194351A
Authority
JP
Japan
Prior art keywords
carrier
light
integrated circuit
array
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58026147A
Other languages
English (en)
Other versions
JPH04389B2 (ja
Inventor
ウイリアム・デイ−・モ−トン・ジユニア−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bourns Inc
Original Assignee
Bourns Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bourns Inc filed Critical Bourns Inc
Publication of JPS58194351A publication Critical patent/JPS58194351A/ja
Publication of JPH04389B2 publication Critical patent/JPH04389B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07CTIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/14Quality control systems
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路デバイスの試験に関し、特に多数の集
積回路デバイスを試験中に探知して試験結果を正当なデ
バイスに相関させ得る装置と方法とに関する。
集積回路デバイスの試験基準はデバイスの用途によって
異なる。信頼性の低い要求の場合は、=(群のデバイス
中のある割合のデバイスが所定仕様を満足することだけ
で上衿である。この場合には試験は静的方法で行ない、
試験結果を個別のデバイスに分離することな(、合格品
を分離することもない。
高い信頼性を要求される場合には各デバイスを個別に試
験し、所要仕様を満足しないデバイスのすべてを不合格
とする。この種の試験を行なう時はすべてのデバイスの
探知を行ない試験結果を正当なデバイスに相関させるこ
とが重要である。デバイスの混同を生ずれば不合格品が
残り、又は合格品が廃品となることがある。正確に相関
きせる要求を実行するのは困難であり、その理由は、多
数のデバイスを順次試験し、すべてのデバイスの試験光
r後に不合格品を除去することが最も効率の良い試験法
であり、不合格品が生じた都度試験過程を停止すること
がないためである。
集積M路テ・ミイスの高信頼性試験のために通常使用さ
れている方法はデータロキングと接し、デバイスを順次
試験し、試験結果を同じシーケンスで記録し、試験後の
デバイスを並列させデバイスを容器管に装入する。管内
のデバイスを試験結果に相関はせるためには管の順序、
管内の1戸イスの順序を正しく保つ必要がある。この方
法では、1個のデバイスが順序から外れた時、又は管の
順序が正しくない時には全部の試験シーケンスの結果を
棄て〜やり直す必要が生ずる。
既知の技法に併なう上述の問題点に鑑み、本発明の目的
は試験中の多数の集積回路ジノζイスを探知する装置と
方法とを提供し、試験結果が確実に個々のデバイスに正
確に整合するようにする。。
本発明の他の目的は試験シーケンス中の集積回路デバイ
スの自動探知方法と装置とを提供し、デバイスを特定の
物理的順序又はシーケンスに配列する必要をなくする。
上述の目的を達するために本発明によって、複数のキャ
リヤを設け、各キャリヤは集積回路デバイスを試験量保
持する。各キャリヤは暗号装置を有し、自動デコーダ装
置によって読取可能とする3゜夫々のキーヤリヤに夫々
の暗号を割当て、暗号は自動的に読まれ、デバイスの試
験間又は試験直後にキャリヤは識別される。各キャリヤ
の確実な識別によって試験結果は各被試験デバイスに信
頼性高い相関関係となる。
好適な実施例によって、キャリヤに本体内を貫通する孔
の配列を設け、孔内の膜が合孔を通る光ノ通過を阻止す
る。各キャリヤについて夫々の組合せた孔の膜を破壊し
、各キャリヤに対する識別暗号とし、破壊した孔を通る
光の伝達を光学デコーダ装置によって検出する。試験基
準に合致しなかった集積回路デバイスの識別は、各デバ
イスを夫々キャリヤ内で試験し、各デバイスの試験結果
を記録し、各キャリヤの識別暗号を試験結果の記録と同
じ順序で読取り、キャリヤの識別と試験結果を相関尽せ
て各デバイスを夫々結果に整合する。
別の実施例として、光学バーコービ表示又は他の暗号装
置として自動デコーダ装置で読取可能なものは使用可能
であり、各キャリヤに対して夫々の識別暗号を付与する
本発明の目的と利点とを明らかにするための例示とした
実施例並びに図面について説明する。
本発明によって試験のために集積回路デバイスを保持す
るだめのキャリヤを第1図に/1りす。キャリヤの本体
2は標準外形とし、キャリヤとキャリヤの保持する集積
回路デバイスとの自動取扱なマi易にする。本体の広い
は−ス部に2個の横方向の張出4,6と、キャリヤ下面
に沿ってキャリヤの長手方向に延長する中央溝8と、集
積回路チップを収容するための上方に突出した中央部1
oとを有する。張出4に2個の垂直方向スロツl−12
14を切込み、張出6に1個の垂直方向スロット16を
切込み、周辺の取扱機器内でギヤリヤの自動アライメン
トを可能にする。スロット及び張出4、乙の寸法と位置
は標準規格に合致ζせる。溝18を張出4の下面に切込
みキャリヤをボウル送り装置の軌道に一致づせる。
第1図に示すキャリヤはり一ド線のない集積回路チップ
用の設計である。しかし本発明は各種の集積回路デバイ
ス用のキャリヤに適用でき、リード線のないチップキャ
リヤは単なる例示である。       11第1図に
示すキャリヤ本体の上部中央面から空所20を内方に延
長させ、空所の横寸法はキャリヤが保持すべき標準のリ
ード線のない集積回路チップの・1法より僅かに太き(
する。はy矩形の開L122がキャリヤ本体の空所20
を囲む側壁の一方を通って延長し、横方向から空所20
に近接可能とする。開口22は標準のり一ド線のないチ
ップを空所内に挿入可能とし、空所の下端の床24がチ
ップを支持する。床の中央に円形開口26を形成し、チ
ップの上下面の温度を均しくする。
キャリヤ本体に一体に形成したはvI・型の剛性のある
可撓性の片持腕28は凹み60内を延長する。凹み60
は隔壁62によって空所から分離する。腕28の末端の
頭部34は隔壁32と開口22を有するキャリヤ壁との
間の間隙を通って空所20内に突出する。チップを空所
に挿入する時に腕28は曲って空所から離れるようにし
、チップが空所内断定位置となった時に曲り腕の内部ば
ね力によってチップに接触保持する。一連のタブろ6が
空所の上部三隅から空所内に突出し、チップを下方位置
に保つ。リード線のない集積回路チップ38をキャリヤ
の空所内に挿入した状態を第2図に示す。
本発明のキャリヤは特別の暗号化機構を4rL、独特の
暗号として、キャリヤ内に保持されたチップの試験に際
して探知し、正確に識別可能である6、多数のチップを
同時に試験する場合に重要である。。
正確な識別がなければチップは混同芒れ、各種試験結果
を別のチップのものとする可能性がある。
本発明の実施例による暗号化装置を第1図なし・し第4
図に示す。この装置にはキャリヤの中央部から垂直方向
に延長する孔40の列から成る6、合孔40はキャリヤ
の上面から下方に延長する第1の孔42と、キャリヤの
下面から孔42に同一軸線として上方に延長する第2の
孔44と、両孔42.44を分離して横方向に延長する
薄膜46とから成る。膜46は別個の素子とすることも
できるが、キャリヤ本体の成形と同時Vこ一体形成する
のが好適である。キャリヤは所要のゴム、合成樹脂等の
材料製とし、チップが試験中に受ける埠境条什に耐える
材料とし、後述する通り、膜46は破壊可能とする。
図示のキャリヤは4列の孔を有し、6列は空所の一側に
あり、1例は他側であり、各列は4個の孔を有する。他
の配列、孔の数と位置の変更も可能である。図示の例は
各キャリヤに割当てた暗号を感知するのに好適である。
各キャリヤについての所定の組合せとした膜を破ること
によって一連のキャリヤに暗号を付することかできる。
例えば、膜を順次番号をつければ、第1のキャリヤは第
1の膜のみを破り、第2のキャリヤは第2の膜のみを破
り、第6のキャリヤは第1第2の膜を破り、第4のキャ
リヤは第6の膜のみを破ることによって暗号が付される
。暗号を付する技法は二進暗号化法によって容易に行な
われ、各キャリヤは膜の破壊による孔の組合せによって
定まる夫々の二進暗号を割当てられる。
キャリヤは試験又は処理シーケンスの何れかの点で確実
に識別てれる。即ち孔の配列の一側を照明し、破壊され
た膜のために孔を通る光を検出する。膜のある場合は孔
からの光の伝達は阻止きれるため、孔の配列から出た光
のパターンはキャリヤ識別のために使用される。実用上
、各組のキャリヤにパンチ又は他の他の工具によっであ
る組合せの膜を貫通して、特定の符号を割当てる。各キ
ャリヤに集積回路デバイスを装入し、キャリヤを試験装
置を通らせる。デバイスの試験結果は試験毎に記録され
、同じシーケンス間にキャリヤを自動的に識別する。キ
ャリヤの識別は試験と同時又は試験後に行なうことがで
きる。か(して、試験結果は各キャリヤとキャリヤの保
持する集積回路デバイスの識別によつ℃、信頼性ある相
関関係となる。後にキャリヤを混合してもキャリヤの識
別暗号を読むだけで、夫々の回路デフ8イスの確実な識
別を行なう。廃棄すべき回路デバイス及び試験合格した
デバイスの識別はキャリヤが最初の順序に並んでいない
、でも確実に行ない得る。
第5図に示す装置はキャリヤ識別暗号を読むために使用
これる。光源48をキャリヤ上に置き、孔の配列を照明
する。光ファイバ束50を板52    1の開口内に
保持し、孔の配列に一致した配列とする。光学繊維束の
端部をキャリヤ下面に接した位置とし、平滑に磨き、夫
々の孔を通った光のみを伝達するようにする。孔から光
ファイバ束に伝達された光はデコーダ54に導き、光を
伝達した光ファイバ束50の組合せによって定まるキャ
リヤ識別を行なう。各種光ファイバ束とデコーダとの組
合せ装置を使用できる。キャリヤがテイジタル暗号化こ
れていれば、デイジタルテコーダを使用できる。
本発明の他の実施例を第6図に示す。この実施例ではキ
ャリヤは前述と同様であるが孔40に代えてバー符号パ
ターン56をキャリヤの張出6の外側肩部に示す。各キ
ャリヤには夫々の・ミー符号を有し、光学読出装置で暗
号部分を走査すればキャリヤを識別できる。各キャリヤ
に個々の暗号を附する時は標準バーコードを使用できる
。・ミーコードはレーザによるキャリヤへの焼込み、キ
ャリヤに接着したステイツ力に表示、又は所要の方法に
よって増付ける。レーザ焼込みによる暗号付与の制御は
、計算機作動の区分マスクを使用して順次のキャリヤに
個々の暗号を形成することにより、又は各キャリヤに対
する異なる暗号)〜ターンをイ1する一連の異なるマス
クを使用することにより行なわれる。バーコード技法は
各キャリヤの自動識別用に好適であり、試験中又は試験
後の各キャリヤの探知及び確実な識別が可能であり、キ
ャリヤが元の順序でなくても行ない得る。
本発明を数種の実施例について説明したが、本発明は各
種の変型が可能である。例えば、各キャリーヤへの暗号
付与は表面に附した磁気物質の点の配列を使用し、磁気
感知ヘッドを使用して点のパターンを定めてキャリヤを
識別するようにしてもよい。更に孔の方向を変えること
もでき、曲った軸線に沿う孔とすることもできる。実施
例並びに図面は例示であって発明を限定するものではな
い。
【図面の簡単な説明】
第1図は本発明による集積回路デバイス用のキャリヤの
斜視図、第2図は第1図に示すキャリヤに集積回路チッ
プを保持させた平面図、第6図第4図は第2図の6−6
線、4−4線に沿いチップを除去した断面図、第5図は
第1図のキャリヤを識別する装置を示す一部を除去した
斜視図、第6図は本発明の他の実施例による集積回路テ
バイス用のキャリヤの斜視図である。 2:本体    4,6:張 出 10:中央部  20:空所 28:可撓性片持腕 36:タ プ 40、42.44 :孔  46:膜 48:光 源    50:光ファイバ束54:デコー
ダ 尾4I27 手続補正書(方式) 王事件の表示 昭和ぐ2年 q%  願第 ユl/l17号Sin齢プ
バイ又をず清福する襞ぜi豫〆;方、去3、補正をする
者 事件との関係  出 願 人 住所 ス:fr”r、ホ′−ンスパ・インコー壬°V−7,斗
゛4代理人 5、補正命令の日付  昭和(g年 C月3)日(発送
日)6、補正の対象 =212−

Claims (1)

  1. 【特許請求の範囲】 1 試験中に複数の集積回路デバイスを探知する装置で
    あって、夫々の集積回路デバイスを試験中に保持する複
    数のキャリヤを備え、各キャリヤには自動デコーダ装置
    によって認識される暗号装置を含み、各キャリヤの暗号
    装置は各キャリヤ個々の暗号を示し、これによって、各
    キャリヤは夫々の暗号によって識別可能として各キャリ
    ヤの保持する集積回路デバイスと上記デバイスから得ら
    れる試験結果との相関を容易にすることを特徴とにキャ
    リヤを通す光の伝達可能の孔の配列を設け、合孔に破壊
    可能の膜を設けて定常では孔を通る光の通過を阻止し膜
    が破壊づれれば光の通過を可能にし、これによって孔の
    組合せを夫々破壊することによって各キャリヤが符号化
    きれ光透過の孔からの光の伝達を光学デコーダ装置に供
    給してキャリヤを識別する特許請求の範囲第1項記載の
    装置、1ろ 前記孔の一端に沿って前記キャリヤを照明
    する光源と、合孔の他端に同一軸線として配置し光透過
    の孔を通る光源からの光伝達を受ける光フアイバ装置と
    、各光フアイバ装置からの光を受けて受光のパターンに
    相当するキャリヤ識別を行なう光学デコーダ装置とを備
    える特許請求の範囲第2項記載の装置。 4 前記暗号装置に光学バーコービ表示装置を備え、各
    キャリヤの表示が夫々のキャリヤに対する暗号となる特
    許請求の範囲第1項記載の装置。 5 集積回路チップ用キャリヤであって、チップを保持
    する空所を有する本体と、本体内に本体の一側から延長
    する第1の開口の配列と、本体内に本体の一側から延長
    した第2の開口の配列とを備え、第2の配列の各開口は
    第1の配列の各開口と夫々同一軸線として膜によって分
    離され、各膜は破壊可能として両開口間に光の伝達を可
    能とし、一方の配列は光源から光を受け、他方の配列の
    開口は第1の配列から光受容装置に光を伝達可能とし、
    選択された組合せの膜を破壊し一方の配列の開口を照明
    し、他方の配列の開口を通つ℃伝達さする集積回路チッ
    プ用キャリヤ。 6 前記空所が上面からキャリヤ本体内に内方に延長す
    る場合に、一方の開口の列は空所にはV隣接して上面か
    ら本体内方に延長し、他方の開口の列は本体下面から一
    方の列の開口と同一軸線として内方に延長する特許請求
    の範囲第5項記載のキャリヤ。 7 試験中に複数の集積回路デバイスを識別探知する方
    法であって、各集積回路デバイス用キャリヤを設け、各
    キャリヤに夫々の読出識別暗号を設け、集積回路デバイ
    スを夫々のキャリヤに装入シ、夫々のキャリヤ内のデバ
    イスを試験し、各デバイスの試験結果を記録し、各キー
    %” IJヤの識別暗号を読み、各デバイスの試験結果
    を夫々のデバイスのキャリヤ識別に相関させて各デバイ
    スを夫々の試験結果に整合させることを特徴とする集積
    回路デバイスを識別探知する方法。 8 前記各キャリヤにキャリヤの本体内を通す孔のマト
    リックスを設け、孔を横切る破壊可能の膜によって合孔
    を通す光の伝達を阻止し、各キャリヤの膜の夫々の組合
    せを破壊することによってキャリヤに暗号を付し、各キ
    ャリヤの識別暗号の読出しは孔の配列の一端を照明し、
    破壊した膜を有する孔を通つ℃伝達される光を受、げ、
    受光のパターンを解読してキャリヤを識別する特許請求
    の範囲第7項記載の方法。
JP58026147A 1982-02-19 1983-02-18 集積回路デバイスを探知する装置並びに方法 Granted JPS58194351A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US350245 1982-02-19
US06/350,245 US4454413A (en) 1982-02-19 1982-02-19 Apparatus for tracking integrated circuit devices

Publications (2)

Publication Number Publication Date
JPS58194351A true JPS58194351A (ja) 1983-11-12
JPH04389B2 JPH04389B2 (ja) 1992-01-07

Family

ID=23375862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58026147A Granted JPS58194351A (ja) 1982-02-19 1983-02-18 集積回路デバイスを探知する装置並びに方法

Country Status (4)

Country Link
US (1) US4454413A (ja)
EP (1) EP0087286B1 (ja)
JP (1) JPS58194351A (ja)
DE (1) DE3377390D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151729U (ja) * 1986-03-17 1987-09-26

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH668718A5 (de) * 1983-08-08 1989-01-31 Schoeller & Co Ag A Verfahren zur aussonderung bestimmter gebinde, wie industriebehaelter, flaschenkaesten aus einem gebindepark und vorrichtung zur durchfuehrung des verfahrens.
US4787143A (en) * 1985-12-04 1988-11-29 Tdk Corporation Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor
US4889977A (en) * 1987-12-21 1989-12-26 Southwestern Bell Telephone Company Method of identifying the disposition of plug-in units at a warehouse
JPH01294384A (ja) * 1988-05-20 1989-11-28 Yazaki Corp コネクタ
US4947335A (en) * 1988-09-12 1990-08-07 At&T Bell Laboratories Identification of workpiece information
US5038023A (en) * 1989-06-28 1991-08-06 C. Itoh Information Systems Development, Inc. System for storing and monitoring bar coded articles such as keys in a drawer
WO1997029383A1 (de) * 1996-02-09 1997-08-14 Mci Computer Gmbh Verfahren zum handhaben von elektronischen bauelementen
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US7120513B1 (en) * 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6792365B2 (en) * 2001-08-10 2004-09-14 Micron Technology, Inc. Sequential unique marking
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US9697402B1 (en) * 2016-11-22 2017-07-04 Xilinx, Inc. System and method for integrated circuit handling and tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112369A (en) * 1977-03-10 1978-09-30 Kubota Ltd Transmission mechanism for a vehicle
JPS5488034A (en) * 1977-12-24 1979-07-12 Fujitsu Ltd Simulator for aural response system
JPS5671949A (en) * 1979-11-15 1981-06-15 Nissin Electric Co Ltd Specimen carrier for charge particle injector

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2537778A (en) * 1948-02-18 1951-01-09 Remington Rand Inc Perforated record card
US3435192A (en) * 1964-11-09 1969-03-25 Thomas C Hartney Record device and system
US3354568A (en) * 1965-01-06 1967-11-28 Koschier Willi Record card with film insert
US3358824A (en) * 1965-08-03 1967-12-19 Hoffmann La Roche Dispensing of pharmaceuticals
US3412333A (en) * 1965-11-15 1968-11-19 Philco Ford Corp Apparatus for sequentially testing electrical components under controlled environment conditions
DE1774009B1 (de) * 1967-05-15 1972-03-09 Agency Ind Science Techn Magnetischer matrixspeicher aus magnetleitern und wortleitern
US3529277A (en) * 1968-05-01 1970-09-15 Barnes Corp Integrated circuit carrier
US3644715A (en) * 1969-09-22 1972-02-22 Becton Dickinson Co Machine readable label and sample identification system utilizing the same
US3916157A (en) * 1970-09-08 1975-10-28 Mmbi Inc Specimen carrier
GB1419622A (en) * 1972-03-09 1975-12-31 Plessey Co Ltd Data handling systems
DD96586B1 (de) * 1972-05-17 1980-04-30 Guenther Pfeiffer Einrichtung zur optisch-elektronischen identifizierung von proben
US3831006A (en) * 1973-01-19 1974-08-20 Honeywell Inc Patient-specimen identification system using stored associated numbers
DE2648307A1 (de) * 1976-10-26 1978-05-03 Licentia Gmbh Einrichtung zur pruefdatenerfassung von in bewegung befindlichen, mit einer fabrikationsnummer versehenen prueflingen
US4128757A (en) * 1977-05-05 1978-12-05 Garner Jr Dudley E Customer initiated ordering system
US4365148A (en) * 1979-12-19 1982-12-21 Franklin Electric Co., Inc. Data processing system
US4349731A (en) * 1980-01-16 1982-09-14 Hobart Corporation Commodity key with on site encoding feature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112369A (en) * 1977-03-10 1978-09-30 Kubota Ltd Transmission mechanism for a vehicle
JPS5488034A (en) * 1977-12-24 1979-07-12 Fujitsu Ltd Simulator for aural response system
JPS5671949A (en) * 1979-11-15 1981-06-15 Nissin Electric Co Ltd Specimen carrier for charge particle injector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151729U (ja) * 1986-03-17 1987-09-26

Also Published As

Publication number Publication date
EP0087286A3 (en) 1985-05-22
US4454413A (en) 1984-06-12
EP0087286B1 (en) 1988-07-13
EP0087286A2 (en) 1983-08-31
DE3377390D1 (en) 1988-08-18
JPH04389B2 (ja) 1992-01-07

Similar Documents

Publication Publication Date Title
JPS58194351A (ja) 集積回路デバイスを探知する装置並びに方法
US11348406B2 (en) Inspection system, inspecting device, and gaming chip
US5256578A (en) Integral semiconductor wafer map recording
US7278328B2 (en) Method and apparatus for handling sample holders
KR100355422B1 (ko) 반도체디바이스시험장치
US7642799B2 (en) Test chip socket and method for testing a chip
US4510673A (en) Laser written chip identification method
ES2409217T3 (es) Naipes en mazo barajado y su procedimiento de fabricación
KR100239235B1 (ko) 카드 및 그 처리장치
US20180154359A1 (en) A sample storage tube and an automatic operating system for the same
CN116453264A (zh) 检查系统和检查装置
US20170293719A1 (en) Sample traceability device and method for medical research and/or diagnosis
US6663836B1 (en) Apparatus and method for alphanumerically identifying and arranging test tubes
JPH09320911A (ja) 被識別機能付き半導体基板
US3959633A (en) Security guard recording system
ES2737679A1 (es) Metodo y sistema para la gestion del almacenamiento de objetos
US5988501A (en) Identification method and apparatus utilizing perforations
US3611403A (en) Test sample container identification method and apparatus
US4672185A (en) Control system for semiconductor substrate process line
US20050283266A1 (en) Method and system for providing unit level traceability of semiconductor die
US4423317A (en) Micro card reader
US20120018521A1 (en) Object carrier having a data memory
JPS59136942A (ja) 良品チツプ選別装置
KR100295251B1 (ko) 복수의 반도체 디바이스 시험장치를 구비한 반도체디바이스 시험시스템
CN109884455B (zh) 承载盘组件和辨识系统