JPH0438595Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、入力電圧の大きさに基づいて、この
入力電圧が第一の設定電圧以上になつたときにオ
ンとなり、また上記第一の入力電圧よりも低い第
一の設定電圧以下になつたときオフとなる、スイ
ツチング回路に関するものである。

〔従来の技術〕

従来、このようなスイツチング回路としては、
シユミツト回路が知られているが、シユミツト回
路は、通常二個のトランジスタのオンオフによ
り、一つの共通の抵抗に対して直列に接続される
べき抵抗を切り換えることによつて、これらの抵
抗により構成される分圧回路を介して定電圧が、
入力側のトランジスタのバイアス電圧として印加
されるようになつている。

しかしながら、このような構成のシユミツト回
路においては、第一の分圧及び第二の分圧を決定
するために一つの抵抗が共通に使用されているの
で、第一の分圧及び第二の分圧の一方を高くしよ
うとすると、必然的に他方も高くなつてしまい、
第一の分圧及び第二の分圧の差、即ちヒステリシ
スを大きくとることが困難であつた。

このため、本出願人による実願昭62−156238号
において、スイツチング回路が提案されている。

このスイツチング回路によれば、第２図に示す
ように、第一のトランジスタQ₁は、そのコレク
タには抵抗R₁、第一の設定電圧V₁を決定する第
一の定電圧ダイオードZD₁及び抵抗R₂を介して入
力電圧V_ioが入力されと共に、そのベースには入
力電圧V_ioが、抵抗R₃及び上記第一の設定電圧V₁
より低い第二の設定電圧V₂を決定する第二の定
電圧ダイオードZD₂と抵抗R₄により分圧されて、
入力されている。さらに、この第一のトランジス
タQ₁のコレクタには、サイリスタSCRのカソー
ドが接続されており、該サイリスタSCRは、そ
のゲートが第一の定電圧ダイオードZD₁と抵抗R₂
の間に接続されると共にそのアノードが抵抗を介
して定電圧電源V_ccに接続されている。さらにサ
イリスタSCRのアノードには、第二のトランジ
スタQ₂のベースが抵抗を介して接続されている。
この第二のトランジスタQ₂は、そのベースがさ
らに抵抗を介してアースＧに接続されていると共
に、そのコレクタ及びエミツタが、それぞれ所定
電圧が供給される出力端子V_put及びアースＧに接
続されている。

このように構成されたスイツチング回路によれ
ば、入力電圧V_ioが第一の設定電圧V₁よりも低い
場合には、第一の定電圧ダイオードZD₁及び第二
の定電圧ダイオードZD₂はオフであるから第一の
トランジスタQ₁はオフである。従つてサイリス
タSCRのゲートには信号が入力されないので、
該サイリスタSCRは非導通状態にあり、第二の
トランジスタQ₂はオンであるから、出力端子V_put
はアースＧに接続されることになり、該出力端子
V_putからは信号が出力されない。

ここで、入力電圧V_ioが上昇して第二の設定電
圧V₂より高くなると、第二の定電圧ダイオード
ZD₂がオンとなり、第一のトランジスタQ₁もオン
となるが、第一の定電圧ダイオードZD₁はオフで
あるから、サイリスタSCRも非導通状態のまま
である。さらに入力電圧V_ioが上昇して第一の設
定電圧V₁以上になると、第一の定電圧ダイオー
ドZD₁もオンとなり、これによつて抵抗R₂の両端
に電位が発生することにより、サイリスタSCR
のゲートに信号が入力されるので、該サイリスタ
SCRが導通し、第二のトランジスタQ₂のベース
に印加される電圧が低下することにより、該第二
のトランジスタQ₂がオフになり、出力端子V_putに
は、定電圧電源V_ccから抵抗を介して給電が行な
われ、かくして該出力端子V_putから信号が出力さ
れることになる。

この状態から入力電圧V_ioが低下すると、先ず
入力電圧V_ioが第一の設定電圧V₁以下に低下する
と、第一の定電圧ダイオードZD₁がオフとなる
が、第二の定電圧ダイオードZD₂及び第一のトラ
ンジスタQ₁はオンのままであり、サイリスタ
SCRはオンのままであるので、該第一のトラン
ジスタQ₁に給電を続けることとなる。

入力電圧V_ioがさらに低下して第二の設定電圧
V₂以下になると、第二の定電圧ダイオードZD₂も
オフとなり、第一のトランジスタQ₁がオフとな
つて、サイリスタSCRが非導通状態になるので、
第二のトランジスタQ₂のベースに信号が入力さ
れることとなり、第二のトランジスタQ₂がオン
となることにより、出力端子V_putがアースに接続
されるので、該出力端子V_putからは信号が出力さ
れなくなる。

かくして、入力電圧V_ioが上昇する場合には、
第一の設定電圧V₁で出力端子V_putからの信号がオ
ンとなり、また入力電圧V_ioが低下する場合には、
第二の設定電圧V₂で出力端子V_putからの信号がオ
フとなる、ヒステリシス特性をもつたスイツチン
グ動作が達成され、第一の設定電圧V₁及び第二
の設定電圧V₂はそれぞれ独立的に定電圧ダイオ
ードにより設定され得るので、ヒステリシスを大
きくとることが可能になる。

〔考案が解決しようとする問題点〕

しかしながら、このように構成されたスイツチ
ング回路においては、第一の設定電圧V₁及び第
二の設定電圧V₂はそれぞれ定電圧ダイオードの
降伏電圧により決定されるようになつているが、
定電圧ダイオードの降伏電圧は、製品毎のバラツ
キが比較的大きく、特に高電圧用の定電圧ダイオ
ードの場合には、バラツキが数Ｖにもなつている
ので、スイツチング回路の動作特性が安定しなく
なつてしまうと共に、特に出力保持時間が限定さ
れている場合には、低入力時における動作点を正
確に調整する必要がある。

本考案は、以上の点に鑑み、定電圧ダイオード
の降伏電圧にバラツキがあつても、第一及び第二
の設定電圧が正確に設定され得る、スイツチング
回路を提供することを目的としている。

〔問題点を解決するための手段及び作用〕

上記目的は、本考案によれば、入力電圧の大き
さに基づいて、この入力電圧が第一の設定電圧以
上になつたときに出力がオンとなり、入力電圧が
上記第一の設定電圧よりも低い第二の設定電圧以
下になつたとき出力がオフとなる、スイツチング
回路において、上記第一及び第二の設定電圧が、
可変抵抗を含む分圧回路を介して入力電圧が印加
される第一及び第二の定電圧ダイオードにより、
調整可能に設定されると共に、該第一の定電圧ダ
イオードが上記入力電圧を電源とするとトランジ
スタのコレクタに直列に接続され、且つ該トラン
ジスタのコレクタには該第一の定電圧ダイオード
により起動されるサイリスタが直列に接続されて
いるようにすることによつて達成される。

この考案によれば、第一及び第二の設定電圧
は、それぞれ独立して第一及び第二の定電圧ダイ
オードにより概略的に設定され得るので、これら
第一及び第二の設定電圧の差即ちヒステリシス特
性を大きくとることが可能になると共に、該第一
及び第二の定電圧ダイオードに関連せしめられた
分圧回路の可変抵抗をそれぞれ個別的に調整する
ことにより、該第一及び第二の設定電圧が微調整
され、得ることになり、所望の入力電圧に正確に
対応させて上記第一及び第二の設定電圧が設定さ
れ得るので、該第一及び第二の定電圧ダイオード
の降伏電圧にバラツキがある場合でも、常に正確
な動作点が得られる。

〔実施例〕

以下、図面に示した実施例に基づいて本考案を
説明する。

第１図は本考案によるスイツチング回路の一実
施例を示しており、スイツチング回路１０は、第
一及び第二の定電圧ダイオードZD₁，ZD₂に対し
て、それぞれ後述する分圧回路Ａ，Ｂが挿入され
ていることを除いては、第２図に示した従来のス
イツチング回路と同様の構成である。

分圧回路Ａは、第一の定電圧ダイオードZD₁及
び抵抗R₂に対して並列に接続された抵抗R₁₁及び
可変抵抗R₁₂により構成されており、入力電圧V_io
を抵抗R₁と該分圧回路Ａを構成する抵抗R₁₁、可
変抵抗R₁₂により分圧して第一の定電圧ダイオー
ドZD₁に供給するようになつている。

また、分圧回路Ｂは、第二の定電圧ダイオード
ZD₂及び抵抗R₄に対して並列に接続された抵抗
R₁₃及び可変抵抗R₁₄により構成されており、入
力電圧V_ioを抵抗R₃と該分圧回路Ｂを構成する抵
抗R₁₃、可変抵抗R₁₄により分圧して第二の定電
圧ダイオードZD₂に供給するようになつている。

本考案によるスイツチング回路は以上のように
構成されており、第２図に示した従来のスイツチ
ング回路と全く同様に動作すると共に、分圧回路
Ａ，Ｂが備えられていることから、分圧回路Ａの
可変抵抗R₁₂を調整することにより、該第一の定
電圧ダイオードZD₁の降伏電圧を高入力時の動作
点である所望の入力電圧V_ioに対応させ、また分
圧回路Ｂの可変底部R₁₄を調整することによつ
て、該第二の定電圧ダイオードZD₂の降伏電圧を
低入力時の動作点である所望の入力電圧V_ioに対
応させることが可能であり、かくして該第一及び
第二の定電圧ダイオードZD₁，ZD₂の降伏電圧に
多少のバラツキがあつても、分圧回路Ａ，Ｂの可
変抵抗R₁₂，R₁₄を適宜調整して上記降伏電圧を
所望の動作点である入力電圧V_ioに対応させるこ
とにより、本スイツチング回路１０の高入力時及
び低入力時の動作点を正確に所望の入力電圧V_io
に設定することが可能となる。

〔考案の効果〕

以上述べたように本考案によれば、入力電圧の
大きさに基づいて、該入力電圧が第一の設定電圧
以上になつたときに出力がオンとなり、入力電圧
が上記第一の設定電圧よりも低い第二の設定電圧
以下になつたとき電圧がオフとなるスイツチング
回路において、上記第一及び第二の設定電圧が、
可変抵抗を含む分圧回路を介して入力電圧が印加
される第一及び第二の定電圧ダイオードにより、
調整可能に設定されると共に、該第一の定電圧ダ
イオードが該入力電圧を電源とするトランジスタ
のコレクタに直列に接続され、且つ該トランジス
タのコレクタには該第一の定電圧ダイオードによ
り起動されるサイリスタが直列に接続されている
ように構成したから、上記第一及び第二の設定電
圧は、それぞれ独立して第一及び第二の定電圧ダ
イオードにより概略的に設定され得るので、該第
一及び第二の設定電圧の差、即ちヒステリシス特
性を大きくとることが可能になると共に、該第一
及び第二の定電圧ダイオードに関連せしめられた
分圧回路の可変抵抗をそれぞれ個別的に調整する
ことにより、該第一及び第二の設定電圧が微調整
され得ることになる。従つて、所望の入力電圧に
正確に対応させて第一及び第二の設定電圧が設定
され得るので、該第一及び第二の定電圧ダイオー
ドの降伏電圧にバラツキがある場合でも、常に正
確な動作点が得られる。

かくして、本考案によれば、定電圧ダイオード
の降伏電圧にバラツキがあつても、第一及び第二
の設定電圧が微調整され得ることにより、動作点
が正確に設定され得る、極めて優れたスイツチン
グ回路が提供され得ることになる。

【図面の簡単な説明】

第１図は本考案によるスイツチング回路の一実
施例を示す回路図である。第２図は従来のスイツ
チング回路の一例を示す回路図である。 １０……スイツチング回路、Q₁，Q₂……トラ
ンジスタ、SCR……サイリスタ、ZD₁，ZD₂……
定電圧ダイオード、R₁，R₂，R₃，R₄……抵抗、
Ａ，Ｂ……分圧回路、R₁₁，R₁₃……抵抗、R₁₂，
R₁₄……可変抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 入力電圧の大きさに基づいて、この入力電圧が
   第一の設定電圧以上になつたときに出力がオンと
   なり、入力電圧が上記第一の設定電圧よりも低い
   第二の設定電圧以下になつたとき出力がオフとな
   る、スイツチング回路において、 上記第一及び第二の設定電圧が、可変抵抗を含
   む分圧回路を介して入力電圧が印加される第一及
   び第二の定電圧ダイオードにより、調整可能に設
   定されると共に、該第一の定電圧ダイオードが該
   入力電圧を電源とするトランジスタのコレクタに
   直列に接続され、且つ該トランジスタのコレクタ
   には該第一の定電圧ダイオードにより起動される
   サイリスタが直列に接続されていることを特徴と
   する、スイツチング回路。