JPH0437187A - 電子回路基板の製造方法 - Google Patents

電子回路基板の製造方法

Info

Publication number
JPH0437187A
JPH0437187A JP14501790A JP14501790A JPH0437187A JP H0437187 A JPH0437187 A JP H0437187A JP 14501790 A JP14501790 A JP 14501790A JP 14501790 A JP14501790 A JP 14501790A JP H0437187 A JPH0437187 A JP H0437187A
Authority
JP
Japan
Prior art keywords
plating layer
plating
circuit board
solder
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14501790A
Other languages
English (en)
Other versions
JP2849163B2 (ja
Inventor
Nobuhito Hayashi
信人 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP14501790A priority Critical patent/JP2849163B2/ja
Publication of JPH0437187A publication Critical patent/JPH0437187A/ja
Application granted granted Critical
Publication of JP2849163B2 publication Critical patent/JP2849163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高密度でファインな回路パターンを有する電
子回路基板の製造方法に関する。
(従来技術〕 近年、電子回路基板は、ファイン化の傾向が顕著となり
、所定面積の基板上に出来る限り多くのパターン1 ス
ルーホールを形成しなければならない 上記電子回路基板は、一般に半田剥離法により。
製造されている(実施例参照)。
ところで、パターンの間隔を小さくするにはめっき層の
厚さを出来る限り薄くすることが有効な手段の一つとな
る。例えば、パターン間隔が100μm以下の高密度で
ファインな電子回路基板の製造方法において、無電解N
1めっき層の厚さを2μm程度にすれば、ブリッジ80
の発生(第14図及び第15図)を回避することが知ら
れている。ここで、ブリッジ80とは、隣接するパター
ン8.8の基部相互間において、その端部が無電解ニッ
ケルめっき又は金めつき工程時に生ずる現象をいう。こ
のブリソノ80により、パターン8.8間は短絡し、絶
縁不良となる。
即ち、w4′f381の上に形成された銅めっき層82
には、その上に更にNiめっき層83及びAuめっき層
84のNi−Auめっき層等のパターンめっき層が形成
される。このとき gl Niめっき層83の膜厚が厚
くなるに伴い、上記ブリッジ80が起こり易くなる。
反面、該Niめっき層83の厚さが1例えば2μm以下
と薄くなると、上記ブリッジ80は起こらなくなること
が知られている。
〔解決しようとする課題〕
しかしながら 上記従来技術には1次の問題点がある。
即ち、上記高密度でファインなパターンは。
窓以上の膜厚を必要とする場合がある。例えば半導体又
は発光ダイオード(LED)とのワイヤボンディングに
より電気的に接続するパターン8又は端子、導体ランド
85及びこれに連結するスルーホール90の内壁86で
ある。これらにおいては、ワイヤーボンディングに耐え
る強度、つまりワイヤーボンディング耐久性が要求され
る。そのため、上記Niめっき層83の膜厚は9例えば
5μm程度が最低必要である。したがって4例えば無電
解めっき法によるパターン8.LED端子等の形成に当
っては、第14図及び第15図に示すごとく、ブリッジ
80を生し易い。
本発明は、かかる従来の問題点に鑑みてなされたもので
、金属めっき時にブリッジを生じない高密度でファイン
な回路パターンを有する電子回路基板の製造方法を提供
しようとするものである。
(課題の解決手段〕 本発明は、絶縁回路基板上の回路パターンを形成するに
当たり、絶縁回路基板上に半田を用いたパターンめっき
を行い、その後エツチング、半田剥離、金属めっきを行
う電子回路基板の製造方法において、上記エツチングの
後に絶縁回路基板の全面に樹脂を塗布し、硬化し、その
後接樹脂層の表面を除去して上記半田を露出させ、その
後上記半田剥離を行うことを特徴とする電子回路基板の
製造方法にある。
本発明において、Nkも注目すべきことは、上記エツチ
ングの後に絶縁回路基板の全面に樹脂を塗布し、硬化し
、その後に該樹脂層の表面を除去して上記半田を露出さ
せ、その後上記半田剥離を行うことにある。
上記回路パターンは1例えば無電解めっきにより、一定
の膜厚のCu又はN1めっき層を形成する。
また、上記樹脂層を形成するに当たっては9例えば半田
を用いたパターンめっき部を含む絶縁回路基板全面に、
スプレー塗布方法、ロールコータ−塗布方法、印刷法等
により、所望の厚さの樹脂膜を形成する。また、該樹脂
膜を硬化するに当たっては2例えば露光、電子線照射、
熱風乾燥等を用いる。また、樹脂としては1例えばエポ
キシ樹脂、ポリイミド樹脂を用いる。
また、樹脂層の表面を除去する方法としては例えばサン
ドベーパーを用いる研磨加工、樹脂塗布面を磨くボリッ
シャ加工、グリッド(小粒子)を樹脂塗布面に投射する
ショツトブラスト加工法がある。
また、上記半田剥離法としては、上記パターンめっきの
表面に形成した半田層を、半田剥離液(#液)を用いて
除去する方法がある。
〔作用及び効果〕
本発明においては、先ず絶縁回路基板上に無電解銅メン
キにより1回路パターンを形成する。次に、該回路パタ
ーン以外の部分に、めっきレノスト膜を被覆する。次い
で、該回路パターン部分に電解銅めっきを行う。そして
、該回路パターンの表面に半田を電解半田めっきにより
、被覆しパターンめっきを行う。その理由は1咳パター
ンめっき層を形成した以腎に工、チングを行い、不要な
銅張り部分を除去する必要があるからである。
また、上記金属めっきとしては、上記半田剥離した後の
パターンめっき層の表面に、更に無電解めっきによりN
i−Auめっき層を形成する。
また2上記Ni−Auめっき層は、上記Niめっき層の
上に形成したAuめっき層を有する。そのため、耐久性
、導電性、ワイヤーボンディング性に優れる。
また、上記Niめっき層は、樹脂層を隔てて形成するた
め5回路パターン間にブリッジを生ずることがない。そ
の理由は、上記樹脂層によって形成された凹部に、上記
Niめっき層を形成することになるからである。
したがって1本製造方法によれば、金属めっき時にブリ
ッジを生しない、高密度でファインな回路パターンを有
する電子回路基板を容易に製造することができる。
〔実施例〕
第1実施例 本発明の実施例にかかる電子回路基板の製造方法につき
 第1図〜第13図を用いて説明する。
本例の製造方法は、第2図〜第6図に示すごとく、半田
剥離法により絶縁回路基板9上に電解半田めっき層16
を用いたパターンめっきを行う。
その後、第7図及び第8図に示すごとく、剥膜。
エツチングを行い、更に第11図〜第13図に示すごと
く、半田剥離、Ni −Au等の金属めっきを行うもの
である。
また、上記エツチングの後に、第9図及び第10図に示
すごとく、上記絶縁回路基板9の全面に樹脂層4を塗布
、硬化し1その後接樹脂層4の表面を除去して上記電解
半田めっき層16を露出させ、その後上記半田剥離を行
うものである。
本例によって得られる電子回路基板は、第1図に模式的
に示すごとく、基板9上に回路パターンlを形成したも
のである。ここで、上記回路パターン1は、銅箔11と
1その上に順次形成された化学銅めっき層12と、電解
Cuめっき層13(膜厚が約10μm)と1無電解Ni
めっき層14(膜厚が約5μm)と、Auめっき層15
(膜厚が約0.5μm)とよりなる。
次に、電子回路基板の製造方法につき、第1図〜第13
図を用いて説明する。
まず、第1工程においては、第2図に示すごとく、銅箔
11張りガラスエポキシ基板9の表面に。
塩酸系パラジウム溶液を用いて活性化処理10を行う。
次に、第2工程においては、第3図に示すごとく、上記
銅箔11の上に無電解銅めっきにより化学銅めっき層1
2を形成する。また5第3工程においては、第4図に示
すごとく、スクリーン印刷によりめっきレジスト17を
形成し、露光現像する。
次いで、第4工程においては、電解Cuめっきにより、
上記めっきレジスト17により覆われない化学銅めっき
層12の上に、第5図に示すごとく、電解Cuめっき層
13(膜厚10μm)を形成する。
そして、第5工程においては、第611Qこ示すごとく
、上記電解Cuめっき層13上に、電解半田めっき膜1
6を被覆する。更に、第7図に示すごとく5上記めっき
レジスト17を剥離する。
次に、エツチング除去においては、第8図に示すごとく
、上記電解Cuめっき層13上に形成した電解半田めっ
き膜16以外の部分をエツチング除去する。
上記電解半田めっき膜I6は、後述するごとく膜厚さを
10〜15μmにする。
その後、第9図に示すごとく、絶縁回路基板9に、樹脂
4を塗布する。即ち、上記絶縁回路基板9の回路パター
ン1上に電解半田めっき層16も覆われるように、樹脂
4を塗布し、硬化する。該樹脂4は、エポキシ樹脂を用
いる。そして、該樹脂4の硬化は、加熱硬化により行う
次に、第10及び11図に示すごとく、樹脂層の表面を
−・ルトサンダーのごとき研磨機(−示略)により除去
し、電解半田めっき層16を露出させる。部ち、まず樹
脂層4が電解半田めっき膜16と同一面になるまで研磨
しく第10図)1次いで、電解半田めっき層16を酸e
、により除去する(第11圀)。
そして1その表面に2第1同に示すごとく、ソルダーレ
ジス]・膜5を被覆する。
その後、第1図及び第13図に示すごとく1電解めっき
により、Ni −Auめっきを行う。
即ち、上記電解半田めっき層16を剥離した部分に、第
13図に示すごとく、まずN1めっき層14を無電解め
っきにより形成する。次に、第1図に示すごとく2その
上にAuめっき層15を同しく無電解めっきにより1形
成する。これにより2回路パターン1.1を有する電子
回路基板を得る。
次に、効果につき説明する。
本例においては、上記Niめっき層14及びAUめっき
層15の形成に当たり、第9図〜第13図に示すごとく
、上記回路パターン1と回路パターン1の間に、該回路
パターンlの膜厚さよりも厚い樹脂層4を形成している
。そのため、膜厚が5〜7μmのNiめっき層14及び
膜厚が0.5〜1.0μmと比較的厚いAuめっき層1
5を形成することができる。このとき回路パターン1相
互間には、樹脂層4が形成されているため、NiAuめ
っき時に1回路パターン1.1相互間にブリッジを生ず
ることがない。
したがって2本製造方法によれば、Ni −Auめっき
層の金属めっき時に1回路パターン間1゜lにブリッジ
を生じない、高密度でファインな電子回路基板を容易に
製造することができる。
なお、上記においては1回路パターン1の相互間隔は5
0〜60pmとしたが、この範囲であればいずれの場合
も、ブリッジを生ずることがなかった。
また、上記半田めっき2の膜の厚みを10〜15μmと
し、上記Niめっき層14の膜厚さを5〜7μm2また
Auめっき層15の膜厚さを0゜5〜1.0μmとした
ときにも、ブリッジを生ずることがなかった。
第2実施例 上記第1実施例の方法において、第1表に示すごとく、
各種基板を用い、電解半田めっき層の厚み1半田剥離後
のNiめっき層、Auめっき層の厚みを種々に変えて、
を子回路基板を作製した。
なお、上記基板において、化学銅めっき層I2と電解C
uめっき層の合計膜厚さは、いずれも10μmである。
第1表から明らかなごと(、Niめっき層とAUめっき
層との金属めっきの層の厚さは、剥離した半田層の膜厚
さよりも薄く形成しである。しかし、Nlめっき層、A
uめっき層の厚みは通常よりも厚くすることができる。
また、パターンのNi−Auめっき層間には、ブリッジ
は形成されていなかった。
【図面の簡単な説明】
第1図〜第13図は本発明の実施例を示し、第1図は本
例によって得られる電子回路基板の断面図、第2図〜第
7図はパターンめっき形成の工程概要図、第8図〜第1
3図はブリッジのない金属めっき層を有する電子回路基
板の製造工程図、第14図及び第15図は従来例を示し
、第14図はプリント配線板の断面図、第15図はプリ
ント配線板における金属めっき層の断面図である。 1015回路パターン In、、、活性化処理 11、 、 、銅箔 12、、、化学銅めっき層 134.電解Cuめっき層 14、、、Niめっき層 1.5.、、Auめっき層 16、、、電解半田めっき層 49.、樹脂層 5  、ソルダーレノ゛スト膜 90.、絶縁回路基板

Claims (1)

    【特許請求の範囲】
  1. 絶縁回路基板上の回路パターンを形成するに当たり,絶
    縁回路基板上に半田を用いたパターンめっきを行い,そ
    の後エッチング,半田剥離,金属めっきを行う電子回路
    基板の製造方法において,上記エッチングの後に絶縁回
    路基板の全面に樹脂を塗布し,硬化し,その後該樹脂層
    の表面を除去して上記半田を露出させ,その後上記半田
    剥離を行うことを特徴とする電子回路基板の製造方法。
JP14501790A 1990-06-01 1990-06-01 電子回路基板の製造方法 Expired - Lifetime JP2849163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14501790A JP2849163B2 (ja) 1990-06-01 1990-06-01 電子回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14501790A JP2849163B2 (ja) 1990-06-01 1990-06-01 電子回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0437187A true JPH0437187A (ja) 1992-02-07
JP2849163B2 JP2849163B2 (ja) 1999-01-20

Family

ID=15375508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14501790A Expired - Lifetime JP2849163B2 (ja) 1990-06-01 1990-06-01 電子回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2849163B2 (ja)

Also Published As

Publication number Publication date
JP2849163B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2000106482A (ja) フレキシブル基板製造方法
JPH0423390A (ja) 多層配線基板の製造方法
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JPH0955451A (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
JPH05183259A (ja) 高密度プリント配線板の製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
JPH0437187A (ja) 電子回路基板の製造方法
JP2003115662A (ja) 半導体装置用基板の製造方法
JPH0964538A (ja) プリント配線板の製造方法
JPH08186373A (ja) プリント配線板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JP2004095913A (ja) プリント配線基板及びその製造方法
JP3071733B2 (ja) 多層印刷配線板の製造方法
JP2944576B2 (ja) 多層プリント配線板の製造方法
JPH0513510A (ja) Tab用テープキヤリア
JPH03225894A (ja) プリント配線板の製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPH05259609A (ja) プリント配線板の製造方法
JPH05335722A (ja) プリント配線板の製造方法
JPS6031116B2 (ja) 電気配線回路基板およびその製造方法
JPH0354873B2 (ja)
JPH10173315A (ja) プリント配線板の製造方法およびプリント配線板
JP2005011918A (ja) 配線基板及びその製造方法
JPH02122688A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12