JPH04369079A - 論理回路図出力方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル論理生成シス
テムの論理設計を計算機で行う論理自動設計システムに
おいて、入力、或いは、生成された論理回路の論理回路
図の出力方法に関する。

【０００２】

【従来の技術】従来の論理回路図出力方法の技術は論理
回路図の見やすさに関するものが多かった。即ち、論理
回路図の結線構造を追いやすくし、論理的な誤りを容易
に検出，修正することを目的とするものが多かった。こ
れには、例えば、特開平１−３０３５７０号「回路図生
成方法」がある。

【０００３】

【発明が解決しようとする課題】近年、計算機の高速化
及び高密度化に伴い、ＬＳＩ上に目的とする機能を持つ
論理回路を実現する場合、ゲート数制約，遅延時間制約
、或いは、消費電力制約等の物理的制約をより厳密に考
慮する必要が生じている。この結果、論理設計段階でも
、単に、論理的に正しい論理回路を設計するだけではな
く、これら物理的に実現する場合の制約を考慮して設計
する必要がある。従来の論理図出力方法は論理図の見や
すさのみを考慮しており、容易に論理的な正しさは確認
し、また、論理的に正しい修正も容易であった。しかし
、例えば、修正した結果が物理的な制約を満足している
かまでは容易に確認できない。

【０００４】本発明の目的は、見やすい図面を出力する
と同時に物理的な制約要因に関する情報を合わせて表示
することで、容易に物理的な制約条件も満足することを
確認できるようにすることにある。

【０００５】

【課題を解決するための手段】上記目的は、回路図出力
する論理回路に応じてゲート数，消費電力，遅延時間を
計算し、回路図出力時に論理回路図中の適当な範囲に応
じてゲート数，消費電力を表示し、また、適当な信号対
応に遅延時間を表示することで達成される。

【０００６】

【作用】回路図を出力しようとする論理回路ファイルに
対し、ゲート数，遅延時間，消費電力を測定するプログ
ラムを作用させ、情報を作成し図面出力時に付加する。

【０００７】

【実施例】本発明の一実施例を図面を用いて詳細に説明
する。

【０００８】図１は、本発明をプログラムとして実現し
た場合の構成例を示した図である。本発明では論理回路
図情報ファイル１００に格納された論理回路を対象にゲ
ート数の算定１１０，遅延時間算定１２０，消費電力算
定１３０を行い論理回路をＬＳＩチップ上で実現すると
きに必要となる実装情報を付加した論理回路図情報ファ
イル１４０を作成して出力する。

【０００９】図２は論理回路図ファイル１００で表現さ
れる論理回路の例を示す図である。該論理回路は機能ブ
ロックとその結線関係によって構成される。機能ブロッ
クには比較器２０３のように機能の定まった論理とブー
ル式ｇ＋Ａ＋ｈ２０７のように機能をブール式で表現さ
れる論理のまとまりとがある。入力信号ａ２０１とｂ２
０２は比較器２０３に入力し、等しければ比較器２０３
の出力信号Ａ２０５が１となり、等しくなければ０とな
る。さらに出力信号ＴＸ２０８は入力信号ｇ２０４，Ａ
２０５，ｈ２０６を用いてブール式ｇ＋Ａ＋ｈ２０７に
より信号が合成される。また、信号ＴＹ２１２は信号Ａ
２０５，Ｂ２０９，Ｃ２１０を用いて加算器２１２によ
り合成される。図面の各機能ブロックの図面内での配置
情報はＸ座標２１３とＹ座標２１４の組合せによって指
定する。例えば、比較器２０３はＸ座標はＸ１でありＹ
座標はＹ１でありその位置は、（Ｘ１，Ｙ１）となる。 図３は論理回路図情報ファイル１００をテーブルで実現
した例である。このテーブルは項番欄３１０，機能欄３
２０，図面内配置情報欄３３０，実装情報欄３４０，結
線情報欄３５０より構成される。さらに実装情報欄３４
０は、ゲート数欄３４１，遅延時間欄３４２，消費電力
欄３４３よりなる。結線情報欄３５０は、入力信号欄３
５１と出力信号欄３５２よりなる。機能欄３２０には、
各機能ブロックの機能内容を格納する。図面内配置情報
欄は各機能ブロックの図面上での座標を格納する。実装
情報欄３４０内でゲート数欄３４１は、各機能ブロック
のゲート数をゲート数算定処理１１０によって算定した
結果を格納する。遅延時間欄３４２は、各機能ブロック
の出力での信号の遅延を遅延時間算定処理１２０によっ
て算定した結果を格納する。消費電力欄３４３は、各機
能ブロックの消費電力を消費電力算定処理１３０によっ
て算定した結果を格納する。結線情報欄３５０は入力信
号欄３５１に格納された信号名称と出力信号欄３５２に
格納された信号名称との対応関係を調べることで各機能
ブロック間の結線情報を得る。

【００１０】図４は、ライブラリ登録論理テーブル１５
０の実現例を示した図である。このテーブルは、項番欄
４１０と機能欄４２０と実装情報欄４３０より構成され
る。機能欄４２０は登録論理の機能を格納する。実装情
報欄４３０の内ゲート数欄４３１は、この機能を実現す
るのに必要なゲート数を格納する。遅延時間欄４３２は
、この機能を実現する論理回路を信号が通過するのに必
要な時間を格納する。消費電力欄４３３はこの機能を実
現する論理回路が動作するときに必要とする電力を格納
する。

【００１１】図５は、図１の詳細な処理手順を示した図
である。以下では図５に従い、図２に示す論理回路を例
に詳細な処理手順を説明する。入力された論理回路図情
報ファイルの各機能ブロックに対してゲート数算定処理
５００，遅延時間算定処理５３０，消費電力算定処理５
５０を行う。ゲート数算定処理ではブール式で機能が表
現される機能ブロックに対してライブラリを参照しゲー
トを割り当てる。割当方法はライブラリ登録論理テーブ
ル１５０の機能欄４２０に格納されているブール式と比
較して機能を特定する。これは例えば、１９８７年発行
の学会講演論文集「アイシーシーエイディ　８７（ＩＣ
ＣＡＤ８７）」のｐ．１１６−１１９に掲載された論文
テクノロジマッピング　　イン　　ミス（Ｔｅｃｈｎｏ
ｌｏｇｙ　Ｍａｐｐｉｎｇ　ｉｎ　ＭＩＳ）に詳しい。 ゲートの割当が完了後、ゲート数計算５２０を行う。ラ
イブラリ登録論理テーブル１５０のゲート数欄４３１を
参照し、機能ブロック内で合計することでゲート数を得
る。

【００１２】次に、遅延時間算定処理５３０では、ブー
ル式で機能が表現される機能ブロックに対してライブラ
リを参照しゲートを割り当て、ゲートの割当が完了後、
遅延時間計算５４０を行う。信号源側にある機能ブロッ
クから順次計算を行う。これは例えば、１９８８年発行
の学会講演論文集「アイシーシーエイディ　８８（ＩＣ
ＣＡＤ８８）」のｐ．２８２−２８５に掲載された論文
タイミングオプティミゼィション　　オブ　　コンビネ
イショナル　　ロジック（Ｔｉｍｉｎｇ　Ｏｐｔｉｍｉ
ｚａｔｉｏｎ　ｏｆＣｏｍｂｉｎａｔｉｏｎａｌ　Ｌｏ
ｇｉｃ）に詳しい。この時、ライブラリ登録論理テーブ
ル１５０の遅延時間欄４３２を参照し、機能ブロックの
出力信号の遅延時間を計算する。

【００１３】最後に消費電力算定処理５６０では、ブー
ル式で機能が表現される機能ブロックに対してライブラ
リを参照しゲートを割り当て、ゲートの割当が完了後、
消費電力計算５６０を行う。この時、ライブラリ登録論
理テーブル１５０の消費電力欄４３３を参照し、機能ブ
ロック内で和をとることにより機能ブロックの消費電力
を計算する。

【００１４】図２の例に対してゲート数，消費電力，遅
延時間を計算した結果を図６に示す。また、実際に論理
回路図上で表示した結果を図７に示す。

【００１５】

【発明の効果】本発明によれば、ゲート数，遅延時間，
消費電力を論理回路図とともに表示することにより論理
回路の確認や変更の時に、必要となる物理的な制約条件
の考慮を容易にし、論理確認及び変更を容易にした。

【図面の簡単な説明】

【図１】論理図出力方法の構成例を示すブロック図。

【図２】処理対象となる計算機論理の例を示す説明図。

【図３】論理回路図情報ファイルをテーブルで実現した
説明図。

【図４】ライブラリ登録論理テーブルの説明図。

【図５】本処理の処理手順を示すＰＡＤフローチャート
。

【図６】実装情報付加論理回路図情報テーブルの説明図
。

【図７】処理結果の説明図。

【符号の説明】

１００…論理回路図情報ファイル、１１０…ゲート数算
定処理、１２０…遅延時間算定処理、１３０…消費電力
算定処理、１４０…実装情報付加論理回路図情報ファイ
ル、１５０…ライブラリ登録論理テーブル。

Claims (1)

【特許請求の範囲】
1. 【請求項１】論理回路図の出力方法において、論理回路
   を物理的に実現する場合の制約要因に関する情報を前記
   論理回路図に付加することを特徴とする論理回路図出力
   方法。