JPH0436848A - メモリーエラーの検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサー（以下ＭＰＵ）とラン
ダムアクセスメモリー（以下ＲＡＭ）を用いたマイクロ
プロセッサ応用装置において、ノー−ドウエア（メモリ
パリティチエツク等）で検出する方法によらないメモリ
ーエラーの検出方法に関するものである。

従来の技術 従来、マイクロプロセッサ応用装置の多くは装置の信頼
性を向上させる為にＲＡＭについては、・・−ドウエア
によるメモリーエラー検出機能を備えており、メモリー
のエラーが発生した場合はノ・−ドウェアによる検出を
おこなっていた（、発明が解決しようとする課題 しかし々がら、たとえば・・−ドウエアでエラー検出す
る方法の−っであるパリティチエツク検出方法は、１ワ
ードに対して１ビツトの）くリテイビノト用メモリーと
検出回路を備えなくてはならず、エラー検出についても
直接メモリーにアクセスする方法でのみしか検出できな
いという問題があった。

本発明は、・・−ドウエアで実現する場合のようにエラ
ー検出の瞬時性はないが、チエツクビットに必要な水平
方向のＲＡＭ実装や検出回路を省くことが出来、寸だ直
接アクセスするＲＡＭエリア以外のエラーを事前に検出
出来るメモリーエラの検出方法を提供することを目的と
するものであるＯ 課題を解決するだめの手段 本発明は、上記目的を達成するためにエラー検出を対象
とするＲ　Ａ、　Ｍエリアの他に、検出エリアの分割数
に応じたチェックワードエリアと、ＭＰＵの処理の空き
時間に周期的にＲＡＭエリアを読み出し、分割類に合っ
たチェックワードと照合をおこなうだめのエラー検出プ
ログラムを収容したリードオンリーメモリー（以下ＲＯ
Ｍ）あるいはＲＡＭと、エラー検出プログラムを実行さ
せるためのＭＰＵを備えたものである。

作用 したがって、本発明によれば、ＭＰＵ応用装置に実装す
るＲＯＭにエラー検出処理プログラム用のわずかな実装
エリアと、チェックワードを格納するＲＡＭエリアを確
保することによりメモリーエラー検出機能を持つことが
できるという効果を有する。

実施例 第１図は本発明の一実施例の構成を示すブロック図であ
る。第１図に示すようにＭＰＵ応用装置はＭＰＵＩを有
しており、ＭＰＵＩにはパスライン２を通じてＭＰＵ応
用装置固有の制御丹参プログラムＲＯＭ３、エラー検出
ｔログラムＲＯＭ４、データ・スタックエリアｆｉＡＭ
５、チェックワード用ＲＡ　Ｍ　６、装置固有のｌ１０
７を接続している。

次に上記実施例の動作について説明する。」１記実施例
において、ＭＰＵＩは、プログラムＲＯＭ３の処理の無
い時、プログラムＲＯＭ４の実行をおこなう。これらＭ
ＰＵＩの処理の割り当ては、ＲＯＭ３に格納されている
スケジューラによって実現できる。

次に、ＭＰＵの処理の割り当て方法について説明する。

第２図に示すように、固有の処理要求Ｂ１０が発生する
と（イ）スケジー−ラ８によシ（ロ）ＭＰＵ１をＢ処理
９に割り当てるに）。ここで、Ａ処理要求１１とＢ処理
９はＡ処理１２の方が優先レベルが高いものとする。次
に固有処理要求Ａ　１　］が発生すると、Ｂ処理９を一
時中断し、Ａ処理１２を開始する。

Ａ処理１２が終了するとＢ処理９を再開する。次にＢ処
理９が終了した時点では装置固有の処理は無い状態であ
る。この時点でスケジューラ８はＭＰＵ１をエラー検出
処理１３に割り邑てる（ホ）。上記実施例によれば、装
置固有の処理性能になんら影響を与えずエラー検出機能
を実現できるという利点を有する。

第３図は、エラー検出対象ＲＡＭ５のエラー検出方法の
一実施例である。ＭＰＵＩは、エラー検出用の処理プロ
グラム４の中で、ＲＡＭ］４の分割された第Ｊブロック
１５の最初のＤ　Ａ　Ｔ　Ａ１６から順次取り出し、そ
のブロックの最終ＤＡＴＡ１７−ｉでの総和を演算する
。ワード長を越えた分については、チェックワード１８
との照合の対象外とする。

−例としてサムチエツク等の方法で照合をおこなう。照
合の結果一致していなければ現ブロックのメモリーにエ
ラーが発生していることが検出できた訳であるから、所
定のメモリーエラ一対策をＭＰＵＩに処理させることが
出来る。次に、エラーが発生していなければ次のブロッ
クへ進み同様々エラー検出処理をおこなう。

特に、エラーの検出が事前におこなえることは、エラ一
対策処理をおこなう上で有効な手段である。

発明の効果 本発明は、前記実施例よシ明らかなように、以下に示す
効果を有する。

（１）多くのマイクロプロセッサ応用装置に見られるよ
うに、装置に実装されているＲＯＭＸＲＡＭのわずかな
領域を利用するだけで、つまり特別なハードウェアを付
加する必要がないにもかかわらず、周期的なメモリーエ
ラー検出機能を有し、装置の信頼性向上を図れる。

（２）　　メモリーエラー検出機能に要する処理は、装
置固有の処理の空き時間を利用する為、装置本来の性能
を低下させることがない。

（３）メモリー二ンー検出がソフトウェアによる方法の
為データの直接利用以前による検出が可能な為、エラー
処理対策の向上が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるメモリーエラーの検
出方法に用いる装置の概略グロック図、］−ＭＰＵ、２
　　パスライン、３・・制御プログラムＲＯＭ、４　　
エラー検出用のプログラムＲＯＭ１５・・データ・スタ
ックエリア用ＲＡＭ、６チェックワード用ＲＡＭ、７　
　・装置固有のＩｌｏ。 ８　スケジューラ、９・・・Ｂ処理、］０・　Ｂ処理要
求、１１　　Ａ処理要求、１２・・Ａ処理、１３　　エ
ラー検出処理、１４・・・ＲＡＭ、１．５・・・ブロッ
ク１．１６・・１ワードデータ（ＤＡ、ＴＡ）　、１７
−・・ブロック内最終データ（ＤＡ、ＴＡｎ）　、１８
＝−チェックワード。

Claims (1)

【特許請求の範囲】
1. 制御プログラムＲＯＭとデータ・スタックエリ用のＲＡ
   Ｍを用いてマイクロプロセッサーにより演算処理を行な
   うに際して、前記ＲＡＭの領域を複数個のブロックに分
   割し、前記演算処理の空き時間に、前記ブロックごとに
   順次ＲＡＭ内容の演算を行ない、その結果をチェックワ
   ードとの照合し、照合結果により前記ＲＡＭのメモリー
   エラーを検出するようにしたメモリーエラーの検出方法
   。