JPH04365243A - Fddiデータマッピング方式 - Google Patents

Fddiデータマッピング方式

Info

Publication number
JPH04365243A
JPH04365243A JP3167775A JP16777591A JPH04365243A JP H04365243 A JPH04365243 A JP H04365243A JP 3167775 A JP3167775 A JP 3167775A JP 16777591 A JP16777591 A JP 16777591A JP H04365243 A JPH04365243 A JP H04365243A
Authority
JP
Japan
Prior art keywords
bytes
stuff
frame
byte
fddi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3167775A
Other languages
English (en)
Inventor
Mayumi Miyazaki
真由美 宮崎
Hiroshi Ichibagase
広 一番ヶ瀬
Tadayoshi Kitayama
北山 忠善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3167775A priority Critical patent/JPH04365243A/ja
Publication of JPH04365243A publication Critical patent/JPH04365243A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、光LANの標準化さ
れたFDDI信号と、多重伝送方式を規定するSDHの
インタフェースに関するものである。
【0002】
【従来の技術】図3〜図5は(Digital  Hi
erarchy  Supplementto  Op
tical  Rates  and  Format
s  Speci−fication(SONET)D
raft2−August  15,1990)に示さ
れたFDDIとSONETをインタフェースするマッピ
ングの標準化に対してANSI(American  
National  StandardsInsitu
te,Inc.)が提案するフレームマッピングを示す
図である。図3において、1はSONETのペイロード
STS−3C  SPEで、2,3,4,5,6は13
バイト単位のブロックを示し、2はオーバーヘッドビッ
ト及び固定スタッフビット及びインフォーメーションで
構成され、3はスタッフコントロールビット及びインフ
ォーメーションビット、4は固定スタッフビット及びイ
ンフォーメーションビットで構成され、5と6はスタッ
フオポチュニティビット及び固定スタッフビット及びイ
ンフォーメーションビットで構成されている。
【0003】図4、図5は図3の詳細を示す。図4は、
2,3,4,5,6を構成するバイトの種類を示したも
ので、7はオーバーヘッドビット2ビットとインフォー
メーションビット6ビットから構成される1バイトで、
8はインフォーメーションビット8ビットから構成され
る1バイトで、9は固定スタッフビット8ビットから構
成される1バイトで、10はスタッフコントロールビッ
ト1ビットとインフォーメーションビット7ビットから
構成される1バイトで、12はスタッフビット1ビット
と固定スタッフ1ビットとインフォーメーションビット
6ビットから構成される1バイトである。
【0004】図5は7,8,9,10,11,12を構
成するビットの配置を示したものである。図中、13は
インフォーメーションビットを示す記号で、14はオー
バーヘッドビットを示す記号で、15は固定スタッフビ
ットを示す記号で、16はスタッフコントロールビット
を示す記号で、17は負スタッフオポチュニティビット
を示す記号で、18は正スタッフオポチュニティビット
を示す記号である。
【0005】次に動作について説明する。FDDI(F
iber  DistributedDate  In
terface)の伝送周波数125Mbpsによって
伝送されてきインフォーメーションビットは上記のフレ
ーム構成に従いビット単位で、スタッフ制御され、ST
S−3CのSPEにマッピングされる。その後セクショ
ンオーバーヘッド81バイトを付加してSTS−3Cと
して多重化される。ここで、STS−3CはCCITT
勧告のG.709における同期デジタルハイアラーキ(
SDH)のSTM−1フレームに対応し、STS−3C
  SPEはVC−4に対応する。このスタッフ制御に
おいて、上記の従来のフレームによれば、スタッフジッ
タは大きい。
【0006】
【発明が解決しようとする課題】スタッフ率は、δf 
をスタッフ率、N1 をインフォーメーションビット数
(正スタッフのときはスタッフオポチュニティを含む)
、N5 を固定スタッフ及び、パスオーバーヘッドのビ
ット数、fs を読み出し周波数(STS−3C  S
PEの周波数150.336MHz±50ppm)、f
1 を書き込み周波数(FDDIの伝送周波数125M
Hz±50ppm)として、一般に、次式で表される。
【数1】 上記のような従来のマッピングにおいて、f1 /fs
 minを周波数差最小の時の周波数とすれば、スタッ
フ率は正スタッフの場合の最大値は次式のようになる。
【数2】 また、負スタッフの場合の最大値はf1 /fs ma
xを周波数最大の時の周波数とすれば、次式のようにな
る。
【数3】 上記2式よりスタッフ率は極めて低いので、スタッフパ
ルスの基本周波数成分が大きく現れてデスタッフジッタ
は最も大きくなる、という問題点があった。図3より、
従来のマッピングの場合、スタッフジッタの最大値は、
限りなくスタッフ率が0に近付く時、0dB(1タイム
スロット)に近付く。第2に、上記のような従来のマッ
ピングにおいては、処理がビット単位のため、回路規模
が大きく、しかも消費電力が大きい、という問題点があ
った。
【0007】この発明は係る問題点を解決するためにな
されたもので、スタッフジッタを最低限に押さえ、さら
に回路規模を縮小するマッピングを得ることを目的とし
ている。
【0008】
【課題を解決するための手段】この発明に係るFDDI
データマッピング方式は、FDDI標準信号のCCIT
T標準G.707,708,709で規定される伝送フ
レームへのマッピングにおいて、上記CCITT標準S
TM−1  1フレーム2430バイトをM分割(Mは
2430の約数)したバイト数を1同期化フレーム長と
し、fs をSDH伝送周波数fl をFDDIの伝送
周波数とするとき、
【数4】で表されるデータバイト数(スタッフオポチュ
ニティバイトを含む)と
【数5】で表される固定スタックバイトとを含む同期化
フレームを用いたスタック同期方式を用い、該同期化フ
レームM個で、CCITT標準G.707,708,7
09で規定される伝送フレームSDHのSTM−1を構
成するものである。
【0009】
【作用】この発明に係るインタフェースマッピングでは
、SDHの伝送フレームSTM−1をある調整個Mに等
分割した1つを1同期化フレームとして、上記Mを変え
て、固定スタッフビット数と、インフォメーションビッ
ト数を操作し、スタッフジッタの特に大きなスタッフ率
(簡単な整数比で表される有理数の近傍)をなるべく避
けたスタッフ率にすることにより、スタッフジッタを押
さえる。
【0010】構成された同期化フレームを用いてSDH
とFDDIのインタフェースマッピングを行うと、処理
がバイト単位になり、回路規模の縮小と、消費電力の削
減が図れる。
【0011】
【実施例】
実施例1.上記
【数4】
【数5】において、MはSDH−1をM分割することを
表し、2430/Mは、1同期化フレーム長を表す。ま
た、f1 はFDDIの8並列処理の伝送周波数15.
625MHzで、fs はSDHのSTM−1の8並列
処理の伝送周波数19.44MHzである。ここで、M
=5と置き、インフォメーションバイト数390バイト
、固定スタッフバイト95バイト(スタッフコントロー
ルバイト1バイトを含む)正スタッフバイト1バイトの
同期化フレームを用いた例を以下に示す。
【0012】図1(a),(b)この発明の一実施例を
示すマッピング図である。図1(a)において、18は
SDHのSTM−1で、19は一同期化フレームを示す
。20,21,22,23,24,25,26,27,
28は54バイト単位のブロックを示し、20は固定ス
タッフバイト10バイトと、インフォメーションバイト
43バイトと、スタッフオポチュニティバイト1バイト
で構成され、21,23,25,27は固定スタッフバ
イト11バイトと、インフォメーションバイト43バイ
トで構成され、22,24,26は固定スタッフバイト
10バイトと、インフォメーションバイト44バイトで
構成され、28は固定スタッフバイト10バイトと、イ
ンフォメーションバイト43バイトと、スタッフコント
ロールバイト1バイトで構成される。図1(b)は、図
1(a)の詳細を示す。固定スタッフバイトは、10バ
イトのまとまりで9個配置され、残りの5バイトは、イ
ンフォメーションバイト78バイトおきに1バイトずつ
配置する。この5バイトのうちの1バイトを、スタッフ
コントロールバイトとする。
【0013】次に動作について説明する。図2は動作を
示す回路構成図である。図中、19は1:8直並列変換
回路で、20はスタッフ制御部で、21はセクションオ
ーバーヘッドおよびパスオーバーヘッド上書き回路で、
21は8:1並直列変換回路である。FDDIの伝送周
波数125Mbps±50ppmを1:8直並列変換回
路19で、8並列処理した15.625Mbps±50
ppmによって伝送されてきたインフォーメーションバ
イトは上記のフレーム構成に従いスタッフ制御部20で
、バイト単位でスタッフ制御され、SDHの伝送周波数
155.52Mbps±50を8並列処理した19.4
4Mbps±50で、STM−1にマッピングされる。
【0014】該マッピングにおいて、セクションオーバ
ーヘッド及びパスオーバーヘッドの90バイトに当たる
位置には、固定スタッフバイトが入る。従って、該マッ
ピング後、上記固定スタッフバイト位置に、セクション
オーバーヘッド及びパスオーバーヘッドを上書き回路2
1で、セクションオーバーヘッドおよびパスオーバーヘ
ッドの90バイトを上書きする。その後、8:1並直列
変換回路22で、直列に変換したSDHのSTM−1を
伝送する。
【0015】実施例2.上記
【数4】
【数5】において、M=2と置くと、インフォーメーシ
ョンバイト数976バイト、固定スタッフバイト238
バイト(スタッフコントロールバイト1バイトを含む)
、スタッフバイト1バイトの同期化フレームを得る。
【0016】実施例3.上記
【数4】
【数5】において、M=3と置くと、インフォーメーシ
ョンバイト数650バイト、固定スタッフバイト159
バイト(スタッフコントロールバイト1バイトを含む)
、スタッフバイト1バイトの同期化フレームを得る。
【0017】実施例4.上記
【数4】
【数5】において、M=6と置くと、インフォーメーシ
ョンバイト数325バイト、固定スタッフバイト79バ
イト(スタッフコントロールバイト1バイトを含む)、
スタッフバイト1バイトの同期化フレームを得る。
【0018】実施例5.上記
【数4】
【数5】において、M=9と置くと、インフォーメーシ
ョンバイト数216バイト、固定スタッフバイト53バ
イト(スタッフコントロールバイト1バイトを含む)ス
タッフバイト1バイトの同期フレームを得る。
【0019】実施例6.上記
【数4】
【数5】において、M=10と置くと、インフォーメー
ションバイト数195バイト、固定スタッフバイト48
バイト(スタッフコントロールバイト1バイトを含む)
スタッフバイト1バイトの同期フレームを得る。
【0020】実施例7.上記
【数4】
【数5】において、M=15と置くと、インフォーメー
ションバイト数130バイト、固定スタッフバイト32
バイト(スタッフコントロールバイト1バイトを含む)
スタッフバイト1バイトの同期フレームを得る。
【0021】実施例8.上記
【数4】
【数5】において、M=15と置くと、インフォーメー
ションバイト数130バイト、固定スタッフバイト32
バイト(スタッフコントロールバイト1バイトを含む)
スタッフバイト1バイトの同期フレームを得る。
【0022】実施例9.上記
【数4】
【数5】において、M=18と置くと、インフォーメー
ションバイト数108バイト、固定スタッフバイト27
バイト(スタッフコントロールバイト1バイトを含む)
スタッフバイト1バイトの同期フレームを得る。
【0023】実施例10.上記
【数4】
【数5】において、M=27と置くと、インフォーメー
ションバイト数72バイト、固定スタッフバイト18バ
イト(スタッフコントロールバイト1バイトを含む)ス
タッフバイト1バイトの同期フレームを得る。
【0024】実施例11.上記
【数4】
【数5】において、M=45と置くと、インフォーメー
ションバイト数43バイト、固定スタッフバイト11バ
イト(スタッフコントロールバイト1バイトを含む)ス
タッフバイト1バイトの同期フレームを得る。
【0025】
【発明の効果】この発明は、以上説明したようなマッピ
ング構成であり、以下に記載されるような効果を奏する
【0026】上記実施例1のM=5のマッピングのスタ
ッフ率は、以下のようになる。クロック周波数差最大時
のスタッフ率は、f1 /fs maxを周波数差最大
の時の周波数比とすれば、
【数6】 クロック周波数最小時のスタッフ率は、f1 /fs 
minを周波数差最小の時の周波数比とすれば、
【数7
】 従って、図6よりスタッフジッタの最大値は、およそ1
タイムスロットの−15dB程度に押さえられる。
【0027】また、8並列のクロックによるバイト処理
のため、ビット処理に比べて、回路が繁雑でなく回路規
模が縮小し、しかも、消費電力が少なくなる。
【図面の簡単な説明】
【図1】この発明の一実施例を示すマッピングを示す図
である。
【図2】この発明の一実施例の動作を示す回路構成図で
ある。
【図3】ANSIが提案するフレームマッピングを示す
図である。
【図4】図3のフレームマッピングの詳細を示す図であ
る。
【図5】図3のフレームマッピングの詳細を示す図であ
る。
【図6】スタッフ率とろ波待ち時間ジッタ(受信側PL
L通過後のジッタ)との関係を示す図である。
【符号の説明】
18    SDHのSTM−1 19    この発明における1同期化フレーム20 
   固定スタッフバイト10バイトと、インフォーメ
ーションバイト43バイトと、スタッフオポチュニティ
バイト1バイトで構成される54バイトのブロック21
,23,25,27    固定スタッフバイト11バ
イトと、インフォーメーションバイト43バイトで構成
される54バイトのブロック 22,24,26    固定スタッフバイト10バイ
トと、インフォーメーションバイト44バイトで構成さ
れる54バイトのブロック

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  FDDI標準信号のCCITT標準G
    .707,708,709で規定される伝送フレームへ
    のマッピングにおいて、上記CCITT標準STM−1
      1フレーム2430バイトをM分割(Mは2430
    の約数)したバイト数を1同期化フレーム長とし、fs
     をSDH伝送周波数fl をFDDIの伝送周波数と
    するとき、 【数4】 で表されるデータバイト数(スタッフオポチュニティバ
    イトを含む)と 【数5】 で表される固定スタックバイトとを含む同期化フレーム
    を用いたスタック同期方式を用い、該同期化フレームM
    個で、CCITT標準G.707,708,709で規
    定される伝送フレームSDHのSTM−1を構成するF
    DDIデータマッピング方式。
JP3167775A 1991-06-12 1991-06-12 Fddiデータマッピング方式 Pending JPH04365243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3167775A JPH04365243A (ja) 1991-06-12 1991-06-12 Fddiデータマッピング方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3167775A JPH04365243A (ja) 1991-06-12 1991-06-12 Fddiデータマッピング方式

Publications (1)

Publication Number Publication Date
JPH04365243A true JPH04365243A (ja) 1992-12-17

Family

ID=15855882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3167775A Pending JPH04365243A (ja) 1991-06-12 1991-06-12 Fddiデータマッピング方式

Country Status (1)

Country Link
JP (1) JPH04365243A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007104234A1 (fr) * 2006-03-13 2007-09-20 Huawei Technologies Co., Ltd. Dispositif et procédé permettant l'adaptation d'une trame micro-ondes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007104234A1 (fr) * 2006-03-13 2007-09-20 Huawei Technologies Co., Ltd. Dispositif et procédé permettant l'adaptation d'une trame micro-ondes

Similar Documents

Publication Publication Date Title
US7042904B2 (en) Method and apparatus for transmitting multiple signal, method and apparatus for receiving multiple signal, multiple signal transmission method and multiplexer/demultiplexer
EP0529012B1 (en) Method of and circuit for synchronizing data
US8155148B2 (en) Telecommunications transport methods and systems for the transparent mapping/demapping of client data signals
JPH05183530A (ja) 同期ペイロードポインタ処理方式
US20070019772A1 (en) Timeshared jitter attenuator in multi-channel mapping applications
US7940806B1 (en) Synchronous payload envelope mapping without pointer adjustments
US5555262A (en) Transmission system of the synchronous digital hierarchy
US5331630A (en) Renewal method and apparatus for AU-4 and TU-3 pointers of synchronous digital hierarchy
JP3974855B2 (ja) データ伝送装置
JPH0693669B2 (ja) 非同期139264―kビット/秒―信号を155520―kビツト/秒―信号に挿入させるための方法
EP2124364A2 (en) digital processing of SONET pointers
JPH04365243A (ja) Fddiデータマッピング方式
US7016357B1 (en) Methods and apparatus for arbitrary concatenation in a switch
WO2004088890A1 (fr) Procede et appareil d'alignement de trames
US6888826B1 (en) Pointer generator design that provides multiple outputs that can be synchronized to different clocks
US7590154B2 (en) Sampled accumulation system and method for jitter attenuation
JP2008131063A (ja) トランスペアレント伝送装置
KR100201329B1 (ko) 동기식 다중화장치에서 위치맞춤에 따른 vc유료부하추출 클럭발생회로
KR100201331B1 (ko) 동기식 다중화장치에서 v4 바이트를 이용한 대국 루프백회로
KR0153688B1 (ko) 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치
KR100201330B1 (ko) 동기식 다중화장치에서 tu포인터 버퍼 리셋에 따른v5클럭 보상회로
JPH06141014A (ja) Sdh伝送方式
JPH09502309A (ja) 時間切換を実行する方法及びタイムスイッチ
JPH05327642A (ja) フレーム変換方法及び変換回路
KR19980015804A (ko) 동기식 다중화장치의 ds1 매핑 회로