JPH04361301A - 計数信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プラント機器の制御
・監視を行う信号処理装置等に設置され、時計信号など
の計数信号を処理する計数信号処理回路に関するもので
ある。

【０００２】

【従来の技術】図４は従来の計数信号処理回路が用いら
れた信号処理装置を示すブロック図である。図において
、１は従来の計数信号処理回路が用いられる適用装置と
しての信号処理装置であり、２はこの信号処理装置１の
全体制御を行うホストプロセッサである。

【０００３】３はホストプロセッサ２が処理動作に用い
るプログラムがストアされた読取専用メモリ（以下、Ｒ
ＯＭという）であり、４はホストプロセッサ２が処理動
作に必要なデータ類を記録する読み書き自在のメモリ（
以下、ＲＡＭという）である。

【０００４】５はこのシステム全体における時刻管理の
ための計数信号としての時計信号を生成する親時計であ
り、６はこの親時計に追従して動作し、当該信号処理装
置１のための時計信号を生成する計数信号発生器として
の子時計である。

【０００５】７はこの子時計６からの時計信号をインタ
フェースする計数信号処理回路としての時計信号インタ
フェースボードであり、７ａはその時計信号インタフェ
ース部、７ｂは割込み信号発生部である。

【０００６】８はこの信号処理装置１への入力信号がキ
ーインされるキーボードであり、９はそのインタフェー
スをとるキーボードインタフェースボードである。１０
はこの信号処理装置１からの出力信号が表示される表示
器であり、１１はそのインタフェースをとる表示器イン
タフェースボードである。

【０００７】１２はＲＯＭ３、ＲＡＭ４、時計信号イン
タフェースボード７、キーボードインタフェースボード
９、および表示器インタフェースボード１１をホストプ
ロセッサ２に接続するシステムバスである。

【０００８】１３は当該信号処理装置１の動作に必要な
直流電源を交流電源より生成する安定化電源であり、１
４はこの安定化電源１３に交流電源を供給している交流
源である。

【０００９】また、図５（ａ）〜（ｃ）は子時計６から
信号処理装置１に与えられる計数信号としての時計信号
の一例を示す波形図である。図５（ａ）は通常３０秒毎
にその極性が反転し、調針時および逆調針時にはその反
転周期が短くなるパルス電圧信号であり、（ｂ）は調針
時に有意となる調針用電圧信号、（ｃ）は逆調針時に有
意となる逆調針用電圧信号である。

【００１０】次に動作について説明する。交流源１４が
投入されると、信号処理装置１内に安定化電源１３より
直流電源の供給が開始され、ＲＯＭ３にあらかじめ書き
込まれたイニシャル処理のプログラムがホストプロセッ
サ２によって実行された後、通常の運転状態に入る。

【００１１】その後、操作員のキーボード８のキーイン
入力操作により、現在時刻（○○時△△分×秒…×部は
３０秒単位のため“０”または“０．５”）がキーボー
ドインタフェースボード９、システムバス１２を経由し
てホストプロセッサ２へ送られ、その制御の下にＲＡＭ
４の所定のエリアに初期設定される。

【００１２】ここで、信号処理装置１の時計信号インタ
フェースボード７には、対応する子時計６からの時計信
号のうち、図５（ａ）に示す３０秒毎に反転するパルス
電圧信号が入力されている。このパルス電圧信号は時計
信号インタフェース部７ａで受け取られ、割込み信号発
生部７ｂよりシステムバス１２を経由してホストプロセ
ッサに入力され、その都度、ＲＡＭ４の時刻データが更
新される。

【００１３】なお、子時計６は、システム全体に対して
１個装備されている親時計５をマスターとして動作して
いる、複数のスレーブとしての子時計の内の１個であり
、親時計５を調針または逆調針すると、子時計６を含む
全ての子時計は自動追従する。

【００１４】即ち、調針時は図５（ａ）に示す３０秒毎
に反転しているパルス電圧信号の周期が早くなり、同時
に図５（ｂ）に示す調針用電圧信号が時計信号インタフ
ェース部７ａに入力され、割込み信号発生部７ｂよりシ
ステムバス１２を経由してホストプロセッサ２に入力さ
れ、このホストプロセッサ２の制御の下にＲＡＭ４内の
時刻データが早送りで更新（調針）される。

【００１５】また、親時計５の逆調針時にも、前述の調
針時と同様に、３０秒毎に反転するパルス電圧信号の周
期が図５（ｂ）に示すように早まり、同時に図５（ｃ）
に示す逆調針用電圧信号が入力されて、ＲＡＭ４内の時
刻データが早送りで更新（逆調針）される。

【００１６】前述の時刻データの初期設定、および通常
運転時の時刻データの更新は、信号処理装置１内の表示
器インタフェースボード１１を通じて表示器１０に表示
することによって確認可能である。

【００１７】今、通常運転中、異常発生によって交流源
１４が断（停電）状態になると、安定化電源１３は出力
断となり信号処理装置１はホストプロセッサ２を含めて
すべての機能が停止する。

【００１８】従って、交流源１４が復電後は、冒頭に述
べたとおり、イニシャル処理から動作がスタートするた
め、ＲＡＭ４内の時刻データもリセット（すべて“０”
）されてしまうことになり、再度、現在時刻をキーボー
ド８より初期設定してやる必要がある。

【００１９】ここで、信号処理装置１には、図４には示
していないが、日報作成用のタイプライタやアラームプ
リンタ等の記録装置も装備されており、それらの印字デ
ータのうち、印字時刻の校正は必須項目である。

【００２０】なお、従来から信号処理装置１内の内部ク
ロック信号を基準として作動する時刻カウント方式も一
部で採用されてはいるが、内部クロック信号の精度の低
さに起因して、システムの親時計（外部）との時差が発
生し、この修正がわずらわしいことから、図４に示す時
刻カウント方式の方がより多く利用されている。

【００２１】

【発明が解決しようとする課題】従来の計数信号処理回
路は以上のように構成されているので、計数信号（時計
信号）が入力される都度、ホストプロセッサ２に対して
計数データ更新のための割込みが発生し、他の割込み信
号との重複時の処理など、アプリケーションプログラム
を作成する上での制約条件となることがあり、また、適
用装置（信号処理装置１）に供給されている交流源１４
からの交流電源が断（停電）となった場合には、復旧時
にＲＡＭ４内の計数データ（時刻データ）を再設定する
必要があるなどの課題があった。

【００２２】この発明は、上記のような課題を解消する
ためになされたもので、計数信号入力の度にホストプロ
セッサに対して割込みが発生することなく、交流電源の
停電復旧時に計数データの再設定が不要な計数信号処理
回路を得ることを目的とする。

【００２３】

【課題を解決するための手段】請求項１に記載の発明に
係る計数信号処理回路は、適用装置のホストプロセッサ
との間でデータの授受を行うための共用メモリ、ホスト
プロセッサに送られる計数データが格納されるメモリ、
および、ホストプロセッサより共用メモリに送られてき
た初期値に基づいてメモリ内の計数データの初期設定を
行い、外部より入力される計数信号に基づいてメモリ内
の計数データを更新し、さらに、メモリ内の計数データ
を共用メモリを介してホストプロセッサに転送するロー
カルプロセッサを持たせ、適用装置に供給される電源と
は独立した外部直流源から給電を受ける電源回路によっ
てその動作に必要な電源の供給を受けるものである。

【００２４】また、請求項２に記載の発明に係る計数信
号処理回路は、請求項１に記載の発明における電源回路
を、適用装置に供給される電源が断となった時に、内蔵
するバッテリより所定の時間だけ必要な電源を供給する
突合せ回路によって代替したものである。

【００２５】

【作用】請求項１に記載の発明におけるローカルプロセ
ッサは、ホストプロセッサより共用メモリに送られてき
た初期値に基づいてメモリに格納される計数データの初
期設定を行い、外部の計数信号発生器より入力される計
数信号に基づいて、そのメモリに格納されている計数デ
ータを更新するとともに、メモリに格納されている計数
データを共用メモリを介してホストプロセッサに転送す
ることにより、計数信号入力の度にホストプロセッサに
対して割込みが発生することのない計数信号処理回路を
実現し、電源回路は、交流電源の停電時にも当該計数信
号処理回路への電源の供給を確保することにより、停電
復旧時にメモリへの計数データの再設定を不要とする。

【００２６】また、請求項２に記載の発明における突合
せ回路は、適用装置への電源が正常な場合にはそれを当
該計数信号処理回路に供給しており、適用装置への電源
が断となった場合に、一定時間だけ内蔵バッテリより当
該計数信号処理回路に必要な電源を供給することにより
、停電復旧時にメモリへの計数データの再設定が不要な
計数信号処理回路を実現する。

【００２７】

【実施例】

実施例１．以下、この発明の実施例を図について説明す
る。図１は請求項１に記載の発明の一実施例を示すブロ
ック図である。図において、１は適用装置としての信号
処理装置、６は計数信号発生器としての子時計、８はキ
ーボード、９はキーボードインタフェースボード、１２
はシステムバス、１３は安定化電源、１４は交流源であ
り、図４に同一符号を付した従来のそれらと同一、ある
いは相当部分であるため詳細な説明は省略する。

【００２８】また、２０は子時計６とシステムバス１２
との間に配置された、この実施例による計数信号処理回
路としての時計信号インタフェースボードであり、図４
に示す時計信号インタフェースボード７に相当する部分
である。

【００２９】この時計信号インタフェースボード２０内
において、２１はその全体制御を行うローカルプロセッ
サであり、２２はローカルプロセッサ２１が処理動作に
用いるプログラムがストアされたＲＯＭ、２３はローカ
ルプロセッサ２１が処理動作に必要なデータ類を記録す
るＲＡＭである。

【００３０】２４は信号処理回路１のホストプロセッサ
２との間でデータの授受を行うためにシステムバス１２
に接続された共用メモリであり、２５はこの共用メモリ
２４が接続されたバスインタフェースである。

【００３１】２６は子時計６に接続された、図４の時計
信号インタフェース部７ａに相当する時計信号インタフ
ェース回路であり、２７はこの時計信号インタフェース
回路２６に接続されたカウンタである。

【００３２】２８はこれらＲＯＭ２２、ＲＡＭ２３、バ
スインタフェース２５、およびカウンタ２７を前記ロー
カルプロセッサ２１に接続するローカルバスである。

【００３３】２９は前記信号処理装置１に供給される電
源とは独立に、外部より直流電源の供給を受けて、当該
時計信号インタフェースボード２０の動作に必要な電源
を生成する電源回路としてのＤＣ／ＤＣコンバータであ
り、３０はその直流電源を供給する直流源である。

【００３４】次に動作について説明する。交流源１４お
よび直流源３０が投入されると、ホストプロセッサ２お
よびローカルプロセッサ２１のイニシャル処理（ＲＡＭ
エリアおよび各種入出力ボードのゼロクリア、時計信号
インタフェースボード２０の共有メモリ２４への起動コ
マンドセットなど）が実行され、通常のＣＰＵ運転状態
に入る。

【００３５】その後、従来技術の場合と同様に操作員の
キーボード８のキーイン操作により、キーボードインタ
フェースボード９、システムバス１２を経て時計信号イ
ンタフェースボード２０の共用メモリ２４のあらかじめ
定められたアドレスに現在時刻のデータがセットされる
。

【００３６】時計信号インタフェースボード２０におい
ては、共用メモリ２４の所定のアドレスの時刻データを
ローカルバス２８を経由してローカルプロセッサ２１に
入力し、ローカルプロセッサ２１の制御の下にＲＡＭ２
３の定められたアドレスに初期設定される。

【００３７】その後、従来と同一の計数信号としての時
計信号が子時計６より時計信号インタフェース２６に入
力され、カウンタ２７、ローカルバス２８を経由してロ
ーカルプロセッサ２１に送られる。これによって、ＲＡ
Ｍ２４の当該アドレスの時刻データはローカルプロセッ
サ２１の制御の下に３０秒単位で逐次更新される。

【００３８】ここで、ホストプロセッサ２は、記録、表
示などのための時刻データが必要なタイミングにて、時
計信号インタフェースボード２０のローカルプロセッサ
２１が共用メモリ２４の所定のアドレスに書き込んだ時
刻データを読取り、それを印字または表示データとして
使用する。

【００３９】なお、時計信号インタフェースボード２０
の動作に必要な電源は外部の直流源３０より直流電源の
供給を受けているＤＣ／ＤＣコンバータ２９より供給し
ているため、交流源１４から信号処理装置１に供給され
ている交流電源が断（停電）状態になっても、当該時計
信号インタフェースボード２０のみは機能停止すること
なく、時計信号による時刻データの更新動作を継続する
。

【００４０】実施例２．図２は請求項２に記載の発明の
一実施例を示すブロック図で、図１と同一の部分には同
一符号を付して重複説明をさけている。図において、３
１は計数信号処理回路としての時計信号インタフェース
ボード２０に内蔵されたバッテリである。

【００４１】４０は安定化電源１３による適用装置とし
ての信号処理装置１への電源の供給が正常な場合には、
それを当該時計信号インタフェースボード２０に供給し
ており、安定化電源１３による電源の供給が断となった
場合、一定時間だけバッテリ３１より時計信号インタフ
ェースボード２０に必要な電源を供給する突合せ回路で
ある。

【００４２】図３はこの突合せ回路４０の構成を示す回
路図であり、図において、４１はバッテリ３１からの直
流電源をオン・オフするパワートランジスタ、４２はこ
のパワートランジスタ４１を制御するトランジスタであ
り、４３はこのトランジスタ４２に制御信号を与えるイ
ンバータである。

【００４３】４４は安定化電源１３からの直流電源をオ
ン・オフするパワートランジスタ、４５はこのパワート
ランジスタ４４を制御するトランジスタであり、４６は
このトランジスタ４５に制御信号を与えるインバータで
ある。

【００４４】４７は安定化電源１３からの直流電源を基
準電圧と比較して監視し、監視信号をインバータ４６に
与えるコンパレータであり、４８はこのコンパレータに
基準電圧を与える基準電圧発生器である。

【００４５】４９はインバータ４６の出力する制御信号
によって起動されるタイマ、５０はこのタイマ４９の出
力でセット・リセットされ、出力信号をインバータ４３
に与えるフリップフロップであり、５１はこのフリップ
フロップ５０をパワーオンリセットするリセット回路で
ある。

【００４６】次に動作について説明する。交流源１４が
投入されると、安定化電源１３から出力される直流電源
の電圧ＶＣＣが時計信号インタフェースボード２０に供
給され、その時、リセット回路５１よりパワーオンリセ
ットのためのパルス信号が出力される。

【００４７】フリップフロップ５０はこのパルス信号に
よりセットされ、その出力はハイレベル（以下、“Ｈ”
と略記する）となる。これによってインバータ４３の出
力はローレベル（以下、“Ｌ”と略記する）、トランジ
スタ４２のコレクタ電圧は“Ｈ”となる。従って、パワ
ートランジスタ４１のコレクタ、エミッタ間は導通状態
となり、バッテリ３１の電圧ＶＢＢも負荷側に電圧Ｖ０
として給電可能となる。

【００４８】なお、このように、安定化電源１３より電
圧ＶＣＣが正常に出力されている場合には、コンパレー
タ４７の出力は“Ｈ”となり、インバータ４６の出力は
“Ｌ”、トランジスタ４５のコレクタ電圧は“Ｈ”とな
る。従って、パワートランジスタ４４のコレクタ、エミ
ッタ間は導通状態となって、安定化電源１３の出力電圧
ＶＣＣも電圧Ｖ０として負荷側に供給可能となっている
。

【００４９】ただし、安定化電源１３より出力される直
流電源の電圧ＶＣＣをバッテリ３１の電圧ＶＢＢより高
く設定しておけば、負荷である時計信号インタフェース
ボード２０への給電は安定化電源１３から行われ、バッ
テリ３１より給電されることはない。

【００５０】この状態で運転中に、交流源１４の断（停
電）などによって電圧ＶＣＣのレベルが基準電圧設定器
４８の設定値以下に低下すると、コンパレータ４７の出
力する監視信号が“Ｈ”から“Ｌ”に変化する。それに
伴ってインバータ４６の出力が“Ｌ”から“Ｈ”に変化
してトランジスタ４５のベースに印加される。

【００５１】このため、トランジスタ４５のコレクタ電
圧が“Ｈ”から“Ｌ”になり、パワートランジスタ４４
のコレクタ、エミッタ間が非導通となる。従ってこの場
合、安定化電源１３の出力は遮断され、バッテリ３１の
出力電圧ＶＢＢ　が電圧Ｖ０として時計信号インタフェ
ースボード２０に供給され、時計信号のカウントを維持
する。

【００５２】この状態で、停電が一定時間以上継続する
と、タイマ４９の出力が“Ｌ”から“Ｈ”に変化しフリ
ップフロップ５０の出力を“Ｈ”から“Ｌ”に反転させ
る。従って、インバータ４３の出力電圧が“Ｌ”から“
Ｈ”に、トランジスタ４２のコレクタ電圧が“Ｈ”から
“Ｌ”に変化して、パワートランジスタ４１が非導通と
なり、バッテリ３１からの電圧ＶＢＢの給電を自己遮断
する。

【００５３】通常、交流源１４が停電すると、図２およ
び図３には示してないが、バックアップ用の交流源（発
電機）が立上るため、停電状態が長時間継続することは
なく、バッテリ３１の無駄な放電を防止するために、上
記自己遮断のための回路を設けたものである。

【００５４】このバッテリ３１の自己遮断の回路は、機
器の輸送、保守・点検時など、長時間にわたる停電状態
が発生する場合に作動するため、バッテリ３１を時計信
号インタフェースボード２０から取り外しておくなどの
手間が省けるので有効である。

【００５５】また、タイマ４９による自動方式の代わり
に、手動の押ボタンスイッチ（モーメンタリ接点）を時
計信号インタフェースボード２０上に設けて、必要な時
に当該押ボタンスイッチを押すことによりバッテリ３１
からの給電を遮断する方式としてもよい。

【００５６】実施例３．なお、上記各実施例では、中央
に装備する信号処理装置１に計数信号処理回路としての
時計信号インタフェースボード２０を設けるものを示し
たが、多重伝送装置の子局に当該ボードを設けてもよく
、この場合は中央の信号処理装置および子局のいずれの
停電に対しても、常に正確な現在時刻データを得ること
ができる。

【００５７】実施例４．また、上記各実施例では、時計
信号インタフェースボードへの適用例について述べたが
、この方式をパルスカウントによる積算データ処理など
、他の計数信号の処理に応用してもよく、上記各実施例
と同様の効果を奏する。

【００５８】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、ホストプロセッサより共用メモリに送られてき
た初期値に基づいてメモリに格納される計数データの初
期設定を行い、外部の計数信号発生器より入力される計
数信号に基づいて、そのメモリに格納されている計数デ
ータを更新するとともに、メモリに格納されている計数
データを共用メモリを介してホストプロセッサに転送し
、さらに、適用装置に供給される電源とは独立した外部
直流源より直流電源の供給を受けて当該計数信号処理装
置の動作に必要な電源を生成する電源回路にて、交流電
源の停電時にも当該計数信号処理回路への電源の供給を
確保するように構成したので、計数信号入力の度にホス
トプロセッサに対して割込みが発生することがなく、停
電復旧時にメモリへの計数データの再設定を不要とする
計数信号処理回路が得られる効果がある。

【００５９】また、請求項２に記載の発明によれば、適
用装置への電源が正常な場合にはそれを当該計数信号処
理回路に供給し、適用装置への電源が断となった場合に
、一定時間だけ内蔵バッテリより当該計数信号処理回路
に必要な電源を供給する突合せ回路によって、請求項１
に記載の発明の電源回路を代替するように構成したので
、さらに、長時間バッテリが無駄に放電されることのな
い計数信号処理回路が得られる効果がある。

【図面の簡単な説明】

【図１】請求項１に記載の発明の一実施例による計数信
号処理回路を示すブロック図である。

【図２】請求項２に記載の発明の一実施例を示すブロッ
ク図である。

【図３】その突合せ回路の構成を示す回路図である。

【図４】従来の計数信号処理回路を示すブロック図であ
る。

【図５】その計数信号の一例を示す波形図である。

【符号の説明】

１　　適用装置（信号処理装置） ２　　ホストプロセッサ ６　　計数信号発生器（子時計） ２０　　計数信号処理回路（時計信号インタフェースボ
ード） ２１　　ローカルプロセッサ ２３　　メモリ（ＲＡＭ） ２４　　共用メモリ ２９　　電源回路（ＤＣ／ＤＣコンバータ）３０　　外
部直流源 ３１　　バッテリ ４０　　突合せ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　当該計数信号処理回路が設置される適
   用装置のホストプロセッサとの間でデータの授受を行う
   ための共用メモリと、前記ホストプロセッサに送られる
   計数データが格納されるメモリと、前記ホストプロセッ
   サより前記共用メモリに送られてきた初期値に基づいて
   前記メモリに格納される計数データの初期設定を行い、
   外部の計数信号発生器より入力される計数信号に基づい
   て、前記メモリに格納されている計数データを更新する
   とともに、前記メモリに格納されている計数データを前
   記共用メモリを介して前記ホストプロセッサに転送する
   ローカルプロセッサと、前記適用装置に供給される電源
   とは独立した外部直流源より直流電源の供給を受けて、
   当該計数信号処理装置の動作に必要な電源を生成する電
   源回路とを備えた計数信号処理回路。
2. 【請求項２】　　当該計数信号処理回路が設置される適
   用装置のホストプロセッサとの間でデータの授受を行う
   ための共用メモリと、前記ホストプロセッサに送られる
   計数データが格納されるメモリと、前記ホストプロセッ
   サより前記共用メモリに送られてきた初期値に基づいて
   前記メモリに格納される計数データの初期設定を行い、
   外部の計数信号発生器より入力される計数信号に基づい
   て、前記メモリに格納されている計数データを更新する
   とともに、前記メモリに格納されている計数データを前
   記共用メモリを介して前記ホストプロセッサに転送する
   ローカルプロセッサと、前記適用装置に供給される電源
   が断となった時、当該計数信号処理回路の動作に必要な
   電源を、それが内蔵するバッテリより所定の時間だけ供
   給させる突合せ回路とを備えた計数信号処理回路。