JPH04359587A - 混成集積回路モジュール及び製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、各種電子部品を電子
回路基板に混成させることにより高集積度を具現化する
混成集積回路を多段状に重合した混成集積回路モジュー
ル及び製造方法に関し、さらに詳細には、前記混成集積
回路を多段状とすることによるモジュール化を容易とす
るとともに、該多段化による高背化並びに信頼性の低下
を防止しつつ電子部品のより一層の高密度実装を可能と
し、さらに、設計の自由度を向上することのできる新規
な混成集積回路モジュール及び製造方法に関するもので
ある。

【０００２】

【従来の技術】近年の電子機器等の小型薄型化にともな
い、内蔵される電子回路機能部においても小型薄型化が
要求されている。

【０００３】一般に、前記電子回路機能部は、電子回路
機能に則って各種電子部品を電子回路基板に搭載実装す
ることにより具現化されている。

【０００４】然しながら、前記電子機器等における多機
能化並びに高付加価値化とともに電子回路機能部も複雑
多岐化の一途をたどっており、前記電子回路基板に実装
搭載される電子部品の点数及び種類も多種多様となって
いる。

【０００５】上述のような事由から、電子機器等の小型
薄型化であるとともに、多機能化及び高付加価値化を実
現するために、様々な手段並びに方法等が案出されてお
り、その幾つかの例を以下に記述する。

【０００６】図１８に示すように、混成集積回路モジュ
ール１０は、第１導体パターン１３が形成された第１電
子回路基板１１と、第２導体パターン１４が形成された
第２電子回路基板１２とを、特殊クリップリード１７，
１７´…のクリップ部１７ａ，１７ａ´により支持する
ことにより、２段状に構成されている。

【０００７】詳述すれば、アルミナ等のセラミックスを
材質とする第１電子回路基板１１及び第２電子回路基板
１２の各部品搭載面には、それぞれ厚膜印刷・焼成法に
より第１導体パターン１３及び第２導体パターン１４が
形成されている。

【０００８】該第１導体パターン１３及び第２導体パタ
ーン１４における各基板の端部側には、特殊クリップリ
ード１７，１７´…のクリップ部１７ａ，１７ａ´がク
リップされるとともに半田付されるための第１電極ラン
ド１３ａ，１３ａ´…及び第２電極ランド１４ａ、１４
ａ´…がそれぞれ形成されている。

【０００９】前記第１電子回路基板１１及び第２電子回
路基板１２の各部品搭載面には、例えばチップ型抵抗、
チップ型キャパシタまたは各種チップ型半導体等の電子
部品１５，１５´…が各々搭載されている。

【００１０】コ字型のクリップ部１７ａ，１７ａ´を上
下二段有するように型または打抜き等により形成された
特殊クリップリード１７，１７´…は、前記各基板の第
１電極ランド１３ａ，１３ａ´…及び第２電極ランド１
４ａ、１４ａ´…にそれぞれ嵌装されている。

【００１１】しかる後、前記各基板の導体パターンにお
ける電極ランド、部品搭載ランド、電子部品１５，１５
´…及びクリップ部１７ａ，１７ａ´には、各々ペース
ト状の半田１６，１６´…が塗布され、さらに半田リフ
ロー装置等により半田固定されて、前記混成集積回路モ
ジュール１０が構成されている。

【００１２】なお、図１８においては、前記混成集積回
路モジュール１０が搭載される主電子回路基板を省略し
てある。

【００１３】また、図１９に示すように、混成集積回路
モジュール２０は、ＤＩＰ型集積部品２１の背面に形成
された導体パターン２３に、電子部品２５，２５´…が
搭載実装されることにより構成されている。

【００１４】詳述すれば、集積回路が薄膜形成技術等に
よりシリコン等の基材に形成されたベアチップが内蔵さ
れるとともに、該ベアチップからボンディングワイヤ等
を介して両側部にフレームリード２２，２２´…として
導出された構造（デュアルインラインパッケージと称し
、略号ＤＩＰを用いる）を有するＤＩＰ型集積部品２１
の背面には、印刷または塗布等により、該フレームリー
ド２２，２２´…から導体パターン２３が形成されてい
る。

【００１５】該導体パターン２３は、部品搭載ランド２
３ａ，２３ａ´…を有しており、該部品搭載ランド２３
ａ，２３ａ´…には、前記同様の電子部品２５，２５´
…が搭載されている。

【００１６】しかる後、該部品搭載ランド２３ａ，２３
ａ´…と電子部品２５，２５´…とを、半田２６，２６
´…により半田固定することにより、前記混成集積回路
モジュール２０が構成されている。

【００１７】なお、図１９においては、前記混成集積回
路モジュール２０が搭載される主電子回路基板を省略し
てある。

【００１８】また、図２０に示すように、混成集積回路
モジュール３０は、断面が凹型を有する第１チップキャ
リア３１及び第２チップキャリア３２を伏せるように多
段状に重合するとともに、各々の背面に第１導体パター
ン３３及び第２導体パターン３４が形成され、該各導体
パターンに電子部品３５，３５´…が搭載実装され、さ
らに、主電子回路基板３７に前記第１チップキャリア３
１及び第２チップキャリア３２が実装されることにより
構成されている。

【００１９】詳述すれば、セラミックス等の絶縁材料を
材質として蓋形状即ち断面が凹型を有するように形成さ
れた第１チップキャリア３１及び第２チップキャリア３
２の背面及び側周面には、例えば印刷または塗布等によ
り、各々第１導体パターン３３及び第２導体パターン３
４が形成されている。

【００２０】前記各チップキャリアの背面に位置する第
１導体パターン３３及び第２導体パターン３４には、そ
れぞれ部品搭載ランドが形成されており、該部品搭載ラ
ンドには、前記同様の電子部品３５，３５´…が搭載さ
れている。

【００２１】ここで一端各チップキャリアに搭載された
電子部品３５，３５´…は、半田３６，３６´…により
半田固定される。

【００２２】しかる後、前記第１チップキャリア３１及
び第２チップキャリア３２は、アルミナ等のセラミック
スまたはガラスエポキシ等を材質とする主電子回路基板
３７に形成された主導体パターン３８に搭載され、各々
の導体パターンを半田により固定接続することにより、
前記混成集積回路モジュール３０が構成されている。

【００２３】

【発明が解決しようとする課題】然しながら、上記従来
の特殊クリップリードを適用して電子回路基板を多段化
して混成集積回路モジュールを構成する場合によれば、
殊に３段重合以上の構造を有するように各電子回路基板
を多段状にクリップするとともに各電子回路基板の導体
パターンにおける電極ランドどうしを接続するための特
殊クリップリードを、複数種類に亙って作成する必要が
あり、該作成に関する工数がかかりコストの増大を誘発
するという問題点があった。

【００２４】また、ＤＩＰ型集積部品の背面に導体パタ
ーンを形成して、該面部に電子部品を搭載実装して混成
集積回路モジュールを構成する場合によれば、該ＤＩＰ
型集積部品内部に形成された集積回路部と背面に搭載さ
れた電子部品部との２段重合構造が限度であり、多段化
構造による高密度実装の要求に呼応することができず、
例え３段以上の多段重合構造とするにしても特殊構造に
依る所が大きく、従って煩雑な工程数並びにコストの増
大を招くという問題点があった。

【００２５】また、上記特殊クリップリードを適用する
か、または、ＤＩＰ型集積部品の背面に導体パターンを
形成することにより多段化を図ったものにおいては、搭
載実装された電子部品を、例えば湿度及び物理的衝撃等
の外部環境から保護するための外装塗装を行うことが困
難であるとともに、該外装塗装に関する塗料が浸透しず
らいという問題点があった。

【００２６】さらに、断面が凹型形状を有するチップキ
ャリアの背面に電子部品を搭載実装し、該チップキャリ
アの凹部を伏せるように複数多段状に重合した混成集積
回路モジュールによれば、該チップキャリアの凹型底部
に自動実装により電子部品を搭載実装することが困難で
あり、従って、該チップキャリアにおいては片面実装形
態となており、高密度実装に限度があるとともに、最上
段のチップキャリアに搭載実装された電子部品を外部環
境から保護するための外装塗装を行うことが困難である
という問題点があった。

【００２７】また、断面が凹型形状を有する蓋型のチッ
プキャリアを形成することは、該チップキャリアが一般
的に絶縁材料としてセラミックス等を材質とすると、該
蓋型に成形加工することが非常に困難であり、例え成形
加工したとしても多大なる費用を要するとともに、該セ
ラミックス等が有する脆性により破損しやすいという問
題点があった。

【００２８】本発明は、上記事情に鑑みてなされたもの
であり、混成集積回路を多段状とすることによるモジュ
ール化を簡易構造により実現するとともに、該多段化に
よる高背化並びに信頼性の低下を防止しつつ電子部品の
より一層の高密度実装を可能とし、また、搭載実装され
た電子部品を物理的衝撃等の外部環境から保護し、さら
に、設計の自由度を向上することのできる新規な混成集
積回路モジュール及び製造方法を提供するものである。

【００２９】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、導体パターンが外周面に形成された枠
体及び電子部品が部品搭載面に実装搭載されるとともに
導体パターンが側周面に形成された従基板を、導体パタ
ーンが形成された主基板に少なくとも一段重合させ、さ
らに、少なくとも一つの前記導体パターンどうしを接続
させたことにより、上記目的を達成するものである。

【００３０】また、この発明は、複数の枠体の外周面に
少なくとも一つの導体パターンを形成する工程と、部品
搭載面に電子部品が実装搭載された複数の従基板側周面
に少なくとも一つの導体パターンを形成する工程と、主
基板の搭載主面に導体パターンを形成する工程と、前記
枠体と従基板とを交互に主基板に重合する工程と、少な
くとも一つの前記導体パターンどうしを接続する工程と
、から混成集積回路モジュールを製造することにより、
上記目的を達成するものである。

【００３１】

【作用】本発明においては、混成集積回路モジュールが
、外周面に導体パターンが形成された枠体と、電子部品
が部品搭載面に実装搭載されるとともに側周面に導体パ
ターンが形成された従基板とを、主面に導体パターンが
形成された主基板に重合させる構造を有しているため、
必要に応じて何段でも自在に積重ねていくことができる
。

【００３２】さらに、前記枠体及び従基板の導体パター
ンの少なくとも一つどうしを接続させることにより混成
集積回路モジュールを構成しているため、該モジュール
化を簡易構造により実現することができる。

【００３３】また、前記多段構造に要する枠体と従基板
とが分離独立しているため、該従基板の両側の部品搭載
面に電子部品等を実装することが可能となり、高密度実
装の一助とすることができる。

【００３４】また、前記枠体及び従基板により搭載実装
された電子部品を取囲む構造を有しているため、該電子
部品を物理的衝撃等の外部環境から保護することができ
る。

【００３５】さらに、枠体の外周面に形成される導体パ
ターン及び従基板の側周面に形成される導体パターンを
、自在に変更して各電子回路基板どうしの接続状態を変
化させることができるため、設計の自由度を向上するこ
とができる。

【００３６】また、複数の枠体の外周面に少なくとも一
つの導体パターンを形成し、部品搭載面に電子部品が実
装搭載された複数の従基板側周面に少なくとも一つの導
体パターンを形成し、主基板の搭載主面に導体パターン
を形成し、前記枠体と従基板とを交互に主基板に重合し
、さらに、少なくとも一つの前記導体パターンどうしを
接続することにより混成集積モジュールを製造すること
ができるため、構造を簡易とすることができるとともに
特殊な部品を不要とすることができる。

【００３７】

【実施例】本発明の混成集積回路モジュール及び製造方
法に係わる実施例を、図面に基いて詳細に説明する。

【００３８】図１は本発明に係わる混成集積回路モジュ
ールの実施例を示す斜視図、図２は同実施例における第
１枠体を示す斜視図、図３は同実施例における第１従電
子回路基板に電子部品を搭載実装した状態を示す斜視図
、図４は同実施例における主電子回路基板に第１枠体及
び第１従電子回路基板を重合させた状態を示す斜視図、
図５は同実施例における主電子回路基板に第１枠体及び
第１従電子回路基板を重合させた状態の断面図、図６は
同実施例における第１従電子回路基板に第２枠体を重合
させた状態を示す斜視図、図７は第１枠体を示す斜視図
、図８は第１枠体と第２枠体と第３枠体とを積重ねる状
態を示す斜視図、図９は各枠体を積重ねた状態にて外周
面に第１外周面導体と第２外周面導体と第３外周面導体
とを形成した状態を示す斜視図、図１０は第１従電子回
路基板を示す斜視図、図１１は第１従電子回路基板と第
２従電子回路基板と第３従電子回路基板等とを積重ねた
状態を示す斜視図、図１２は各基板を積重ねた状態にて
側周面に第１側周面導体と第２側周面導体と第３側周面
導体とを形成した状態を示す斜視図、図１３は各基板の
側周面に各側周面導体を形成する一方法を説明する断面
図、図１４は第１従電子回路基板に第１側周面導体が形
成された状態を示す断面図、図１５は各基板の側周面に
各側周面導体を形成する他の方法を説明する断面図、図
１６は複数の従基板が集合された集合基板を示す平面図
、図１７は複数の従基板が集合された他の集合基板を示
す平面図である。

【００３９】図１に示すように、混成集積回路モジュー
ル５０は、外周面５８，５８´…に第１外周面導体５５
，５５´…が形成された第１枠体５１と、第２外周面導
体５６，５６´…が形成された第２枠体５２と、第３外
周面導体５７，５７´…が形成された第３枠体５３とが
、各種電子部品が搭載実装されるとともに側周面６４，
６４´…に第１側周面導体６５ｃ，６５ｃ´…が形成さ
れた第１従電子回路基板６１と、第２側周面導体６６ｃ
，６６ｃ´…が形成された第２従電子回路基板６２と、
第３側周面導体６７ｃ，６７ｃ´…が形成された第３従
電子回路基板６３と、各々交互に重合されて、主電子回
路基板７１に搭載実装され、さらに、前記各外周面導体
及び側周面導体並びに該主電子回路基板７１に形成され
た主基板導体パターン７２とが半田７６，７６´…によ
り接続されることにより構成されている。

【００４０】前記第１枠体５１は、図２に示すように、
四角形状をなすとともに中央部に中空孔５９が開口され
ており、絶縁性且つ熱伝導性等に優れたアルミナ等のセ
ラミックスを材質として形成されている。

【００４１】該第１枠体５１の外周面５８，５８´…に
は、例えば厚膜印刷・焼成法等により、該外周面５８，
５８´…における上端から下端に亙って複数の第１外周
面導体５５，５５´…が形成されている。

【００４２】なお、前記第２枠体５２及び第３枠体５３
に就いても、上記第１枠体５１と同様に構成されている
。

【００４３】また、前記第１従電子回路基板６１は、図
３に示すように、四角板状をなしており、前記第１枠体
５１と同様に、絶縁性且つ熱伝導性等に優れたアルミナ
等のセラミックスを材質として形成されている。

【００４４】該第１従電子回路基板６１の両側の部品搭
載面には、例えば厚膜印刷・焼成法等により、電子回路
機能を発現させるための回路網をなす第１従基板導体パ
ターン６５，６５´…が形成されており、該第１従基板
導体パターン６５，６５´…に至っては、前記第２従電
子回路基板６２等との接続に供する内部接続用電極ラン
ド６５ａ，６５ａ´…と、電子部品が搭載される部品搭
載ランド６５ｂ，６５ｂ´…と、該内部接続用電極ラン
ド６５ａ，６５ａ´…に接続されて側周面６４，６４´
…に導出される第１側周面導体６５ｃ，６５ｃ´…と、
が形成されている。

【００４５】前記第１従電子回路基板６１の両面に形成
された部品搭載ランド６５ｂ，６５ｂ´…には、例えば
チップ型抵抗、チップ型キャパシタまたはチップ型半導
体素子等の電子部品７５，７５´…が搭載され、さらに
、ペースト状の半田７６，７６´…が塗布され、例えば
半田リフロー炉等に通過されることにより半田固定され
ている。

【００４６】なお、前記第２従電子回路基板６２及び第
３従電子回路基板６３に就いても、上記第１従電子回路
基板６１と同様に構成されている。

【００４７】上記第１枠体５１及び第１従電子回路基板
６１は、図４に示すように、主電子回路基板７１の所定
位置に順次搭載されている。

【００４８】前記主電子回路基板７１は、該第１従電子
回路基板６１と同様に、絶縁性且つ熱伝導性等に優れた
アルミナ等のセラミックスを材質として板状に形成され
ており、前記第１枠体５１等が搭載される主面並びに反
対面に、例えば厚膜印刷・焼成法等により、電子回路機
能を発現させるための回路網をなす主基板導体パターン
７２が形成されている。

【００４９】該主基板導体パターン７２には、本発明に
係わるモジュールが電子機器等に内蔵される際に、他の
電子機能との通信に供するための外部接続用電極ランド
７２ａ，７２ａ´…が設けられているとともに、前記第
１枠体５１が搭載される相当位置に枠体搭載ランド７２
ｂ，７２ｂ´…が設けられている。

【００５０】なお、前記第１枠体５１の第１外周面導体
５５，５５´…、第１従電子回路基板６１の第１側周面
導体６５ｃ，６５ｃ´…及び主電子回路基板７１の枠体
搭載ランド７２ｂ，７２ｂ´…のピッチ及び幅寸等は合
致されているものとし、所定インチまたはミリメートル
に設定されているのが好ましい。

【００５１】この際、該第１従電子回路基板６１は、両
面に電子部品７５，７５´…が搭載実装されているが、
図５に示す如く、該第１枠体５１の中空孔５９がスペー
サの作用を奏することにより、多段状に重合することが
可能となっている。

【００５２】前記主電子回路基板７１に第１枠体５１及
び第１従電子回路基板６１が順次搭載された後には、図
６に示すように、該第１枠体５１と同様の構造を有する
第２枠体５２が、該第１従電子回路基板６１に搭載され
る。

【００５３】従って、前記第２枠体５２に第２従電子回
路基板６２、第３枠体５３及び第３従電子回路基板６３
と順次搭載することにより多段構造が構築される。

【００５４】しかる後、図１に示す如く、各枠体の外周
面導体と各従電子回路基板の側周面導体と、主電子回路
基板７１の枠体搭載ランド７２ｂ，７２ｂ´…とを、例
えばペースト状の半田７６，７６´…を塗布するととも
に加熱溶融させて半田付することにより、前記混成集積
回路モジュール５０が構成されている。

【００５５】この際、該混成集積回路モジュール５０の
最上段に搭載される第３従電子回路基板６３においては
、本モジュールの上蓋としての効力を奏させるためにも
、基本的に電子部品を片面実装とし、他方の面を上面と
するように第３枠体５３に搭載することが好ましい。

【００５６】なお、各従電子回路基板に電子部品を搭載
実装する際の半田付と、各外周面導体及び各側周面導体
等の半田付とは、例えば半田リフロー法により一括して
行うことも可能であるが、各従電子回路基板に電子部品
を搭載実装する際の半田付に比較的高温溶融半田を適用
し、各外周面導体及び各側周面導体等の半田付に比較的
低温溶融半田を適用して、別工程に分離独立させること
が好ましい。

【００５７】また、前記主電子回路基板７１は、セラミ
ックスを材質として限定することはなく、例えばガラス
エポキシを材質とした銅張板（プリント基板）であって
もよく、任意にフォトエッチイング法を適用して主基板
導体パターンを形成することも可能である。

【００５８】次に、前記第１枠体５１等の製造方法の一
例を、図７から図９を参照することにより説明する。

【００５９】セラミック粉体とバインダ材とを混練する
ことにより原材料を造粒し、該原材料を中空孔５９を有
する四角形状に単動プレス装置等により型加工を行うか
、または、グリーンシート状に型加工するとともに中空
孔５９を打抜くことにより、図７に示す第１枠体５１を
形成する。

【００６０】該第１枠体５１を、図８の矢印に示すよう
に、第２枠体５２及び第３枠体５３とともに積層する。

【００６１】この状態にて、前記第１枠体５１、第２枠
体５２及び第３枠体５３を焼成炉等により焼成すること
によりセラミック状に原材料が焼結される。

【００６２】同じく、前記各枠体を積層しつつ、図９に
示す如く、該枠体の外周面５８の上端から下端に亙って
、例えば厚膜印刷法により複数の外周面導体を同時印刷
する。

【００６３】該枠体の積層体を回転させ、該外周面５８
に隣接する外周面５８´に、上記同様厚膜印刷法により
複数の外周面導体を同時印刷する。

【００６４】しかる後、該枠体の積層体を、所定温度並
びに焼成時間に設定された焼成炉にて焼成することによ
り、該外周面５８，５８´…に外周面導体が焼結される
。

【００６５】この枠体の積層体を各々分離させることに
より、第１枠体５１、第２枠体５２及び第３枠体５３が
形成される。

【００６６】次に、前記第１従電子回路基板６１等の製
造方法の一例を、図１０から図１２を参照することによ
り説明する。

【００６７】セラミック粉体とバインダ材とを混練する
ことにより原材料を造粒し、該原材料をグリーンシート
状に型加工し、さらに、所定の焼成温度並びに焼成時間
を有する焼成炉等により焼成することにより、図１０に
示す如く、セラミック状に原材料が焼結された第１従電
子回路基板６１を形成する。

【００６８】該第１従電子回路基板６１を、図１１に示
すように、第２従電子回路基板６２及び第３従電子回路
基板６３等とともに積層する。

【００６９】前記各従電子回路基板を積層しつつ、図１
２に示す如く、該基板の側周面６４の上端から下端に亙
って、例えば厚膜印刷法により複数の側周面導体を同時
印刷する。

【００７０】該基板の積層体を回転させ、該側周面６４
に隣接する側周面６４´に、上記同様厚膜印刷法により
複数の側周面導体を同時印刷する。

【００７１】しかる後、該基板の積層体を、所定温度並
びに焼成時間に設定された焼成炉にて焼成することによ
り、該側周面６４，６４´…に側周面導体が焼結される
。

【００７２】この基板の積層体を各々分離させることに
より、第１従電子回路基板６１、第２従電子回路基板６
２及び第３従電子回路基板６３等が形成される。

【００７３】なお、前記側周面６４，６４´…に印刷さ
れた側周面導体とともに、前記各従基板導体パターンを
一括焼成することも可能である。

【００７４】次に、前記各従電子回路基板の側周面６４
，６４´…に、各側周面導体を形成する際の形成手段の
一例を、図１３及び図１４を参照することにより説明す
る。

【００７５】図１３に示すように、第１従電子回路基板
６１等の側周面６４には、端部がテーパ状に切欠かれた
テーパ状面取部７７，７７´…が形成されており、この
従電子回路基板が多数積層されている。

【００７６】この状態において、該側周面６４に、前記
厚膜印刷法を適用して第１側周面導体６５ｃ等を印刷す
ると、前記テーパ状面取部７７，７７´…に印刷ペース
トが入り込むようになる。

【００７７】これにて各従電子回路基板を分離させ、図
１４に示すように、部品搭載面６１ａ，６１ｂの各々に
第１従基板導体パターン６５を前記同様に厚膜印刷し、
一括焼成すると、例えば第１従電子回路基板６１におけ
る第１側周面導体６５ｃが形成される。

【００７８】なお、前記従電子回路基板の側周面６４へ
の側周面導体を印刷することを優先する必要はなく、予
め従電子回路基板に導体パターンを印刷しておいてから
複数枚積層して、該側周面導体を印刷し、しかる後、一
括焼成を行うことも可能である。

【００７９】また、図１５に示すように、各従電子回路
基板間に凹部７８，７８´…が設けられるようにスペー
サ７９，７９´…を介在させて、側周面６４に側周面導
体を印刷形成することにより、前記同様に一括焼成を行
うことも可能である。

【００８０】さらに、上記の如く単一基板を積層させて
側周面導体を印刷形成する他に、図１６に示すように、
分割溝８４，８４´にて分割することにより４枚の従電
子回路基板が作成されるように構成された集合基板８１
を積層することにより、側周面に側周面導体を形成する
ことも可能である。

【００８１】この場合には、該分割溝８４，８４´に相
応する部位には、側周面導体を形成することは不可能で
あるが、該分割溝８４，８４´上に任意の孔を開口して
おき、反対面より吸引しつつ導体パターン８２，８２´
…を印刷形成することにより該孔に形成されるスルーホ
ール８３，８３´…によりこれを解消することができる
。

【００８２】この際、前記導体パターン８２，８２´…
は、該分割溝８４，８４´の中心点を基として点対象形
状に形成される必要がある。

【００８３】また、このような点対象形状に導体パター
ンを形成することを回避するとともに、前記側周面への
側周面導体の印刷形成工程を削除するために、図１７に
示すように、周囲を不要耳部８６，８６´…により取囲
まれるように分割溝８７，８７´…が形成された集合基
板８５を製作し、該分割溝８７，８７´…の任意箇所に
スルーホール８３，８３´…を開口形成することも可能
である。

【００８４】上記のように構成された混成集積回路モジ
ュール５０によれば、多段状のモジュール化を行うこと
が簡単容易となり、製造コストを低減することが可能と
なるとともに、単位高さあたりの高密度実装を可能にし
つつ各電子回路基板どうし等の接続の信頼性の低下を防
止することができる。

【００８５】また、第１従電子回路基板６１等に搭載実
装される電子部品７５，７５´…は、該第１従電子回路
基板６１とともに多段状を構成するための第１枠体５１
等により取囲まれており、従って、外装をとくに行わず
とも物理的衝撃等の外部環境から搭載実装された電子部
品を保護することが可能となる。

【００８６】殊に湿度等から搭載実装された電子部品７
５，７５´…を保護する場合にも、前記第１枠体５１及
び第１従電子回路基板６１等からなる箱体に塗料による
外装を行うことが簡単容易である。

【００８７】さらに、前記第１枠体５１及び第１従電子
回路基板６１等にセラミックス等の熱伝導性に優れた材
質を適用して多段重合構造を有する混成集積回路モジュ
ール５０を構成しているため、高密度実装にも係わらず
耐熱性及び熱放出性を良好とすることができる。

【００８８】また、前記従電子回路基板の側周面及び枠
体の外周面に各々形成される側周面導体及び外周面導体
のパターン形状を、厚膜印刷法における印刷スクリーン
を変更することにより、自在に変更することが可能であ
り、従って、設計の自由度を向上することができる。

【００８９】殊に、コンピュータ回路等におけるアドレ
スバスまたはデータバス等の各回路に共通に配線される
場合において有意である。

【００９０】この際、敢えて全ての側周面導体及び外周
面導体を接続する必要はなく、設計仕様に基づいて任意
に無接続箇所を設けるものでもよい。

【００９１】なお、本実施例においては、重合段数を３
段として説明したが、任意に段数を設定することが可能
であり、例えば追加機能に相応して追加段を設けたり、
また、設計変更に対応したりすることができる。

【００９２】また、前記各従電子回路基板及び主電子回
路基板７１には、各種導体パターンまたは受動素子等が
内蔵された、いわゆる多層基板を適用することも可能で
あり、この場合にはより一層実装密度を向上することが
できる。

【００９３】

【発明の効果】本発明に係わる混成集積回路モジュール
及び製造方法は、上記のように構成されているため、以
下に記載するような効果を有する。

【００９４】（１）外周面に導体パターンが形成された
枠体と、側周面に導体パターンが形成された従基板とを
、主面に導体パターンが形成された主基板に、多段状に
重合させるとともに、前記導体パターンどうしを接続さ
せることにより混成集積回路モジュールを構成している
ため、簡易構造にて多段状を構成しつつモジュール化を
行うことが可能となり、単位高さあたりの高密度実装を
可能とするとともに各電子回路基板どうし等の接続の信
頼性の低下を防止することができるという優れた効果を
有する。

【００９５】（２）複数の枠体の外周面に導体パターン
を形成し、複数の従基板側周面に導体パターンを形成し
、主基板の搭載主面に導体パターンを形成し、前記枠体
と従基板とを交互に主基板に重合し、さらに、前記導体
パターンどうしを接続することにより混成集積回路モジ
ュールを製造することができるため、該製造に関する工
程を簡単容易とすることができ、製造コストの低減を行
うことが可能となるという優れた効果を有する。

【００９６】（３）搭載実装される電子部品は、搭載基
体となる従基板と多段状を構成するための枠体とにより
囲まれており、従って、外装をとくに行わずとも物理的
衝撃等の外部環境から搭載実装された電子部品を保護す
ることが可能となり、また、殊に湿度等から実装された
電子部品を保護する場合にも、該モジュール部が箱体を
有していることより、塗料による外装作業が簡単容易で
あるという優れた効果を有する。

【００９７】（４）セラミックス等の熱伝導性に優れた
材質を適用することにより多段重合構造を有する混成集
積回路モジュールを構成しているため、高密度実装に係
わらず耐熱性及び熱放出性を良好とすることができ、該
混成集積回路モジュールが内蔵される電子機器等の信頼
性を向上することができるという優れた効果を有する。

【００９８】（５）例えばスクリーン印刷法における印
刷スクリーンを変更することにより、多段構造を可能と
する枠体の外周面に形成される導体パターン及び従基板
の側周面に形成される導体パターンを、自在に変更して
各電子回路基板どうしの接続状態を変化させることがで
きるため、電子機器の仕様変更並びに設計変更或いは新
機能付与等に柔軟に対応することができ、設計の自由度
を向上することができるという優れた効果を有する。

【図面の簡単な説明】

【図１】　　　　本発明に係わる混成集積回路モジュー
ルの実施例を示す斜視図

【図２】　　　　同実施例における第１枠体を示す斜視
図

【図３】　　　　同実施例における第１従電子回路基
板に電子部品を搭載実装した状態を示す斜視図

【図４】
　　　　同実施例における主電子回路基板に第１枠体及
び第１従電子回路基板を重合させた状態を示す斜視図

【図５】　　　　同実施例における主電子回路基板に第
１枠体及び第１従電子回路基板を重合させた状態の断面
図

【図６】　　　　同実施例における第１従電子回路基
板に第２枠体を重合させた状態を示す斜視図

【図７】　　　　第１枠体を示す斜視図

【図８】　　　
　第１枠体と第２枠体と第３枠体とを積重ねる状態を示
す斜視図

【図９】　　　　各枠体を積重ねた状態にて外周面に第
１外周面導体と第２外周面導体と第３外周面導体とを形
成した状態を示す斜視図

【図１０】　　第１従電子回路基板を示す斜視図

【図１
１】　　第１従電子回路基板と第２従電子回路基板と第
３従電子回路基板等とを積重ねた状態を示す斜視図

【図
１２】　　各基板を積重ねた状態にて側周面に第１側周
面導体と第２側周面導体と第３側周面導体とを形成した
状態を示す斜視図

【図１３】　　各基板の側周面に各側周面導体を形成す
る一方法を説明する断面図

【図１４】　　第１従電子回路基板に第１側周面導体が
形成された状態を示す断面図

【図１５】　　各基板の側周面に各側周面導体を形成す
る他の方法を説明する断面図

【図１６】　　複数の従基板が集合された集合基板を示
す平面図

【図１７】　　複数の従基板が集合された他の集合基板
を示す平面図

【図１８】　　特殊クリップリードを適用して多段構造
となした従来の混成集積回路モジュールを示す斜視図

【
図１９】　　ＤＩＰ型集積部品の背面に電子部品を搭載
実装した従来の混成集積回路を示す斜視図

【図２０】　
　断面が凹型を有するチップキャリアを適用して多段構
造となした従来の混成集積回路モジュールを示す断面図

【符号の説明】

５０　　　　　　混成集積回路モジュール５１　　　　
　　第１枠体 ５２　　　　　　第２枠体 ５３　　　　　　第３枠体 ５５　　　　　　第１外周面導体 ５６　　　　　　第２外周面導体 ５７　　　　　　第３外周面導体 ５８　　　　　　外周面 ５９　　　　　　中空孔 ６１　　　　　　第１従電子回路基板 ６２　　　　　　第２従電子回路基板 ６３　　　　　　第３従電子回路基板 ６４　　　　　　側周面 ６５　　　　　　第１従基板導体パターン６５ｃ　　　
　第１側周面導体 ６６　　　　　　第２従基板導体パターン６６ｃ　　　
　第２側周面導体 ６７　　　　　　第３従基板導体パターン６７ｃ　　　
　第３側周面導体 ７１　　　　　　主電子回路基板 ７２　　　　　　主基板導体パターン ７２ｂ　　　　枠体搭載ランド ７５　　　　　　電子部品 ７６　　　　　　半田

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　導体パターンが外周面に形成された枠
   体及び電子部品が部品搭載面に実装搭載されるとともに
   導体パターンが側周面に形成された従基板を、導体パタ
   ーンが形成された主基板に少なくとも一段重合させ、さ
   らに、少なくとも一つの前記導体パターンどうしを接続
   させたことを特徴とする混成集積回路モジュール。
2. 【請求項２】　　複数の枠体の外周面に少なくとも一つ
   の導体パターンを形成する工程と、部品搭載面に電子部
   品が実装搭載された複数の従基板側周面に少なくとも一
   つの導体パターンを形成する工程と、主基板の搭載主面
   に導体パターンを形成する工程と、前記枠体と従基板と
   を交互に主基板に重合する工程と、少なくとも一つの前
   記導体パターンどうしを接続する工程と、から混成集積
   回路モジュールを製造することを特徴とする混成集積回
   路モジュールの製造方法。