JPH04359465A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04359465A JPH04359465A JP3133138A JP13313891A JPH04359465A JP H04359465 A JPH04359465 A JP H04359465A JP 3133138 A JP3133138 A JP 3133138A JP 13313891 A JP13313891 A JP 13313891A JP H04359465 A JPH04359465 A JP H04359465A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- cylinder
- integrated circuit
- semiconductor device
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000010894 electron beam technology Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000002826 coolant Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】半導体集積回路装置は素子の微細
化により実質的に小型化されてきたが，回路規模が増大
しているため，集積回路装置は全体としてはますます大
型化する傾向にある。
化により実質的に小型化されてきたが，回路規模が増大
しているため，集積回路装置は全体としてはますます大
型化する傾向にある。
【０００２】
【従来の技術】従来は平坦な半導体基板に集積回路を形
成してきた。平坦な半導体基板を用いて大面積化，高集
積化を進めるにつれて，次のような問題が生じている。
成してきた。平坦な半導体基板を用いて大面積化，高集
積化を進めるにつれて，次のような問題が生じている。
【０００３】■半導体基板の平坦度が確保できなくなる
。■露光領域を拡大することが困難でになり，微細化に
支障をきたす。■配線が長くなり，遅延時間が増大する
。
。■露光領域を拡大することが困難でになり，微細化に
支障をきたす。■配線が長くなり，遅延時間が増大する
。
【０００４】■製造装置の大面積に対する均一度が厳し
く要求される。■冷却が必要になる。平坦な半導体基板
においても，上記の問題に対して種々の工夫は行われて
いるが，必ずしも満足すべきものではない。
く要求される。■冷却が必要になる。平坦な半導体基板
においても，上記の問題に対して種々の工夫は行われて
いるが，必ずしも満足すべきものではない。
【０００５】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，発想を転換し円柱形或いは円筒形の半導体基体を
用い，その側面に集積回路を形成し，上記の問題を解決
した半導体装置及びその製造方法を提供しようとするも
のである。
鑑み，発想を転換し円柱形或いは円筒形の半導体基体を
用い，その側面に集積回路を形成し，上記の問題を解決
した半導体装置及びその製造方法を提供しようとするも
のである。
【０００６】
【課題を解決するための手段】図１（ａ）， （ｂ）は
，本発明の半導体装置を説明するための斜視図，図４は
露光方法を説明するための図である。
，本発明の半導体装置を説明するための斜視図，図４は
露光方法を説明するための図である。
【０００７】上記課題は，半導体円柱１或いは半導体円
筒２からなる基体と，該基体の側面に形成された集積回
路３を有する半導体装置によって解決される。また，半
導体円柱１或いは半導体円筒２からなる基体と， 該基
体の側面に形成された集積回路３と， 該基体の中心軸
を取り巻いて側面上に形成され，該集積回路３に接続す
るコイル４を有する半導体装置によって解決される。
筒２からなる基体と，該基体の側面に形成された集積回
路３を有する半導体装置によって解決される。また，半
導体円柱１或いは半導体円筒２からなる基体と， 該基
体の側面に形成された集積回路３と， 該基体の中心軸
を取り巻いて側面上に形成され，該集積回路３に接続す
るコイル４を有する半導体装置によって解決される。
【０００８】また，半導体円柱１或いは半導体円筒２か
らなる基体の側面に電子線レジスト被膜９を形成し，該
電子線レジスト被膜９に電子線を照射してパターン露光
を行うに際し，電子線を該基体の中心軸に平行に走査す
ることと該基体を中心軸の周りに回転することを組み合
わせて位置を選択し，該電子線レジスト被膜９を露光す
る半導体装置の製造方法によって解決される。
らなる基体の側面に電子線レジスト被膜９を形成し，該
電子線レジスト被膜９に電子線を照射してパターン露光
を行うに際し，電子線を該基体の中心軸に平行に走査す
ることと該基体を中心軸の周りに回転することを組み合
わせて位置を選択し，該電子線レジスト被膜９を露光す
る半導体装置の製造方法によって解決される。
【０００９】
【作用】一般に，平面に比べて，円柱状の物の方が精度
よく加工できる。このため，円柱或いは円筒の半導体基
体の方が，微細化には適している。
よく加工できる。このため，円柱或いは円筒の半導体基
体の方が，微細化には適している。
【００１０】円柱或いは円筒の側面を回路形成領域とす
ると，平面を用いる場合に比べて半導体結晶の径は小さ
くてよく，しかもほぼ同一時点に結晶化する部分を用い
ることができるため，ドーパントの均一化を図りやすい
。
ると，平面を用いる場合に比べて半導体結晶の径は小さ
くてよく，しかもほぼ同一時点に結晶化する部分を用い
ることができるため，ドーパントの均一化を図りやすい
。
【００１１】配線については，平面において端から端へ
戻る線を引く場合に，円柱側面では裏側に廻すことがで
きるので，短い配線で済む。基体の中心軸を取り巻いて
側面上にコイルを形成することにより，容易にインダク
タンスを形成できる。しかも，このコイルによる磁界は
基体の中心軸にほぼ平行となり，基体側面に形成される
集積回路に鎖交する磁束は極めて少なくなるので，回路
ノイズを生じない。
戻る線を引く場合に，円柱側面では裏側に廻すことがで
きるので，短い配線で済む。基体の中心軸を取り巻いて
側面上にコイルを形成することにより，容易にインダク
タンスを形成できる。しかも，このコイルによる磁界は
基体の中心軸にほぼ平行となり，基体側面に形成される
集積回路に鎖交する磁束は極めて少なくなるので，回路
ノイズを生じない。
【００１２】電子線を基体の中心軸に平行に走査するこ
とと，基体を中心軸の周りに回転することを組み合わせ
て大面積の電子線露光を行い，パターンを精度よく作る
ことができる。
とと，基体を中心軸の周りに回転することを組み合わせ
て大面積の電子線露光を行い，パターンを精度よく作る
ことができる。
【００１３】製造装置も，例えばエッチング装置を例に
とると，平面加工装置よりも軸対称加工装置の方が均一
度を出しやすい。円筒の半導体基体を用いると，その中
心孔に冷却媒体を通すことにより効率よく半導体装置を
冷却することができる。
とると，平面加工装置よりも軸対称加工装置の方が均一
度を出しやすい。円筒の半導体基体を用いると，その中
心孔に冷却媒体を通すことにより効率よく半導体装置を
冷却することができる。
【００１４】
【実施例】図１（ａ）， （ｂ）は本発明の半導体装置
を説明するための斜視図である。図１（ａ） は半導体
円柱を使用した半導体装置で，１は半導体円柱でＳｉロ
ッド，１ａは支持用穴，３は集積回路，５は回路形成領
域，６は切断部，７は保持部，８は結晶方位マークを表
す。
を説明するための斜視図である。図１（ａ） は半導体
円柱を使用した半導体装置で，１は半導体円柱でＳｉロ
ッド，１ａは支持用穴，３は集積回路，５は回路形成領
域，６は切断部，７は保持部，８は結晶方位マークを表
す。
【００１５】Ｓｉロッド１は例えば直径２ｃｍで， 底
面の中心にＳｉロッド１を中心軸の周りに回転するとき
の支持用穴１ａが形成されている。７はＳｉロッド１を
中心軸の周りに回転するときの保持部である。結晶方位
マーク８はその面に垂直な特定の方向を表し，例えば，
Ｓｉロッド１の成長方向を〔１００〕とする時，〔０１
０〕，〔００１〕等である。
面の中心にＳｉロッド１を中心軸の周りに回転するとき
の支持用穴１ａが形成されている。７はＳｉロッド１を
中心軸の周りに回転するときの保持部である。結晶方位
マーク８はその面に垂直な特定の方向を表し，例えば，
Ｓｉロッド１の成長方向を〔１００〕とする時，〔０１
０〕，〔００１〕等である。
【００１６】Ｓｉロッド１側面は回路形成領域５で，切
断部６により区分される。集積回路３はＳｉロッド１側
面に一括して形成され，その後，切断部６で切断するこ
とによりチップに裁断される。
断部６により区分される。集積回路３はＳｉロッド１側
面に一括して形成され，その後，切断部６で切断するこ
とによりチップに裁断される。
【００１７】図１（ｂ） は半導体円筒を使用した半導
体装置で，２は半導体円筒でＳｉ円筒，２ａは孔，４は
コイルを表す。その他の符号は図１（ａ） と同様であ
る。この例ではＳｉ円筒の中心軸を取り巻いて側面上に
コイル４が形成され，その両端が集積回路３に接続して
いる。
体装置で，２は半導体円筒でＳｉ円筒，２ａは孔，４は
コイルを表す。その他の符号は図１（ａ） と同様であ
る。この例ではＳｉ円筒の中心軸を取り巻いて側面上に
コイル４が形成され，その両端が集積回路３に接続して
いる。
【００１８】図２は側面に形成された集積回路の模式図
で，ＤＲＡＭの例を模式的に示している。１は例えば直
径２ｃｍのＳｉロッドであり，その側面に（図の裏側を
含む）メモリセル，プリチャージ回路，ビット線デコー
ダ，ワード線デコーダ，センスアンプ等が形成されてい
る。
で，ＤＲＡＭの例を模式的に示している。１は例えば直
径２ｃｍのＳｉロッドであり，その側面に（図の裏側を
含む）メモリセル，プリチャージ回路，ビット線デコー
ダ，ワード線デコーダ，センスアンプ等が形成されてい
る。
【００１９】図３は配線の自由度を説明するための図で
ある。側面（回路形成領域）に例えばＡ，Ｂの２点をと
り，両者を結ぶ配線を考えると，Ｌ１ ，Ｌ２ の２経
路があり，そのうちの短い方を選ぶことができる。した
がって，平面基板より配線の自由度を大きくできる。
ある。側面（回路形成領域）に例えばＡ，Ｂの２点をと
り，両者を結ぶ配線を考えると，Ｌ１ ，Ｌ２ の２経
路があり，そのうちの短い方を選ぶことができる。した
がって，平面基板より配線の自由度を大きくできる。
【００２０】図４は側面に形成されたコイルを示す図で
ある。Ｓｉロッド１側面に，例えばＡｌを堆積し，それ
をパターニングして薄膜コイル４を形成する。その端部
４ａを集積回路３と接続する。薄膜コイル４による磁界
はＳｉロッド１の中心軸に平行（側面に平行）となり，
集積回路３に鎖交する磁束は極めて少なくなるので，回
路ノイズを発生しない。この薄膜コイル４はインダクタ
ンス素子となり，同調回路を作るのに便利である。
ある。Ｓｉロッド１側面に，例えばＡｌを堆積し，それ
をパターニングして薄膜コイル４を形成する。その端部
４ａを集積回路３と接続する。薄膜コイル４による磁界
はＳｉロッド１の中心軸に平行（側面に平行）となり，
集積回路３に鎖交する磁束は極めて少なくなるので，回
路ノイズを発生しない。この薄膜コイル４はインダクタ
ンス素子となり，同調回路を作るのに便利である。
【００２１】図５は露光方法を説明するための図である
。Ｓｉロッド１側面に電子線レジストを塗布して，電子
線レジスト被膜９を形成する。Ｓｉロッド１を底面中心
で支持棒１ｂにより支持し， 中心軸の周りに回転でき
るようにする。切断部６には回転数検出マーク１０を形
成しておく。
。Ｓｉロッド１側面に電子線レジストを塗布して，電子
線レジスト被膜９を形成する。Ｓｉロッド１を底面中心
で支持棒１ｂにより支持し， 中心軸の周りに回転でき
るようにする。切断部６には回転数検出マーク１０を形
成しておく。
【００２２】電子ビームをＳｉロッド１側面にほぼ垂直
方向から照射し，その電子ビームをＳｉロッド１の中心
軸に平行な方向に走査して，切断部６間の集積回路形成
部を１ショットづつ露光する。次にＳｉロッド１を１シ
ョットの幅だけ回転し，再び電子ビームをＳｉロッド１
の中心軸に平行な方向に走査して，切断部６間の集積回
路形成部を１ショットづつ露光する。以下，同様の走査
を繰り返して，側面の全周を露光する。こののち現像し
て，レジストパターンを形成する。
方向から照射し，その電子ビームをＳｉロッド１の中心
軸に平行な方向に走査して，切断部６間の集積回路形成
部を１ショットづつ露光する。次にＳｉロッド１を１シ
ョットの幅だけ回転し，再び電子ビームをＳｉロッド１
の中心軸に平行な方向に走査して，切断部６間の集積回
路形成部を１ショットづつ露光する。以下，同様の走査
を繰り返して，側面の全周を露光する。こののち現像し
て，レジストパターンを形成する。
【００２３】Ｓｉ円筒側面にも同様にしてレジストパタ
ーンを形成することができる。図６は酸化・堆積を行う
装置の略図で，１はＳｉロッド，１１は基体ホルダ，１
２は真空チャンバを表す。真空チャンバ１２内の基体ホ
ルダ１１にＳｉロッド１を垂直に立てて， 上部から酸
化用ガス， 或いは膜堆積用ガス等の反応ガスを供給す
る。真空チャンバ１２はヒータ（図示せず）により加熱
される。
ーンを形成することができる。図６は酸化・堆積を行う
装置の略図で，１はＳｉロッド，１１は基体ホルダ，１
２は真空チャンバを表す。真空チャンバ１２内の基体ホ
ルダ１１にＳｉロッド１を垂直に立てて， 上部から酸
化用ガス， 或いは膜堆積用ガス等の反応ガスを供給す
る。真空チャンバ１２はヒータ（図示せず）により加熱
される。
【００２４】図７は異方性ドライエッチを行う装置の略
図で，１はＳｉロッド，１１は基体ホルダ，１２は真空
チャンバ， １３は電極を表す。真空チャンバ１２内の
基体ホルダ１１にＳｉロッド１を垂直に立て， それを
取り巻いて同軸状に電極１３を配置する。上部からエッ
チングガスを供給する。Ｓｉロッド１は側面に対して垂
直方向から異方的にエッチングされる。真空チャンバ１
２はヒータ（図示せず）により加熱するようにしてもよ
い。
図で，１はＳｉロッド，１１は基体ホルダ，１２は真空
チャンバ， １３は電極を表す。真空チャンバ１２内の
基体ホルダ１１にＳｉロッド１を垂直に立て， それを
取り巻いて同軸状に電極１３を配置する。上部からエッ
チングガスを供給する。Ｓｉロッド１は側面に対して垂
直方向から異方的にエッチングされる。真空チャンバ１
２はヒータ（図示せず）により加熱するようにしてもよ
い。
【００２５】図５に示した露光方法，図６に示した酸化
・堆積を行う装置，図７に示した異方性ドライエッチを
行う装置を用い，さらに公知の方法を適宜採用して，半
導体円柱或いは半導体円筒の側面に集積回路或いは集積
回路とインダクタンス素子を形成する。
・堆積を行う装置，図７に示した異方性ドライエッチを
行う装置を用い，さらに公知の方法を適宜採用して，半
導体円柱或いは半導体円筒の側面に集積回路或いは集積
回路とインダクタンス素子を形成する。
【００２６】図８は実装された半導体装置の冷却を示す
図である。集積回路の形成の終わったＳｉ円筒を切断部
で切断してチップとし，それを図８に模式的に示すよう
に実装基板１４上に配置する。実装基板１４には孔が予
め形成され，その孔にＳｉ円筒２の孔２ａを合わせて固
定する。孔２ａを通して冷却媒体を送ることにより，Ｓ
ｉ円筒２側面に形成されている集積回路を効率よく冷却
することができる。
図である。集積回路の形成の終わったＳｉ円筒を切断部
で切断してチップとし，それを図８に模式的に示すよう
に実装基板１４上に配置する。実装基板１４には孔が予
め形成され，その孔にＳｉ円筒２の孔２ａを合わせて固
定する。孔２ａを通して冷却媒体を送ることにより，Ｓ
ｉ円筒２側面に形成されている集積回路を効率よく冷却
することができる。
【００２７】
【発明の効果】以上説明したように，本発明によれば，
半導体集積回路の大面積化，高集積化が図れるという大
きな効果を奏する。
半導体集積回路の大面積化，高集積化が図れるという大
きな効果を奏する。
【００２８】本発明の半導体装置により配線の自由度が
増し，配線を短くすることができる。集積回路に接続す
るインダクタンスを，集積回路にノイズを発生すること
なく同じ側面上に形成することができる。
増し，配線を短くすることができる。集積回路に接続す
るインダクタンスを，集積回路にノイズを発生すること
なく同じ側面上に形成することができる。
【００２９】なお，半導体円筒を用いその側面に半導体
装置を形成すれば，円筒の中心孔に冷却媒体を通すこと
により効率よく半導体装置を冷却することができる。
装置を形成すれば，円筒の中心孔に冷却媒体を通すこと
により効率よく半導体装置を冷却することができる。
【図１】（ａ）， （ｂ）は本発明の半導体装置を説明
するための斜視図である。
するための斜視図である。
【図２】側面に形成された集積回路の模式図である。
【図３】配線の自由度を説明するための図である。
【図４】側面に形成されたコイルを示す図である。
【図５】露光方法を説明するための図である。
【図６】酸化・堆積を行う装置の略図である。
【図７】異方性ドライエッチを行う装置の略図である。
【図８】実装された半導体装置の冷却を示す図である。
１は半導体円柱であってＳｉロッド
１ａは支持用穴
１ｂは支持棒
２は半導体円筒であってＳｉ円筒
２ａは孔
３は集積回路
４はコイルであって薄膜コイル
５は回路形成領域
６は切断部
７は保持部
８は結晶方位マーク
９は電子線レジスト被膜
１０は回転数検出マーク
１１は基体ホルダ
１２は真空チャンバ
１３は電極
１４は実装基板
Claims (3)
- 【請求項１】 半導体円柱（１） 或いは半導体円筒
（２） からなる基体と， 該基体の側面に形成された
集積回路（３） を有することを特徴とする半導体装置
。 - 【請求項２】 半導体円柱（１） 或いは半導体円筒
（２） からなる基体と， 該基体の側面に形成された
集積回路（３） と， 該基体の中心軸を取り巻いて側
面上に形成され，該集積回路（３） に接続するコイル
（４） を有することを特徴とする半導体装置。 - 【請求項３】 半導体円柱（１） 或いは半導体円筒
（２） からなる基体の側面に電子線レジスト被膜（９
） を形成し，該電子線レジスト被膜（９） に電子線
を照射してパターン露光を行うに際し，電子線を該基体
の中心軸に平行に走査することと該基体を中心軸の周り
に回転することを組み合わせて位置を選択し，該電子線
レジスト被膜（９） を露光することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3133138A JPH04359465A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3133138A JPH04359465A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04359465A true JPH04359465A (ja) | 1992-12-11 |
Family
ID=15097650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3133138A Withdrawn JPH04359465A (ja) | 1991-06-05 | 1991-06-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04359465A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298452B2 (en) | 2003-12-16 | 2007-11-20 | Lg Electronics Inc. | Patterning apparatus and method for fabricating continuous pattern using the same |
| JP2010263224A (ja) * | 2000-09-07 | 2010-11-18 | Teruki Nobuyoshi | 半導体装置、及び光電子集積装置 |
| US8765593B2 (en) | 2012-08-08 | 2014-07-01 | International Business Machines Corporation | Controlled collapse chip connection (C4) structure and methods of forming |
-
1991
- 1991-06-05 JP JP3133138A patent/JPH04359465A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263224A (ja) * | 2000-09-07 | 2010-11-18 | Teruki Nobuyoshi | 半導体装置、及び光電子集積装置 |
| US7298452B2 (en) | 2003-12-16 | 2007-11-20 | Lg Electronics Inc. | Patterning apparatus and method for fabricating continuous pattern using the same |
| US8765593B2 (en) | 2012-08-08 | 2014-07-01 | International Business Machines Corporation | Controlled collapse chip connection (C4) structure and methods of forming |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504726A (en) | Pattern generator | |
| US5269882A (en) | Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography | |
| EP0497227B1 (en) | Method and apparatus for fabrication of micro-structures using non-planar, exposure beam lithography | |
| US6087274A (en) | Nanoscale X-Y-Z translation of nanochannel glass replica-based masks for making complex structures during patterning | |
| US6015976A (en) | Fabrication apparatus employing energy beam | |
| US7298453B2 (en) | Method and apparatus for irradiating a microlithographic substrate | |
| US5770123A (en) | Method and apparatus for energy beam machining | |
| JP2810435B2 (ja) | レーザ加工方法 | |
| JP4033997B2 (ja) | 異方性エッチングが可能な被加工材料を用いた電子素子の製造方法及びその製造装置 | |
| JPH04359465A (ja) | 半導体装置及びその製造方法 | |
| JPS5811744B2 (ja) | ホトカソ−ド源の製造方法および基体の主面の正確に位置決めした領域を選択照射する装置 | |
| JP2843249B2 (ja) | デバイスを製造する方法および装置 | |
| JP3504426B2 (ja) | エネルギービームによる処理方法および処理装置 | |
| US6777172B2 (en) | Method and apparatus for using an excimer laser to pattern electrodeposited photoresist | |
| JPH0515981A (ja) | 断面加工方法 | |
| JP2000114207A (ja) | 微細加工方法及び装置 | |
| JP2000113533A (ja) | 記録媒体用基板およびその製造方法 | |
| JPH0817704A (ja) | パターン描画方法およびパターン描画装置 | |
| JP2000100758A (ja) | ビーム描画装置及びパターン形成方法 | |
| JP2002202404A (ja) | 光学部品およびその製造方法 | |
| JPH03104111A (ja) | ブランキングアパーチャアレーおよびその製造方法 | |
| JP2023169518A (ja) | ウエーハの加工方法及びレーザー照射装置 | |
| JP2002170512A (ja) | トロイダル偏向器のコイル板、トロイダル偏向器のコイル板の製造方法、トロイダル偏向器、荷電粒子線露光装置、半導体デバイスの製造方法 | |
| JPH04323387A (ja) | イオンビームエッチング方法 | |
| JPS6178122A (ja) | マイクロパタ−ン加工法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |