JPH03104111A - ブランキングアパーチャアレーおよびその製造方法 - Google Patents

ブランキングアパーチャアレーおよびその製造方法

Info

Publication number
JPH03104111A
JPH03104111A JP1240721A JP24072189A JPH03104111A JP H03104111 A JPH03104111 A JP H03104111A JP 1240721 A JP1240721 A JP 1240721A JP 24072189 A JP24072189 A JP 24072189A JP H03104111 A JPH03104111 A JP H03104111A
Authority
JP
Japan
Prior art keywords
substrate
polycrystalline silicon
aperture array
insulating film
blanking aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1240721A
Other languages
English (en)
Other versions
JP2907221B2 (ja
Inventor
Yasushi Takahashi
靖 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1240721A priority Critical patent/JP2907221B2/ja
Publication of JPH03104111A publication Critical patent/JPH03104111A/ja
Application granted granted Critical
Publication of JP2907221B2 publication Critical patent/JP2907221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造に用いられる電子ビーム露光装置に関
し、より詳しくは、該露光装置のブランキングアパーチ
ャアレーおよびその製造方法に関し、 欠陥のないプランキング電極を有するブランキングアパ
ーチャアレーおよびその製造方法を提供することであり
、高精度のビームパターン照射を可能にすることを目的
とし、 所定間隔の多数の開孔を有する基板であって、該開孔そ
れぞれの対向側面に導電性多結晶シリコンからなる一対
の対向電極を有し、該電極と基板の側面との間に絶縁膜
が形威されている電子ビーム露光装置のプランキングア
バーチャアレーに構戒する。
〔産業上の利用分野〕
本発明は、半導体装置の製造に用いられる電子ビーム露
光装置に関し、より詳しくは、該露光装置のブランキン
グアパーチャアレーおよびその製造方法に関する。
近年、IC,LSIなどの半導体装置はその機能が向上
して、計算機、通信機、各種機械など産業全般にわたっ
て技術進歩に寄与している。半導体装置の製造プロセス
技術の大きな柱は微細加工による高集積化を図ることで
あり、光リソグラフィーでは微細加工限界が0.3一程
度にあるとされているが、電子ビーム露光では0.1μ
以下の微細加工が0.05μ以下の位置合せ精度で行な
える。そこで、1 cutを1秒程度で露光できる電子
ビーム露光装置が実現するならば、微細さ、位置合せ精
度、クイックターンアラウンド、信頼性などの点で、他
のリソグラフィー手段よりも有利であり、1又は4ギガ
ビットメモリやIMゲー}LSIなどの製造に寄与する
〔従来の技術〕
電子ビーム露光装置にもいくつかのタイプがあり、ポン
イトビームの露光装置ではスループットが非常に低いの
で、主に研究開発用に使用されている。可変矩形ビーム
の露光装置ではポイントビーム方式よりもl〜2桁スル
ープットが高くなっているが、0.1pm程度の微細パ
ターンが高集積度に詰まったパターンを露光する場合に
はやはりスルーブットは低い。これでもI GARAM
の描画では約3桁もスルーブットが低いといわれている
これらよりもスルーブットが大幅に高くかついかなるパ
ターンでも電子ビーム露光できる方法として、本出願人
らが提案した多数開孔のブランキングアパーチャアレー
による方法がある(例えば、実公昭56−19402号
公報参照〉。この公報では、多数の孔を有するゲート板
と呼び複数枚一組で使用されているが、その後の改善に
より1枚ですむようになっている。プランキングアバー
チャアレーは、シリコンなどの半導体結晶を基板として
、それに多数の開孔を所定間隔にて2次元的な配置で形
成し、各開孔の両側面に一対のプランキング電極を形成
してあり、プランキング電極間に電圧を印加するか、し
ないかをパターンデータにより制御するようになってい
る。例えば、各開孔での一方の電極を接地し、他方の電
極に電圧を印加すると、該開孔を通過する電子ビームは
曲げられるので、下部に設置されたレンズを通過した後
に単開孔アパーチャでカットされて電子ビームは試料面
(半導体基板上のレジスト層)には届かない。一方、他
方の電極に電圧を印加しないと、そこを通過する電子ビ
ームは曲げられることはないので、下部に配置されたレ
ンズを通過した後にアパーチャでカットされずに電子ビ
ームが試料面に達する。
このように平面でオンオフ可能な点状電子ビームの集合
が並ぶことになる。例えば、直径0. 027−のビー
ムを200X 200=40.000本並べて、4μ×
4ハでいかようにもパターン形成可能な集合電子ビーム
となる。通常は、電子ビーム露光装置の最終レンズの球
面収差、色収差は約0. 027=−程度にしか抑える
ことができないので、ブランキングアパーチャアレーを
通過した個々のビームは試料面上では、オーバーラップ
して照射されて0.02一径の個々のビームが離れてし
まうことはない。
さて、このブランキングアパーチャアレーのプランキン
グ電極は、金属で作られており、その形成方法では、基
板に一対の溝を掘り、その溝表面に絶縁膜を形成し、該
構内に金属(例えば、タングステン)を蒸着法、スパッ
タリング法などで堆積する。そして、金属電極の間の基
板部をエッチング除去して開孔を形成し、開孔側面の絶
縁膜をエッチング除去する。
〔発明が解決しようとする課題〕
従来の金属電極形成においては、溝内に金属を堆積(充
填〉する際に,溝の開口に比して深さが?きいために、
第3A図および第3B図に示すように、中央に巣が発生
したりして完全に充填することはむずかしい。ここでは
、例えばシリコン基板1に選択エッチング(トレンチエ
ッチング)にて溝を形成し、熱酸化法で溝を含め全面に
SiO■絶縁膜2を形成し、タングステン3をスパッタ
リング法で堆積させている。全面絶縁膜なので、選択或
長を利用した溝内充填を行なうことができず、第3B図
のように巣4が生じてしまう。
このような巣が金属電極に生じていると、後工程での側
面絶縁膜の除去の際に金属電極の一部が欠けることがあ
り、また、使用中には熱がかかり電極面の変形するなど
、電極間隔が変動してしまう。すると、電子ビームの適
切な偏向ができずに、ビームパターンの乱れを招く。
本発明の目的は、欠陥のないプランキング電極を有する
ブランキングアパーチャアレーおよびその製造方法を提
供することであり、高精度のビームパターン照射を可能
にすることである。
〔課題を解決するための手段〕
上述の目的が、所定間隔の多数の開孔を有する基板であ
って、該開孔それぞれの対向側面に導電性多結晶シリコ
ンからなる一対の対向電極を有し、該電極と前記基板の
側面との間に絶縁膜が形成されている電子ビーム露光装
置のブランキングアパーチャアレーによって達或され、
さらに下記工程(ア)〜(キ〉=(ア)基板を選択エッ
チングして一対の微細な溝を所定間隔を隔てて多数形成
する工程; (イ)該溝内を含むシリコン基板上に絶縁
膜を形成する工程; (ウ〉該絶縁膜で覆われた前記溝
内に導電性多細晶シリコンを充填する工程;(工〉前記
基板を裏面側より溝の底部が表出するまでエッチングし
て薄くする工程; (オ)一対の溝で絶縁膜の間の前記
基板部分を選択エッチングして開孔を形成する工程; 
(力〉該開孔の側面の該絶縁膜をエッチング除去する工
程;および(キ)充填した多結晶シリコンの電極のため
の配線を形成する工程;とを含んでなる電子ビーム露光
装置のプランキングアバーチャアレーの製造方法によっ
ても達或される。
〔作 用〕
本発明では、電極材料に導電性多結晶シリコンを用いる
ことによって、溝内に巣の発生なしに充填することで容
易にかつ問題のないプランキング電極を形成することが
できる。このことは、通常のデフレクタおよびその形成
法からは導き出せることではない。
〔実施例〕
以下、添付図面を参照して、本発明の実施態様例によっ
て、本発明を詳しく説明する。
第IA図〜第IE図は、本発明に係る製造方法にしたか
った工程でのブランキングアパーチャアレーの部分断面
図であり、次のようにして製造できる。
第IA図に示すように、単結晶シリコンの基板〈ウェハ
ー)11に一対のa12をリアクティブイオンエッチン
グ(RIE)法によって形成する。シリコン基板11の
厚さは、例えば、500ja程度であり、溝12の開口
幅は1−で、深さは30Jaで、その長さは7μである
次に、第IB図に示すように、シリコン基板11を熱酸
化法によって全面にSiO2絶縁膜12を形成する。そ
して、本発明にしたがって導電性多結晶シリコン膜14
を化学気相戒長(CVD)法によって溝12を完全に埋
めるように形成する。
ポリッシングによって多結晶シリコン膜14を除去して
、第IC図に示すように、溝内のみに導電性多結晶シリ
コン部分14Aを残す。これがプランキング電極でもあ
る。
次に、所定数の開孔に相当する所定領域のシリコン基板
11を多結晶シリコン電極14Aのない裏側から選択エ
ッチングして、第ID図に示すように、シリコン基板厚
さを溝深さ(電極高さ〉程度にする。なお、シリコン基
板11の外周部は元の厚さのままで基板に所定の機械的
強度を与えている。それから、レジスト16を塗布し、
露光・現像して、開孔に対応する領域以外を覆う。この
レジストを?スクとして、表面のSlO■絶縁膜13を
RIEなどのドライエッチング法で除去する(第1D図
)。
続けて、エッチングガスを変えてシリコン基板部分11
Aをエッチング除去して開孔(透孔)15を、第IE図
に示すように、形成する。このシリコン基板部分11A
は一対の電極14Aの間にあって除去された後には、絶
縁膜13が表出する。そして、エッチングガスをSiO
■用にしてエッチングを行なって開孔15の側面にある
Si02絶縁膜13を除去する(第1E図)。次に、レ
ジスト16を溶液で又はアッシングによって除去すると
、第3A図の平面図に示すような、一対の対向した多結
晶シリコン電極14Aを備えた開孔l5を多数(所定数
)所定間隔配列されているブランキングアパーチャアレ
ーが得られる。なお、第2A図では、4 X 4 =1
6個の開孔15であるがもっと多数形成されており、第
2B図では形成した開孔15が4ブロックに分けられて
おり、各ブロック17が1照射領域に対応している。こ
のアレ−18は電子ビームの偏向によって移動すること
なく、いずれかのブロック17の開孔15を用いて所定
のビームパターンを形成することができる。
最後に、各開孔15の一対の電極14Aに接続した配線
(図示せず)を従来通りに形成してプランキングアバー
チャアレーが完或する。この配線形成工程は多結晶シリ
コン膜のポリッシング工程の後に行なってもよい。
〔発明の効果〕
以上説明したように、本発明によれば、欠陥発生の恐れ
のある金属電極に代る形成容易で巣の生じることのない
導電性多結晶シリコン電極を用いるので、信頼性の向上
したブランキングアパーチャアレーが得られる。このア
レーの使用は多数開孔のブランキングアパーチャアレ一
方式の電子ビーム露光の精度および信頼性をさらに高め
る。
【図面の簡単な説明】
第IA図〜第1E図は、本発明に係る製造方法による製
造工程でのプランキングアバーチャアレーの部分断面図
であり、 第2A図および第2B図は、ブランキングアパーチャア
レーの概略平面図であり、 第3A図および第3B図は、従来の金属電極を溝内に形
成する状態を示す基板および電極の部分断面図である。 11・・・基板、      12・・・溝、13・・
・絶縁膜、 14A・・・多結晶シリコン電極、 15・・・開孔、 16・・・ブランキングアバーチャアレー第1A図

Claims (1)

  1. 【特許請求の範囲】 1、所定間隔の多数の開孔を有する基板であって、該開
    孔それぞれの対向側面に導電性多結晶シリコンからなる
    一対の対向電極(14A)を有し、該電極と前記基板(
    11)の側面との間に絶縁膜(13)が形成されている
    ことを特徴とする電子ビーム露光装置のブランキングア
    パーチャアレー。 2、下記工程(ア)〜(キ): (ア)基板を選択エッチングして一対の微細な溝を所定
    間隔を隔てて多数形成する工程; (イ)該溝内を含む前記基板上に絶縁膜を形成する工程
    ; (ウ)該絶縁膜で覆われた前記溝内に導電性多細晶シリ
    コンを充填する工程; (エ)前記基板を裏面側より前記溝の底部が表出するま
    でエッチングして薄くする工程; (オ)前記一対の溝で絶縁膜の間の前記基板部分を選択
    エッチングして開孔を形成する工程;(カ)該開孔の側
    面の該絶縁膜をエッチング除去する工程;および (キ)前記充填した多結晶シリコンの電極のための配線
    を形成する工程; とを含んでなることを特徴とする電子ビーム露光装置の
    ブランキングアパーチャアレーの製造方法。
JP1240721A 1989-09-19 1989-09-19 ブランキングアパーチャアレーおよびその製造方法 Expired - Fee Related JP2907221B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1240721A JP2907221B2 (ja) 1989-09-19 1989-09-19 ブランキングアパーチャアレーおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1240721A JP2907221B2 (ja) 1989-09-19 1989-09-19 ブランキングアパーチャアレーおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH03104111A true JPH03104111A (ja) 1991-05-01
JP2907221B2 JP2907221B2 (ja) 1999-06-21

Family

ID=17063715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1240721A Expired - Fee Related JP2907221B2 (ja) 1989-09-19 1989-09-19 ブランキングアパーチャアレーおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2907221B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313023B1 (en) * 1998-06-11 2001-11-06 Advantest Corporation Method of fabricating deflection aperture array for electron beam exposure apparatus, wet etching method and apparatus for fabricating the aperture array, and electron beam exposure apparatus having the aperture array
JP2007080903A (ja) * 2005-09-12 2007-03-29 Hitachi High-Technologies Corp マルチ電子ビーム描画装置用デバイス及びその製造方法
JP2010177667A (ja) * 2009-01-28 2010-08-12 Ims Nanofabrication Ag 電極を有するマルチビーム・デフレクタアレー装置の製造方法
JP2017517882A (ja) * 2014-06-13 2017-06-29 インテル・コーポレーション 電子ビームのユニバーサルカッタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313023B1 (en) * 1998-06-11 2001-11-06 Advantest Corporation Method of fabricating deflection aperture array for electron beam exposure apparatus, wet etching method and apparatus for fabricating the aperture array, and electron beam exposure apparatus having the aperture array
JP2007080903A (ja) * 2005-09-12 2007-03-29 Hitachi High-Technologies Corp マルチ電子ビーム描画装置用デバイス及びその製造方法
JP4673170B2 (ja) * 2005-09-12 2011-04-20 株式会社日立ハイテクノロジーズ マルチ電子ビーム描画装置用デバイス及びその製造方法
JP2010177667A (ja) * 2009-01-28 2010-08-12 Ims Nanofabrication Ag 電極を有するマルチビーム・デフレクタアレー装置の製造方法
JP2017517882A (ja) * 2014-06-13 2017-06-29 インテル・コーポレーション 電子ビームのユニバーサルカッタ
US10216087B2 (en) 2014-06-13 2019-02-26 Intel Corporation Ebeam universal cutter
US10578970B2 (en) 2014-06-13 2020-03-03 Intel Corporation Ebeam universal cutter

Also Published As

Publication number Publication date
JP2907221B2 (ja) 1999-06-21

Similar Documents

Publication Publication Date Title
JP3565652B2 (ja) 荷電粒子ビーム露光装置用透過マスク及びそれを利用した露光装置
US20030054580A1 (en) Semiconductor device and a manufacturing method of the same
US4881257A (en) Deformation free X-ray exposure mask for X-ray lithography
US4158141A (en) Process for channeling ion beams
US4597826A (en) Method for forming patterns
JPS5842031B2 (ja) インクジエツトプリンタ用ノズルアレイ製造方法
WO1982002979A1 (en) A method of fabricating screen lens array plates
JPH03104111A (ja) ブランキングアパーチャアレーおよびその製造方法
JP3397663B2 (ja) 回路素子の製造方法
JP4704702B2 (ja) ブランキングアパーチャアレイおよびその製造方法
JP2000098593A (ja) ステンシルマスク製造方法
US5334845A (en) Charged beam exposure method and apparatus as well as aperture stop and production method thereof
JP2899542B2 (ja) 転写マスクの製造方法
Heuberger et al. Open silicon stencil masks for demagnifying ion projection
JP4160721B2 (ja) 電子ビーム描画方法
JP2912755B2 (ja) 透過型電子顕微鏡用試料の作製方法
KR100278646B1 (ko) 반도체 장치의 두께 모니터용 패턴 형성방법
JP2980130B2 (ja) 高分子膜成長方法
JPH06151290A (ja) 荷電粒子露光用マスクの製造方法
JPH01117026A (ja) 半導体基板
JPS6279622A (ja) パタ−ン形成方法
JPH02276237A (ja) 荷電ビームレジストの積層方法
JPH07283113A (ja) アパーチャ及びその製造方法
JPH08272080A (ja) 一括露光転写マスク
JP2000164490A (ja) 電子ビーム描画装置およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees